專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在同一半導(dǎo)體襯底上具有高壓晶體管和低壓晶體管的半導(dǎo)體裝置。
根據(jù)本發(fā)明半導(dǎo)體裝置包括具有第一導(dǎo)電型的半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的具有第二導(dǎo)電型的第一勢阱；
一個三重勢阱，該三重勢阱形成在該半導(dǎo)體襯底上并包括具有第二導(dǎo)電型的第二勢阱，以及在該第二勢阱內(nèi)形成的具有第一導(dǎo)電型的第三勢阱；在該第一勢阱上形成的具有第一導(dǎo)電型的低壓晶體管；在該半導(dǎo)體襯底上形成的具有第二導(dǎo)電型的低壓晶體管；在該三重勢阱的該第二勢阱處形成的具有第一導(dǎo)電型的高壓晶體管；以及在該三重勢阱的該第三勢阱處形成的具有第二導(dǎo)電型的高壓晶體管，其中，該第一勢阱中的雜質(zhì)濃度比該三重勢阱的該第二勢阱的雜質(zhì)濃度要高。
根據(jù)以上所述的半導(dǎo)體裝置，該三重勢阱的第三勢阱與該半導(dǎo)體襯底電隔離。其結(jié)果是分別地相對該半導(dǎo)體襯底的襯底電位，該第二勢阱以及該第三勢阱可以獨(dú)立地設(shè)定驅(qū)動電壓。因此，該具有第一導(dǎo)電型的高壓晶體管的驅(qū)動電壓與該具有第二導(dǎo)電型的高壓晶體管的驅(qū)動電壓能夠相對于襯底電位設(shè)定為正和負(fù)，從而構(gòu)成了高壓CMOS(互補(bǔ)型MOS)晶體管。這樣，根據(jù)本發(fā)明，在同一襯底上可以存在例如10V以上、特別是20-60V高電源電壓驅(qū)動的高壓晶體管，以及存在例如1.8-8V電源電壓驅(qū)動的低壓晶體管。
在根據(jù)本發(fā)明的半導(dǎo)體裝置中，該低壓晶體管與該高壓晶體管的耐壓比可以為3-60。此外，該高壓晶體管具有補(bǔ)償柵極結(jié)構(gòu)。


圖1示意性地顯示了根據(jù)本發(fā)明的一個實(shí)施例的半導(dǎo)體裝置剖面圖；圖2示意性地顯示了如圖1所示的高壓晶體管區(qū)的結(jié)構(gòu)剖面圖；圖3示意性地顯示了如圖1所示的高壓晶體管區(qū)的主要部分的平面圖；以及圖4是根據(jù)本發(fā)明的一個實(shí)施例的半導(dǎo)體裝置中，表示各個晶體管的驅(qū)動電壓關(guān)系的示意圖。
圖1所示的半導(dǎo)體裝置包括具有第一導(dǎo)電型(該例中為P型)的半導(dǎo)體(硅)襯底10，低壓晶體管形成區(qū)(以下稱“低壓晶體管區(qū)”)1000和高壓晶體管形成區(qū)(以下稱“高壓晶體管區(qū)”)2000形成于其上。在低壓晶體管區(qū)1000中，形成第一勢阱20。而在高壓晶體管區(qū)2000中，形成三重勢阱30。
第一勢阱20具有第二導(dǎo)電型(該例中為N型)。在第一勢阱20中，形成P溝道型的低壓晶體管100P以及N型勢阱接觸層25。低壓晶體管100P具有由P型雜質(zhì)層構(gòu)成的源極/漏極層26a和26b，以及柵極40。
在半導(dǎo)體襯底10中，形成N溝道型的低壓晶體管200N以及P型勢阱接觸層27。低壓晶體管200N具有由N型雜質(zhì)層構(gòu)成的源極/漏極層28a和28b，以及柵極42。
三重勢阱30具有N型的第二勢阱32以及在第二勢阱32內(nèi)形成的P型第三勢阱34。
在第三勢阱34中，形成N溝道型高壓晶體管300N，以及P型勢阱接觸層35。高壓晶體管300N具有由N型雜質(zhì)層構(gòu)成的源極/漏極層36a和36b以及柵極44。
在第二勢阱32中，形成P溝道型高壓晶體管400P，以及N型勢阱接觸層37。高壓晶體管400P具有由P型雜質(zhì)層構(gòu)成的源極/漏極層38a和38b以及柵極46。
根據(jù)本實(shí)施例，低壓晶體管區(qū)1000處形成的低壓晶體管100P和200N由例如1.8-8V的驅(qū)動電壓來驅(qū)動。高壓晶體管區(qū)2000處形成的高壓晶體管300N和400P與低壓晶體管200N和100P相比，需要更高的驅(qū)動電壓，由例如10-60V的驅(qū)動電壓來驅(qū)動。低壓晶體管100P和200N與高壓晶體管300N和400P的耐壓能力之比，即(高壓晶體管耐壓)/(低壓晶體管耐壓)之比為例如3-60。這里的“耐壓”主要是指漏極耐壓。
設(shè)定各個勢阱的結(jié)構(gòu)要考慮設(shè)置在各勢阱內(nèi)的晶體管的耐壓和閾值，以及各勢阱間的結(jié)耐壓和擊穿耐壓等因素。
首先就勢阱的雜質(zhì)濃度進(jìn)行說明。在低壓晶體管區(qū)1000的第一勢阱20處的雜質(zhì)濃度，比高壓晶體管區(qū)2000的第二勢阱32和第三勢阱34處的雜質(zhì)濃度設(shè)定得要高。第一勢阱20的雜質(zhì)濃度，例如表面濃度，是4.0×1016-7.0×1017atoms/cm3。此外，第二勢阱32和第三勢阱34的雜質(zhì)濃度，例如表面濃度，是8.0×1015-4.0×1016atoms/cm3。
考慮到勢阱的耐壓，在低壓晶體管區(qū)1000內(nèi)的第一勢阱20的深度最好比高壓晶體管區(qū)2000內(nèi)的第二勢阱32要淺。例如，第一勢阱20的深度為3-8μm，第二勢阱32的深度為12-20μm。將第一勢阱20的深度與第二勢阱32的深度相比，二者深度的比值為例如2-6。
圖1所示的各晶體管被未在圖中表示的元件隔離絕緣層所隔離。此外，近旁的晶體管和勢阱接觸層也被未在圖中表示的元件隔離絕緣層所隔離。
高壓晶體管區(qū)2000中，各高壓晶體管300N和400P可以具有所謂補(bǔ)償柵極結(jié)構(gòu)，其中，柵極與源極/漏極層不重合。在以下所述的例子中，各高壓晶體管具有LOCOS補(bǔ)償結(jié)構(gòu)。具體而言，在各高壓晶體管中，在柵極與源極/漏極層之間設(shè)置補(bǔ)償區(qū)。該補(bǔ)償區(qū)由設(shè)定在半導(dǎo)體襯底的特定區(qū)域的補(bǔ)償LOCOS層下的低濃度雜質(zhì)層構(gòu)成。
圖2表示高壓晶體管300N和400P的結(jié)構(gòu)剖面圖。圖3表示高壓晶體管300N和400P的主要部分的平面圖。
N溝道型高壓晶體管300N包括設(shè)置在P型的第三勢阱34處的柵絕緣層78；在該柵絕緣層78上形成的柵極44；設(shè)置在柵絕緣層78周圍的補(bǔ)償LOCOS層65a；在該補(bǔ)償LOCOS層65a下面形成的N型低濃度雜質(zhì)層構(gòu)成的補(bǔ)償雜質(zhì)層63a；以及設(shè)置在補(bǔ)償LOCOS層65a的外側(cè)的源極/漏極層36a和36b。
P溝道型高壓晶體管400P包括設(shè)置在N型的第二勢阱32內(nèi)的柵絕緣層78；在該柵絕緣層78上形成的柵極46；設(shè)置在柵絕緣層78周圍的補(bǔ)償LOCOS層65a；在該補(bǔ)償LOCOS層65a下面形成的P型低濃度雜質(zhì)層構(gòu)成的補(bǔ)償雜質(zhì)層57a；以及設(shè)置在補(bǔ)償LOCOS層65a的外側(cè)的源極/漏極層38a和38b。
每個高壓晶體管300N和400P的柵絕緣層78由晶體管所要求的耐壓等因素決定，例如10V以上，更具體地說，在施加10-60V的電壓的情況下，最好具有60-200nm的膜厚。
N溝道型高壓晶體管300N和P溝道型高壓晶體管400P被元件隔離LOCOS層(元件隔離絕緣層)65b電隔離。元件隔離LOCOS層65b設(shè)置在P型第三勢阱34與N型第二勢阱32的分界上。因此，在P型第三勢阱34內(nèi)，在元件隔離LOCOS層65b的下面，形成由P型的低濃度雜質(zhì)層構(gòu)成的溝道阻擋層57c，在N型第二勢阱32內(nèi)，在元件隔離LOCOS層65b的下面，形成由N型的低濃度雜質(zhì)層構(gòu)成的溝道阻擋層63c。
勢阱接觸層35或是37與源極/漏極層36a或38b通過LOCOS層65c而被各自隔離。在LOCOS層65c的下面，可以形成未在圖中表示的溝道阻擋層。
在本實(shí)施例中，各高壓晶體管具有LOCOS補(bǔ)償結(jié)構(gòu)，從而具有高漏極耐壓，從而構(gòu)成耐高壓的MOSFET。換言之，通過在補(bǔ)償LOCOS層65a的下面設(shè)置由低濃度雜質(zhì)構(gòu)成的補(bǔ)償雜質(zhì)層63a和57a，與沒有補(bǔ)償LOCOS層的情況相比，補(bǔ)償雜質(zhì)層63a和57a相對溝道區(qū)可以較深。其結(jié)果是，當(dāng)晶體管處于OFF狀態(tài)時，由于該補(bǔ)償雜質(zhì)層63b或57b，可以形成較深的耗盡層，能夠緩解漏極近旁的電場，提高漏極耐壓。
在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置中，在高壓晶體管區(qū)2000內(nèi)形成三重勢阱30。因此，該三重勢阱30的第三勢阱34與半導(dǎo)體襯底10電隔離。進(jìn)而，在高壓晶體管區(qū)2000內(nèi)，相對于半導(dǎo)體襯底10的襯底電位Vsub，可以獨(dú)立地分別設(shè)定第二勢阱32和第三勢阱34的驅(qū)動電壓。因此，例如圖4所示，N溝道型高壓晶體管300N的驅(qū)動電壓V3與P溝道型高壓晶體管400P的驅(qū)動電壓V4能夠相對于襯底電位Vsub分別設(shè)定為負(fù)和正，所以，構(gòu)成了高壓CMOS(互補(bǔ)型MOS)晶體管。這樣，根據(jù)本實(shí)施例的高壓晶體管也適用例如10V以上，特別是20-60V的很高的電源電壓。
此外，在低壓晶體管區(qū)1000內(nèi)，如圖4所示，N溝道型低壓晶體管200N的驅(qū)動電壓V2是襯底電位Vsub，因此，P溝道型低壓晶體管100P的驅(qū)動電壓V1以襯底電位Vsub為標(biāo)準(zhǔn)來設(shè)定。
本發(fā)明并不僅限于該實(shí)施例，在本發(fā)明的主題范圍可以有各種變形。例如，也可采用與該實(shí)施例所述的第一導(dǎo)電型為P型、第二導(dǎo)電型為N型相反的導(dǎo)電型。勢阱并不限定于單勢阱、三重勢阱，根據(jù)需要也可以設(shè)置雙重勢阱。此外，半導(dǎo)體裝置的層結(jié)構(gòu)或是平面結(jié)構(gòu)，根據(jù)裝置的設(shè)計也可以采取與該實(shí)施例不同的結(jié)構(gòu)。
盡管本發(fā)明已經(jīng)參照附圖和優(yōu)選實(shí)施例進(jìn)行了說明，但是，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。本發(fā)明的各種更改、變化、和等同物由所附的權(quán)利要求書的內(nèi)容涵蓋。
附圖標(biāo)記說明10 半導(dǎo)體襯底20 第一勢阱26a，26b 源極/漏極層(P型)28a，28b 源極/漏極層(N型)
30 三重勢阱32 第二勢阱34 第三勢阱36a，36b 源極/漏極層(N型)38a，38b 源極/漏極層(P型)100P，200N 低壓晶體管300N，400P 高壓晶體管1000 低壓晶體管區(qū)2000 高壓晶體管區(qū)
權(quán)利要求
1.一種半導(dǎo)體裝置，包括具有第一導(dǎo)電型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的具有第二導(dǎo)電型的第一勢阱；一個三重勢阱，所述三重勢阱形成在所述半導(dǎo)體襯底上并包括具有第二導(dǎo)電型的第二勢阱，以及在該第二勢阱內(nèi)形成的具有第一導(dǎo)電型的第三勢阱；在所述第一勢阱內(nèi)形成的具有第一導(dǎo)電型的低壓晶體管；在所述半導(dǎo)體襯底上形成的具有第二導(dǎo)電型的低壓晶體管；在所述三重勢阱的所述第二勢阱處形成的具有第一導(dǎo)電型的高壓晶體管，以及在所述三重勢阱的所述第三勢阱處形成的具有第二導(dǎo)電型的高壓晶體管，其中，所述第一勢阱中的雜質(zhì)濃度比所述三重勢阱的所述第二勢阱的雜質(zhì)濃度要高。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述低壓晶體管與所述高壓晶體管的耐壓比為3-60。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，所述第一勢阱比所述三重勢阱的所述第二勢阱要淺，所述第一勢阱與所述第二勢阱的深度比為2-6。
4.根據(jù)權(quán)利要求1至3任一所述的半導(dǎo)體裝置，其中，所述高壓晶體管具有補(bǔ)償柵極結(jié)構(gòu)。
全文摘要
本發(fā)明提供了一種在同一襯底上具有不同驅(qū)動電壓的高壓晶體管和低壓晶體管的半導(dǎo)體裝置。該半導(dǎo)體裝置包括具有第一導(dǎo)電型的半導(dǎo)體襯底(10)；在半導(dǎo)體襯底(10)上形成的具有第二導(dǎo)電型的第一勢阱(20)；三重勢阱(30)，其形成在半導(dǎo)體襯底(10)上并包括具有第二導(dǎo)電型的第二勢阱(32)，以及在該第二勢阱(32)內(nèi)形成的具有第一導(dǎo)電型的第三勢阱(34)；在第一勢阱(20)內(nèi)形成的具有第一導(dǎo)電型低壓晶體管(100P)；在半導(dǎo)體襯底上形成的有第二導(dǎo)電型的低壓晶體管(200N)；在三重勢阱(30)的第二勢阱(32)處形成的具有第一導(dǎo)電型高壓晶體管(400P)；在三重勢阱的第三勢阱(34)處形成的具有第二導(dǎo)電型高壓晶體管(300N)。第一勢阱(20)中的雜質(zhì)濃度比三重勢阱(30)的第二勢阱(32)的雜質(zhì)濃度要高。
文檔編號H01L27/092GK1442904SQ0310620
公開日2003年9月17日 申請日期2003年2月21日 優(yōu)先權(quán)日2002年3月6日
發(fā)明者林正浩 申請人:精工愛普生株式會社