專利名稱：半導體裝置的制造方法
技術領域：
本發(fā)明涉及一種具有三重勢阱的半導體裝置的制造方法。
本發(fā)明涉及的半導體裝置的制造方法包括以下步驟(a)在第一導電型的半導體襯底上，形成具有第一開口部分的第一掩膜層；(b)在第一開口部分的半導體襯底的裸面上，形成具有特定膜厚的第一絕緣層；(c)以該第一掩膜層作為掩膜，經(jīng)由第一絕緣層，通過離子注入將第二導電型的第一雜質(zhì)導入半導體襯底內(nèi)，形成雜質(zhì)層；
(d)進行熱處理，使該雜質(zhì)層的第一雜質(zhì)重新分布形成第一勢阱，與此同時，在該第一開口部分的半導體襯底的裸面上，形成具有特定膜厚的第二絕緣層；(e)在該第一掩膜層上的第一開口部分內(nèi)的特定位置上，形成具有第二開口部分的第二掩膜層；以及(f)以該第二掩膜層作為掩膜，經(jīng)由第二絕緣層，通過離子注入將第一導電型的第二雜質(zhì)導入該半導體襯底內(nèi)，在該第一勢阱內(nèi)形成第二勢阱。
在本發(fā)明中，第一絕緣層以及第二絕緣層作為保護膜，用于在離子注入步驟中保護該半導體襯底的表面免受離子損壞。因此，第一和第二絕緣層最好有一膜厚度以防止離子注入時對半導體襯底的表面的損壞，并且確保離子注入的效率。
根據(jù)本發(fā)明，在第一勢阱的形成過程中形成的第二絕緣層可以作為形成第二勢阱過程中離子注入時的保護膜。因此，與將第一勢阱形成時在半導體襯底表面上形成的絕緣層除掉后，在第二勢阱的離子注入時重新形成必要的保護絕緣層的情況相比，能夠減少形成三重勢阱的步驟。
根據(jù)本發(fā)明的制造方法可以有以下的各種變形A.通過對該半導體襯底進行熱氧化形成第一絕緣層；在該第一絕緣層存在的狀態(tài)下，通過對該半導體襯底進一步進行熱氧化，形成該第二絕緣層。熱氧化是通過例如在氮氣和氧氣共存的狀態(tài)下對半導體襯底進行熱處理而完成的。
B.該第二絕緣層的膜厚可以由步驟(d)的熱處理的氧氣分壓來控制。即如果氧氣的分壓小，則第二絕緣層的膜厚與第一絕緣層的膜厚相差不多，隨著氧氣的分壓變大，則第二絕緣層的膜厚也變大。
在步驟(d)的熱處理中，如果環(huán)境中沒有氧氣的，則無法進行半導體襯底的熱氧化，所以第二絕緣層與第一絕緣層實質(zhì)上是相同的。
C.該第一掩膜層由氧化硅層構成，該第二掩膜層由抗蝕層構成。由于第一掩膜層是由氧化硅層形成的，故在形成第一、二絕緣層時可以控制的很好。
D.在步驟(f)中可以還包括進行熱氧化，以使該第二雜質(zhì)重新分布的步驟。第二勢阱既可以僅僅由注入離子來形成，也可以通過實行離子注入和熱處理，使雜質(zhì)重新分布而形成。當進行這種熱處理時，可以包含在熱處理前除掉第二掩膜層的步驟。在第二掩膜層象抗蝕層一樣含有有機物質(zhì)的情況下，該步驟可以通過除掉該第二掩膜層從而防止由于熱處理而產(chǎn)生污染物質(zhì)。
E.在步驟(d)中，由于該第二絕緣層的形成，在半導體襯底的表面上形成凹部。該凹部是通過熱處理消耗了半導體襯底的表面物質(zhì)而形成的。該凹部在后面的形成元件分離層的步驟中，可以成為例如掩膜就位的標識。
圖3是本發(fā)明的實施例的剖面圖，表示在半導體襯底內(nèi)形成第一勢阱的狀態(tài)；圖4是本發(fā)明的實施例的剖面圖，表示形成第二掩膜層、以及由于離子注入在第一勢阱內(nèi)形成雜質(zhì)層的狀態(tài)；圖5是本發(fā)明的實施例的剖面圖，表示在半導體襯底內(nèi)第一勢阱中形成第二勢阱的狀態(tài)；以及圖6是根據(jù)本發(fā)明實施例的制造方法形成的三重勢阱剖面圖。


圖1-圖6是對本實施例涉及到的制造方法的步驟流程進行說明的剖面圖。各圖顯示的均為示意圖，例如第一、第二絕緣層的膜厚與其它的層相比，示意的膜厚超過實際的厚度。
(a)如圖1所示，在第一導電型的半導體襯底(此例中為硅襯底)10上，形成具有第一開口部分14的第一掩膜層12。在此例中，第一導電型為p型，第二導電型為n型。第一掩膜層12可以由例如氧化硅層構成。這樣，通過由氧化硅層構成第一掩膜層12，對于其后形成第一、第二絕緣層時可以很好地進行控制。另外，第一開口部分14與構成三重勢阱的較深的第一勢阱區(qū)域相對應。
(b)如圖2所示，在第一掩膜層12的第一開口部分14的半導體襯底10的裸面上，形成第一絕緣層16。第一絕緣層16通過在包含氧氣的氮氣氛圍里加熱半導體襯底10而形成。即由于構成半導體襯底10的物質(zhì)(此例中為硅)通過熱氧化而被氧化，從而生成第一絕緣層16。
第一絕緣層16在其后的離子注入步驟中作為半導體襯底10的保護膜。因此，第一絕緣層16的膜厚設定要考慮在離子注入時能夠保持適當?shù)淖⑷胄剩瑫r又能使半導體襯底10的表面在注入離子時避免受到損害。第一絕緣層16的膜厚根據(jù)離子注入時的離子類型、注入能量、第一勢阱的深度等因素適當設定。
(c)如圖2所示，第一掩膜層12作為掩膜，經(jīng)由第一絕緣層14，通過離子注入將第二導電型(n型)的第一雜質(zhì)18導入半導體襯底10內(nèi)，形成雜質(zhì)層20。作為n型雜質(zhì)，可以使用磷或是砷。
該熱處理步驟中使用的氧氣被用作上述的第一絕緣層16的熱氧化的氧氣源。另外，通過監(jiān)控構成第一絕緣層16的熱氧化膜的膜厚，可以在熱處理步驟中進行加熱管理。因此，該步驟中的氧氣分壓的設定要考慮到半導體襯底(硅襯底)10的熱氧化和熱處理步驟中的加熱管理。
(d)如圖3所示，在含有氧氣的氮氣氛圍下進行熱處理，使雜質(zhì)層20(參照圖2)的雜質(zhì)重新分布形成第一勢阱24。此時，由于是在含有氧氣的氮氣氛圍下進行熱處理，在圖2所示的第一絕緣層16存在的狀態(tài)下，半導體襯底(硅襯底)10的表面的熱氧化加快，從而形成膜厚大于第一絕緣層16的第二絕緣層22。該熱處理步驟中使用的氧氣主要用于通過監(jiān)控熱氧化膜的膜厚，對熱處理步驟進行加熱管理。因此，在可以運用其它手段對熱處理步驟進行加熱管理時，就不一定需要氧氣。為了將第二絕緣層22的膜厚控制在設定值內(nèi)，該熱處理步驟使用的氧氣分壓最好小于步驟(b)中的氧氣分壓。例如步驟(b)中，在溫度1000℃、2小時的熱處理形成膜厚80nm的氧化硅層的情況下，氧氣的分壓可以為100％，該步驟(d)中，在溫度1200℃、8小時的熱處理形成膜厚800nm的氧化硅層的情況下，氧氣的分壓可以是2％。
第二絕緣層22與圖2所示第一絕緣層16相同，在其后的離子注入時發(fā)揮保護膜作用。因此，第二絕緣層22的膜厚設定既要考慮在離子注入時能夠保持適當?shù)淖⑷胄?，同時又能使半導體襯底10的表面在注入離子時避免受到損害。
在該熱處理步驟中，當?shù)诙^緣層22形成時，由于半導體襯底10的表面的硅被消耗，在半導體襯底10的表面上形成凹部23。此時，由于凹部23可以被光學識別出來，因而其后在形成掩膜例如元件分離層時的掩膜就位中，可以作為標識使用。
如圖4所示，在第一掩膜層12上，在第一開口部分14內(nèi)的特定位置，形成具有第二開口部分28的第二掩膜層26。第二掩膜層26由例如抗蝕層構成。另外，第二開口部分28對應于三重勢阱中成為淺勢阱的第二勢阱的形成區(qū)。
(f)如圖4所示，第二掩膜層26作為掩膜，經(jīng)由第二絕緣層22，通過離子注入將第一導電型(p型)的第二雜質(zhì)30導入半導體襯底10內(nèi)，形成雜質(zhì)層32。作為p型雜質(zhì)，可以使用硼等。
(g)如圖5所示，在除掉第二掩膜層26(參照圖4)后，進行熱處理，使雜質(zhì)層32(參照圖4)的雜質(zhì)重新分布，形成第二勢阱34。該步驟的熱處理不僅僅可使雜質(zhì)重新分布，也可修復由于離子注入導致的半導體襯底10中受損害的晶體。在該步驟中，在第二掩膜層26象抗蝕層一樣包含有機物質(zhì)時，通過除掉該第二掩膜層，可以防止由于熱處理產(chǎn)生污染物質(zhì)。
(h)如圖6所示，通過使用例如濕式蝕刻方法除掉第一掩膜層12以及第一絕緣層22。這樣，在p型半導體襯底10內(nèi)可以形成n型的第一勢阱24，進一步在第一勢阱24內(nèi)可以形成p型的第二勢阱34的三重勢阱。
接著，通過未在圖中表示的眾所周知的方法，形成元件分離層、柵極絕緣層、柵極、源極/漏極區(qū)等，也可以在p型的第二勢阱34內(nèi)形成n型MOS晶體管，在n型的第一勢阱24內(nèi)形成p型MOS晶體管。
根據(jù)本發(fā)明的實施例，在形成第一勢阱24的過程中形成的第二絕緣層22可以直接作為第二勢阱34形成過程中離子注入時的保護膜。從而，與在除掉第一勢阱形成時半導體襯底表面上形成的絕緣層后，又在進行第二勢阱的離子注入時重新形成必要的保護絕緣層的情況相比，可以減少三重勢阱的形成步驟。
上述實例中第一導電型為p型，第二導電型為n型，導電型的極性也可以相反。
盡管本發(fā)明已經(jīng)參照附圖和優(yōu)選實施例進行了說明，但是，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。本發(fā)明的各種更改、變化、和等同物由所附的權利要求書的內(nèi)容涵蓋。
附圖標記說明10 半導體襯底12 第一掩膜層14 第一開口部分16 第一絕緣層18 第一雜質(zhì)20 雜質(zhì)層22 第二絕緣層24 第一勢阱
26 第二掩膜層28 第二開口部分30 第二雜質(zhì)32 雜質(zhì)層34 第二勢阱
權利要求
1.一種半導體裝置的制造方法，包括以下步驟(a)在第一導電型的半導體襯底上形成具有第一開口部分的第一掩膜層；(b)在所述第一開口部分的所述半導體襯底的裸面上，形成具有特定膜厚的第一絕緣層；(c)以所述第一掩膜層作為掩膜，經(jīng)由所述第一絕緣層，通過離子注入將第二導電型的第一雜質(zhì)導入半導體襯底內(nèi)，形成雜質(zhì)層；(d)進行熱處理，使所述雜質(zhì)層的第一雜質(zhì)重新分布形成第一勢阱，與此同時，在所述第一開口部分的所述半導體襯底的裸面上，形成具有特定膜厚的第二絕緣層；(e)在所述第一掩膜層上的所述第一開口部分內(nèi)的特定位置上，形成具有第二開口部分的第二掩膜層；以及(f)以所述第二掩膜層作為掩膜，經(jīng)由所述第二絕緣層，通過離子注入將所述第一導電型的第二雜質(zhì)導入所述半導體襯底內(nèi)，在所述第一勢阱內(nèi)形成第二勢阱。
2.根據(jù)權利要求1所述的半導體裝置的制造方法，其中，通過對所述半導體襯底進行熱氧化形成所述第一絕緣層；在所述第一絕緣層存在的狀態(tài)下，通過對所述半導體襯底進一步進行熱氧化，形成所述第二絕緣層。
3.根據(jù)權利要求1或2所述的半導體裝置的制造方法，其中，所述第二絕緣層的膜厚由所述步驟(d)的熱處理的氧氣分壓控制。
4.根據(jù)權利要求1至3任一所述的半導體裝置的制造方法，其中，所述第一掩膜層由氧化硅層構成；所述第二掩膜層由抗蝕層構成。
5.根據(jù)權利要求1至4任一所述的半導體裝置的制造方法，其中，在所述步驟(f)中進一步進行熱氧化，使所述第二雜質(zhì)進行重新分布。
6.根據(jù)權利要求5所述的半導體裝置的制造方法，其中，在進行所述熱處理前，除掉所述第二掩膜層。
7.根據(jù)權利要求1至6任一所述的半導體裝置的制造方法，其中，在所述步驟(d)中，由于所述第二絕緣層的形成，在所述半導體襯底的表面上形成凹部。
全文摘要
本發(fā)明提供了一種半導體裝置的制造方法，該方法可以在包含多個離子注入步驟以及熱處理步驟的三重勢阱的制造過程中減少步驟數(shù)量。該半導體裝置的制造方法包含以下步驟(a)在半導體襯底(10)上形成具有第一開口部分(14)的第一掩膜層(12)；(b)在第一開口部分的半導體襯底(10)的裸面上形成第一絕緣層(16)；(c)通過第一絕緣層(16)將第二導電型的第一雜質(zhì)導入半導體襯底形成雜質(zhì)層；(d)通過施行熱處理形成第一勢阱(24)，與此同時，在第一開口部分的半導體襯底的裸面上形成第二絕緣層(22)；(e)在第一掩膜層上形成具有第二開口部分(28)的第二掩膜層(26)；(f)通過第二絕緣層將第一導電型的第二雜質(zhì)(32)導入半導體襯底，在第一勢阱(24)內(nèi)形成第二勢阱。
文檔編號H01L21/324GK1442887SQ0310620
公開日2003年9月17日 申請日期2003年2月21日 優(yōu)先權日2002年3月6日
發(fā)明者林正浩 申請人:精工愛普生株式會社