專利名稱：可增加穿透電壓的高壓組件及其與低壓組件制程匹配的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種低壓組件與高壓組件的整合制程，特別有關(guān)一種應(yīng)用于線寬縮小設(shè)計下的高壓組件及其與低壓組件制程匹配的制作方法，可以增加高壓組件的穿透電壓(punch through voltage)以及主體-汲極電壓(bulk-drainvoltage，VBD)。
背景技術(shù)：
于現(xiàn)今半導(dǎo)體技術(shù)中，為了達成單芯片系統(tǒng)(single-chip system)的操作，將控制器、內(nèi)存、低壓操作的電路以及高壓操作的功率組件高度整合至單一芯片上，其中功率組件的研發(fā)種類包含有垂直式功率金氧半晶體管(VDMOS)、絕緣閘極雙載子晶體管(IGBT)、橫向式功率晶體管(LDMOS)等幾種，其研發(fā)目的在于提高電源轉(zhuǎn)換效率來降低能源的損耗。由于在單一芯片上需同時提供具有不同崩潰電壓要求的高壓組件以及低壓組件，因此如何整合半導(dǎo)體制程以使高壓組件制程可與低壓組件制程匹配成為當前重要的問題。
在傳統(tǒng)的高壓組件制程中，利用硅基底上的多晶硅閘極作為罩幕，以于硅基底中形成一自行對準的源/汲極區(qū)，其提供作為一雙擴散汲極(doublediffused drain，DDD)結(jié)構(gòu)。一般而言，為了要抑制熱電子效應(yīng)并增加源/汲極區(qū)的崩潰電壓，會先在硅基底的源/汲極區(qū)的下方形成一輕摻雜汲極(lightdoped drain，LDD)結(jié)構(gòu)，再由一高溫驅(qū)動制程完成DDD結(jié)構(gòu)。但是，在高壓組件以及低壓組件的制程整合中，由于兩者的結(jié)構(gòu)與熱預(yù)算不同，因此在對高壓組件區(qū)域的LDD結(jié)構(gòu)進行高溫驅(qū)動制程以形成DDD結(jié)構(gòu)的過程中，會影響到低壓組件區(qū)域的擴散區(qū)域而無法確保其電性品質(zhì)的穩(wěn)定性。
美國專利第6,509,243號提出一種低壓組件與高壓組件的整合制程，以下配合所附圖1A至圖1E作詳細說明。如圖1A所示，一半導(dǎo)體硅基底10表面上定義有一高壓組件區(qū)域12H以及一低壓組件區(qū)域12L。首先，于半導(dǎo)體硅基底10表面上沉積一氮化硅絕緣層16，再將氮化硅絕緣層16的圖案定義于高壓組件區(qū)域12H以及低壓組件區(qū)域12L的范圍內(nèi)，以暴露一預(yù)定隔離區(qū)域。然后，進行氧化制程，可于半導(dǎo)體硅基底10的暴露的預(yù)定隔離區(qū)域上長成一氧化層，用來作為一場氧化隔離區(qū)域14，其可區(qū)隔高壓組件區(qū)域12H低壓組件區(qū)域12L。然后，如圖1B所示，于半導(dǎo)體硅基底10表面上覆蓋一光阻層18，僅暴露出高壓組件區(qū)域12H的預(yù)定源/汲極區(qū)域。而后，進行離子布植制程，以于高壓組件區(qū)域12H的暴露區(qū)域的半導(dǎo)體硅基底10表面形成一輕摻雜區(qū)域20。接著，如圖1C所示，依序?qū)⒐庾鑼?8以及氮化硅絕緣層16去除之后，進行一高溫驅(qū)動制程，可促使輕摻雜區(qū)域20向下擴散至半導(dǎo)體硅基底10內(nèi)部并橫向擴散至場氧化隔離區(qū)域14下方，而成為一梯度擴散區(qū)域20a。
然后，如圖1D所示，分別于高壓組件區(qū)域12H以及低壓組件區(qū)域12L內(nèi)形成一高壓組件的閘極結(jié)構(gòu)26H以及一低壓組件的閘極結(jié)構(gòu)26L，其中每個閘極結(jié)構(gòu)26H、26L由一閘極氧化層22以及一多晶硅閘極層24所構(gòu)成，而且上述的梯度擴散區(qū)域20a位于閘極結(jié)構(gòu)26H外圍的半導(dǎo)體硅基底10中。接著，如圖1E所示，利用一光阻遮蔽高壓組件區(qū)域12H之后，利用閘極結(jié)構(gòu)26L作為罩幕以進行一輕摻雜離子布植制程，以于低壓組件區(qū)域12L的半導(dǎo)體硅基底10中形成一LDD結(jié)構(gòu)28。隨后，去除高壓組件區(qū)域12H的光阻遮蔽之后，分別于閘極結(jié)構(gòu)26H、26L的側(cè)壁上形成一側(cè)壁子30，再利用閘極結(jié)構(gòu)26H、26L以及側(cè)壁子30作為罩幕以進行一重摻雜離子布植制程，可于高壓組件區(qū)域12L的梯度擴散區(qū)域20a中形成一重摻雜區(qū)域32H，并可同時于低壓組件區(qū)域12L的LDD結(jié)構(gòu)28中形成一源/汲極擴散區(qū)域32L。如此一來，在高壓組件區(qū)域12H中，梯度擴散區(qū)域20a以及重摻雜區(qū)域32H的組合構(gòu)成為一DDD結(jié)構(gòu)。
然而，在高壓組件的線寬縮小的設(shè)計下，上述技術(shù)同時進行高壓組件區(qū)域12H以及低壓組件區(qū)域12L的重摻雜離子布植制程，不易控制高壓組件的塊體-汲極電壓(bulk-drain voltage，VBD)。而且，隨著通道長度變短，若無法改善高壓組件制程以增加源/汲極的有效距離，還會遭遇到電子穿透(punch through)問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種應(yīng)用于線寬縮小設(shè)計下的高壓組件及其與低壓組件制程匹配的制作方法，可于不同步驟中進行高壓組件與低壓組件的重摻雜離子布植制程，且可增加高壓組件的源/汲極的有效距離以加長有效通道距離，進而增加高壓組件的穿透電壓(punch through voltage)以及主體-汲極電壓(bulk-drain voltage，VBD)。
為達成上述目的，本發(fā)明提供一種可增加穿透電壓的高壓組件及其與低壓組件制程匹配的制作方法。一半導(dǎo)體硅基底，其表面上定義有一高壓組件區(qū)域。一閘極結(jié)構(gòu)，形成于該高壓組件區(qū)域內(nèi)。一輕摻雜區(qū)域，形成于該閘極結(jié)構(gòu)側(cè)邊的該半導(dǎo)體硅基底內(nèi)。一側(cè)壁子，形成于該閘極結(jié)構(gòu)的側(cè)壁上。一重摻雜區(qū)域，形成于該側(cè)壁子側(cè)邊的該輕摻雜區(qū)域內(nèi)，該重摻雜區(qū)域與該相鄰的側(cè)壁子之間維持有一橫向間距。
其中，該輕摻雜區(qū)域以及該重摻雜區(qū)域內(nèi)具有相同導(dǎo)電型式的摻質(zhì)，該閘極結(jié)構(gòu)由一閘極絕緣層以及一閘極導(dǎo)電層所構(gòu)成。該半導(dǎo)體硅基底表面上另外定義有一低壓組件區(qū)域，且包含有一氧化隔離區(qū)域用以區(qū)隔該低壓組件區(qū)域以及該高壓組件區(qū)域。一自動對準金屬硅化物形成于該閘極結(jié)構(gòu)、該輕摻雜區(qū)域以及該重摻雜區(qū)域的表面上。
為達成上述目的，本發(fā)明提供一種可增加穿透電壓的高壓組件與低壓組件制程匹配的制作方法，包括下列步驟提供一半導(dǎo)體硅基底，其表面上定義有一低壓組件區(qū)域以及一高壓組件區(qū)域，其中該低壓組件區(qū)域以及該高壓組件區(qū)域中分別制作有一閘極結(jié)構(gòu)、一輕摻雜區(qū)域形成于該閘極結(jié)構(gòu)側(cè)邊的該半導(dǎo)體硅基底內(nèi)以及一側(cè)壁子形成于該閘極結(jié)構(gòu)的側(cè)壁上；形成一第一光阻層，覆蓋該高壓組件區(qū)域；進行一第一重摻雜離子布植制程，以于該低壓組件區(qū)域的側(cè)壁子側(cè)邊的該輕摻雜區(qū)域內(nèi)形成一第一重摻雜區(qū)域；去除該第一光阻層；形成一光阻保護氧化層，覆蓋該低壓組件區(qū)域以及該高壓組件區(qū)域的整個表面；形成一第二光阻層，覆蓋該低壓組件區(qū)域；以及進行一第二重摻雜離子布植制程，以于該高壓組件區(qū)域的側(cè)壁子表面的該光阻保護氧化層側(cè)邊的該輕摻雜區(qū)域內(nèi)形成一第二重摻雜區(qū)域，其中該第二重摻雜區(qū)域與該相鄰的側(cè)壁子之間維持有一橫向間距。去除該第二光阻層；去除該光阻保護氧化層；以及進行一自動對準硅化制程，以于該閘極結(jié)構(gòu)、該輕摻雜區(qū)域以及該重摻雜區(qū)域的暴露表面上形成一自動對準金屬硅化物。


圖1A至圖1E顯示習知低壓組件與高壓組件的整合制程的剖面示意圖。
圖2A至圖2E顯示本發(fā)明低壓組件與高壓組件的整合制程的剖面示意圖。
圖號說明半導(dǎo)體硅基底 10 高壓組件區(qū)域 12H低壓組件區(qū)域 12L場氧化隔離區(qū)域14氮化硅絕緣層 16 光阻層18輕摻雜區(qū)域 20 梯度擴散區(qū)域 20a閘極結(jié)構(gòu) 26H、26L LDD結(jié)構(gòu) 28側(cè)壁子 30 重摻雜區(qū)域32H源/汲極擴散區(qū)域 32L半導(dǎo)體硅基底 40 低壓組件區(qū)域 42L高壓組件區(qū)域 42H場氧化隔離區(qū)域44閘極絕緣層 46 閘極導(dǎo)電層48閘極結(jié)構(gòu) 50L、50H 輕摻雜區(qū)域52側(cè)壁子 54 第一光阻層56第一重摻雜區(qū)域 58 光阻保護氧化層60第二光阻層 62 第二重摻雜區(qū)域64自動對準金屬硅化物層66
具體實施例方式
請參閱圖2A至圖2E，其顯示本發(fā)明低壓組件與高壓組件的整合制程的剖面示意圖。
首先，如圖2A所示，提供一半導(dǎo)體硅基底40，其表面上定義有一低壓組件區(qū)域42L以及一高壓組件區(qū)域42H，且包含有一場氧化隔離區(qū)域44用以區(qū)隔高壓組件區(qū)域42H低壓組件區(qū)域42L。而且在低組件區(qū)域42L以及高壓組件區(qū)域42H內(nèi)的半導(dǎo)體硅基底40表面上，分別制作有一低壓組件的閘極結(jié)構(gòu)50L以及一高壓組件的閘極結(jié)構(gòu)50H，且閘極結(jié)構(gòu)50L、50H周圍的半導(dǎo)體硅基底40內(nèi)分別制作有一輕摻雜區(qū)域52，例如N-離子摻雜區(qū)域。其中，每個閘極結(jié)構(gòu)50L、50H由一閘極絕緣層46以及一閘極導(dǎo)電層48所構(gòu)成，而且閘極結(jié)構(gòu)50L、50H的側(cè)壁上制作有一側(cè)壁子54。本發(fā)明不限定場氧化隔離區(qū)域44、輕摻雜區(qū)域52、閘極結(jié)構(gòu)50L、50H以及側(cè)壁子54的制作方法、順序與材質(zhì)。
然后，如圖2B所示，于半導(dǎo)體硅基底40表面上提供一第一光阻層56，用以覆蓋高壓組件區(qū)域42H，并暴露低壓組件區(qū)域42L。隨后，進行一第一重摻雜離子布植制程57，例如N+離子摻雜制程，利用低壓組件的閘極結(jié)構(gòu)50L以及側(cè)壁子54作為罩幕，可于輕摻雜區(qū)域52的暴露部份區(qū)域中形成一第一重摻雜區(qū)域58，例如N+離子摻雜區(qū)域。如此一來，在低壓組件區(qū)域42L內(nèi)，第一重摻雜區(qū)域58用作為一源/汲區(qū)域，而輕摻雜區(qū)域52用作為一LDD結(jié)構(gòu)。
接著，如圖2C所示，將第一光阻層56去除之后，于半導(dǎo)體硅基底40的表面上沉積一光阻保護氧化(resist protection oxide，RPO)層60，用以覆蓋低壓組件區(qū)域42L以及高壓組件區(qū)域42H。然后，如圖2D所示，先提供一第二光阻層62以覆蓋低壓組件區(qū)域42L，再進行一第二重輕離子布植制程63，例如N+離子摻雜制程，利用高壓組件的閘極結(jié)構(gòu)50H、側(cè)壁子54以及一部份的RPO層60作為罩幕，可于輕摻雜區(qū)域52的暴露部份區(qū)域中形成一第二重摻雜區(qū)域64，例如N+離子摻雜區(qū)域。隨后可進行一高溫驅(qū)動制程，促使輕摻雜區(qū)域52向下擴散至半導(dǎo)體硅基底40內(nèi)部并橫向擴散至場氧化隔離區(qū)域44下方，而成為一梯度擴散區(qū)域52a。如此一來，在高壓組件區(qū)域42H中，梯度擴散區(qū)域52a以及第二重摻雜區(qū)域64的組合構(gòu)成為一DDD結(jié)構(gòu)。由于側(cè)壁子54表面的RPO層60可以作為作為第二重輕離子布植制程63的罩幕，因此作為源/汲極區(qū)域的第二重摻雜區(qū)域64的有效距離L會隨著RPO層60的厚度增加而變長，可增有效通道長度，進而改善高壓組件的穿透電壓(punch through voltage)以及主體一汲極電壓(bulk-drain voltage，VBD)。
最后，如圖2D所示，依序?qū)⒌诙庾鑼?2以及RPO層60去除之后，進行自動對準硅化制程(salicidation process)，可于閘極導(dǎo)電層48以及源/汲極區(qū)域52、64的暴露表面上形成一自動對準金屬硅化物(self-aligned silicide，通稱salicide)層66，以達到降低電阻值的效果。舉例來說，當閘極導(dǎo)電層48的材質(zhì)為多晶硅時，可于半導(dǎo)體硅基底40表面上濺鍍一金屬層，其厚度范圍為300～800、材質(zhì)可選用鈷或鈦，以覆蓋住閘極導(dǎo)電層48、側(cè)壁子54與源/汲極區(qū)域52、64的曝露表面。然后對金屬層進行一熱處理制程，可以使金屬層的金屬原子向下擴散，并與多晶硅以及硅基底的硅原子產(chǎn)生硅化反應(yīng)。結(jié)果暴露表面處會反應(yīng)形成TiSi2或CoSi2材質(zhì)，至于未發(fā)生反應(yīng)的金屬層以選擇性蝕刻方式去除掉。
相較于習知技術(shù)，本發(fā)明技術(shù)具有以下優(yōu)點。第一，請參閱圖2E，側(cè)壁子54表面的RPO層60可以作為第二重輕離子布植制程63的罩幕，因此第二重摻雜區(qū)域64與相鄰的側(cè)壁子54維持有一橫向間距L1，可使閘極結(jié)構(gòu)50H的兩個重摻雜區(qū)域64的橫向間距增加為兩倍的L1，可有效改善增加高壓組件的穿透電壓(punch through voltage)以及主體-汲極電壓(bulk-drain voltage，VBD)。第二，本發(fā)明先進行低壓組件區(qū)域42L的第一重摻雜區(qū)域58，再進行高壓組件區(qū)域42H的第二重摻雜區(qū)域64，可避免發(fā)生同時進行高壓組件與低壓組件的重離子摻雜制程的缺點。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。
權(quán)利要求
1.一種可增加穿透電壓的高壓組件，包括有一半導(dǎo)體硅基底，其表面上定義有一高壓組件區(qū)域；一閘極結(jié)構(gòu)，形成于該高壓組件區(qū)域內(nèi)；一輕摻雜區(qū)域，形成于該閘極結(jié)構(gòu)側(cè)邊的該半導(dǎo)體硅基底內(nèi)；一側(cè)壁子，形成于該閘極結(jié)構(gòu)的側(cè)壁上；以及一重摻雜區(qū)域，形成于該側(cè)壁子側(cè)邊的該輕摻雜區(qū)域內(nèi)；其中，該重摻雜區(qū)域與該相鄰的側(cè)壁子之間維持有一橫向間距。
2.如權(quán)利要求1所述的一種可增加穿透電壓的高壓組件，其特征在于，該輕摻雜區(qū)域以及該重摻雜區(qū)域內(nèi)具有相同導(dǎo)電型式的摻質(zhì)。
3.如權(quán)利要求1所述的一種可增加穿透電壓的高壓組件，其特征在于，該閘極結(jié)構(gòu)由一閘極絕緣層以及一閘極導(dǎo)電層所構(gòu)成。
4.如權(quán)利要求1所述的一種可增加穿透電壓的高壓組件，其特征在于，該半導(dǎo)體硅基底表面上另外定義有一低壓組件區(qū)域，且包含有一氧化隔離區(qū)域用以區(qū)隔該低壓組件區(qū)域以及該高壓組件區(qū)域。
5.如權(quán)利要求1所述的一種可增加穿透電壓的高壓組件，更包括有一自動對準金屬硅化物，形成于該閘極結(jié)構(gòu)、該輕摻雜區(qū)域以及該重摻雜區(qū)域的表面上。
6.一種可增加穿透電壓的高壓組件與低壓組件制程匹配的制作方法，包括下列步驟提供一半導(dǎo)體硅基底，其表面上定義有一低壓組件區(qū)域以及一高壓組件區(qū)域，其中該低壓組件區(qū)域以及該高壓組件區(qū)域中分別制作有一閘極結(jié)構(gòu)、一輕摻雜區(qū)域形成于該閘極結(jié)構(gòu)側(cè)邊的該半導(dǎo)體硅基底內(nèi)以及一側(cè)壁子形成于該閘極結(jié)構(gòu)的側(cè)壁上；形成一第一光阻層，覆蓋該高壓組件區(qū)域；進行一第一重摻雜離子布植制程，以于該低壓組件區(qū)域的側(cè)壁子側(cè)邊的該輕摻雜區(qū)域內(nèi)形成一第一重摻雜區(qū)域；去除該第一光阻層；形成一光阻保護氧化層，覆蓋該低壓組件區(qū)域以及該高壓組件區(qū)域的整個表面；形成一第二光阻層，覆蓋該低壓組件區(qū)域；以及進行一第二重摻雜離子布植制程，以于該高壓組件區(qū)域的側(cè)壁子表面的該光阻保護氧化層側(cè)邊的該輕摻雜區(qū)域內(nèi)形成一第二重摻雜區(qū)域，其中該第二重摻雜區(qū)域與該相鄰的側(cè)壁子之間維持有一橫向間距。
7.如權(quán)利要求6所述的一種可增加穿透電壓的高壓組件與低壓組件制程匹配的制作方法，其特征在于，更包括有下列步驟去除該第二光阻層；去除該光阻保護氧化層；以及進行一自動對準硅化制程，以于該閘極結(jié)構(gòu)、該輕摻雜區(qū)域以及該重摻雜區(qū)域的暴露表面上形成一自動對準金屬硅化物。
8.如權(quán)利要求6所述的一種可增加穿透電壓的高壓組件與低壓組件制程匹配的制作方法，其特征在于，該半導(dǎo)體硅基底表面上包含有一氧化隔離區(qū)域，用以區(qū)隔該低壓組件區(qū)域以及該高壓組件區(qū)域。
9.如權(quán)利要求6所述的一種可增加穿透電壓的高壓組件與低壓組件制程匹配的制作方法，其特征在于，該閘極結(jié)構(gòu)由一閘極絕緣層以及一閘極導(dǎo)電層所構(gòu)成。
10.如權(quán)利要求6所述的一種可增加穿透電壓的高壓組件與低壓組件制程匹配的制作方法，其特征在于，該輕摻雜區(qū)域以及該重摻雜區(qū)域內(nèi)具有相同導(dǎo)電型式的摻質(zhì)。
全文摘要
一種可增加穿透電壓的高壓組件及其與低壓組件制程匹配的制作方法。一半導(dǎo)體硅基底，其表面上定義有一高壓組件區(qū)域。一閘極結(jié)構(gòu)，形成于該高壓組件區(qū)域內(nèi)。一輕摻雜區(qū)域，形成于該閘極結(jié)構(gòu)側(cè)邊的該半導(dǎo)體硅基底內(nèi)。一側(cè)壁子，形成于該閘極結(jié)構(gòu)的側(cè)壁上。一重摻雜區(qū)域，形成于該側(cè)壁子側(cè)邊的該輕摻雜區(qū)域內(nèi)，該重摻雜區(qū)域與該相鄰的側(cè)壁子之間維持有一橫向間距。
文檔編號H01L21/70GK1534756SQ0310905
公開日2004年10月6日 申請日期2003年4月2日 優(yōu)先權(quán)日2003年4月2日
發(fā)明者楊曉瑩 申請人:世界先進積體電路股份有限公司