專(zhuān)利名稱(chēng)：形成半導(dǎo)體存儲(chǔ)器陣列的方法及由此制造的存儲(chǔ)器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種形成浮柵存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器陣列的自對(duì)準(zhǔn)方法。本發(fā)明還涉及一種前述類(lèi)型的浮柵存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器陣列。
背景技術(shù)：
在現(xiàn)有技術(shù)中公知使用浮柵在其上存儲(chǔ)電荷的非易失半導(dǎo)體存儲(chǔ)單元以及形成在半導(dǎo)體襯底中的這種非易失存儲(chǔ)單元的存儲(chǔ)器陣列。典型地，這種浮柵存儲(chǔ)單元已經(jīng)是分裂柵型或疊柵型。
半導(dǎo)體浮柵存儲(chǔ)單元陣列的可制造性所面臨的問(wèn)題之一是諸如源、漏、控制柵和浮柵的各種構(gòu)件的對(duì)準(zhǔn)。隨著半導(dǎo)體加工集成的設(shè)計(jì)規(guī)則降低，減小最小光刻特征尺寸、對(duì)精確對(duì)準(zhǔn)的需要變得非常關(guān)鍵。各種部分的對(duì)準(zhǔn)也決定了制造半導(dǎo)體產(chǎn)品的成品率。
自對(duì)準(zhǔn)在現(xiàn)有技術(shù)中是公知的。自對(duì)準(zhǔn)是指加工一步或多步涉及一種或多種材料使得在該步加工中輪廓自動(dòng)相對(duì)彼此對(duì)準(zhǔn)的行為。因此，本發(fā)明使用自對(duì)準(zhǔn)技術(shù)以實(shí)現(xiàn)浮柵存儲(chǔ)單元型的半導(dǎo)體存儲(chǔ)器陣列的制造。
對(duì)于收縮存儲(chǔ)單元陣列的尺寸以使單個(gè)晶片上的存儲(chǔ)單元數(shù)量最大化存在恒定的需要。成對(duì)地形成存儲(chǔ)單元，其中每對(duì)共享單個(gè)源區(qū)并且單元的相鄰對(duì)共享公共漏區(qū)，以減小存儲(chǔ)單元陣列的尺寸，是公知的。但是，典型地保留大的陣列區(qū)域用于到漏區(qū)的位線連接。位線區(qū)域常常由存儲(chǔ)單元對(duì)之間的接觸開(kāi)口、與字線間隔的接觸占據(jù)，位線區(qū)域強(qiáng)烈地取決于光刻技術(shù)代、接觸對(duì)準(zhǔn)和接觸完整性。此外，保留顯著的空間用于字線晶體管，其大小由光刻技術(shù)代和結(jié)定標(biāo)設(shè)定。
傳統(tǒng)地，將浮柵形成為具有面對(duì)控制柵的鋒利邊緣以增強(qiáng)Fowler-Nordheim隧穿，該隧穿用于在擦除操作中將電子移出浮柵。鋒利邊緣典型地通過(guò)以不均勻方式氧化或局部刻蝕浮柵多晶硅(poly)的頂部表面形成。然而，隨著浮柵尺寸進(jìn)一步變小，該鋒利邊緣可更難以這種方式形成。
同樣存在對(duì)于改善存儲(chǔ)單元陣列的編程效率的需求。在常規(guī)編程方案中，溝道區(qū)中的電子在平行于浮柵的路徑中流動(dòng)，其中較少量的熱電子注入到浮柵上。估計(jì)的編程效率(注入的電子數(shù)與電子總數(shù)相比)估計(jì)為約1/1000。
在襯底的非平面部分上形成存儲(chǔ)單元元件是已知的。例如，美國(guó)專(zhuān)利No.5,780,341(Ogura)公開(kāi)了大量包括形成在襯底表面中的臺(tái)階溝道的存儲(chǔ)器件結(jié)構(gòu)。雖然臺(tái)階溝道的目的是將熱電子更有效地注入到浮柵上，這些存儲(chǔ)器件設(shè)計(jì)在以下方面仍存在不足，難于對(duì)存儲(chǔ)單元元件的尺寸和形成以及有效和可靠的操作所需的必要工作參數(shù)進(jìn)行優(yōu)化。
存在對(duì)具有顯著的單元尺寸減少同時(shí)提供提高的編程效率的非易失、浮柵型存儲(chǔ)單元陣列的需求。

發(fā)明內(nèi)容
通過(guò)提供一種形成具有減少的尺寸和新穎結(jié)構(gòu)的存儲(chǔ)單元的自對(duì)準(zhǔn)方法，以及由此形成的存儲(chǔ)單元陣列，本發(fā)明解決了上述問(wèn)題。
本發(fā)明是一種電可編程和可擦除存儲(chǔ)器件的陣列，它包括具有第一導(dǎo)電類(lèi)型和表面的半導(dǎo)體材料的襯底，形成在襯底上的基本上相互平行并沿第一方向延伸的隔離開(kāi)的隔離區(qū)，每對(duì)相鄰的隔離區(qū)之間具有有源區(qū)，并且每個(gè)有源區(qū)包括多個(gè)存儲(chǔ)單元對(duì)。每個(gè)存儲(chǔ)單元對(duì)包括形成在襯底表面中并包括一對(duì)相對(duì)的側(cè)壁的溝槽，形成在襯底中在溝槽下方的第一區(qū)，形成在襯底中的一對(duì)第二區(qū)，分別在襯底中在第一區(qū)和第二區(qū)之一之間形成一對(duì)溝道區(qū)，其中第一區(qū)和第二區(qū)具有第二導(dǎo)電類(lèi)型，并且其中每個(gè)溝道區(qū)包括第一部分和第二部分，第一部分基本上沿相對(duì)的溝槽側(cè)壁之一延伸而第二部分基本上沿襯底表面延伸，一對(duì)導(dǎo)電浮柵分別使至少其下部布置在與溝道區(qū)第一部分相鄰并絕緣的溝槽中，用于控制一個(gè)溝道區(qū)第一部分的導(dǎo)電性，和一對(duì)導(dǎo)電控制柵，分別布置在溝道區(qū)第二部分之一上并與其絕緣，用于控制一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中最多僅在控制柵和浮柵之間存在局部垂直重疊。
在本發(fā)明的另一方面中，形成電可編程和可擦除存儲(chǔ)器件的陣列的方法包括，在半導(dǎo)體襯底上形成基本上相互平行并沿第一方向延伸的分開(kāi)的隔離區(qū)，在每對(duì)相鄰的隔離區(qū)之間具有有源區(qū)，其中該襯底具有表面和第一導(dǎo)電類(lèi)型，在每個(gè)有源區(qū)中形成多個(gè)存儲(chǔ)單元對(duì)。每個(gè)存儲(chǔ)單元對(duì)的形成包括在襯底的表面中形成具有一對(duì)相對(duì)側(cè)壁的溝槽，在襯底中并在溝槽的下方形成第一區(qū)，在襯底中形成一對(duì)第二區(qū)，在第一區(qū)和第二區(qū)之一之間具有分別規(guī)定在襯底中的一對(duì)溝道區(qū)，其中第一區(qū)和第二區(qū)具有第二導(dǎo)電類(lèi)型，并且其中每個(gè)溝道區(qū)包括第一部分和第二部分，第一部分基本上沿相對(duì)的溝槽側(cè)壁之一延伸而第二部分基本上沿襯底表面延伸，形成一對(duì)導(dǎo)電浮柵，分別使至少其下部布置在與溝道區(qū)第一部分相鄰并絕緣的溝槽中，用于控制一個(gè)溝道區(qū)第一部分的導(dǎo)電性，并形成一對(duì)導(dǎo)電控制柵，分別布置在溝道區(qū)第二部分之一上并與其絕緣，用于控制一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中最多僅在控制柵和浮柵之間存在局部垂直重疊。
借助于對(duì)說(shuō)明書(shū)、權(quán)利要求書(shū)和附圖的評(píng)論，本發(fā)明的其它目的和特征將變得明了。


圖1A是在形成隔離區(qū)的本發(fā)明方法的第一步驟中使用的半導(dǎo)體襯底的頂視圖。
圖1B是示出本發(fā)明的初始加工步驟的沿線1B-1B的結(jié)構(gòu)的橫截面圖。
圖1C是示出加工圖1B的結(jié)構(gòu)的下一步的結(jié)構(gòu)的頂視圖，其中規(guī)定了隔離區(qū)。
圖1D是示出形成在該結(jié)構(gòu)中的隔離溝槽的圖1C中沿線1D-1D結(jié)構(gòu)的橫截面圖。
圖1E是示出形成隔離溝槽中材料的隔離塊的圖1D中結(jié)構(gòu)的橫截面圖。
圖1F是示出隔離區(qū)最終結(jié)構(gòu)的圖1E中結(jié)構(gòu)的橫截面圖。
圖2A-2Q是圖1F中半導(dǎo)體結(jié)構(gòu)沿線2A-2A的橫截面圖，依次示出在形成本發(fā)明的浮柵存儲(chǔ)單元的非易失存儲(chǔ)器陣列過(guò)程中加工半導(dǎo)體結(jié)構(gòu)的步驟。
圖3A-3Q是半導(dǎo)體結(jié)構(gòu)周邊區(qū)域的橫截面圖，依次示出在形成本發(fā)明的浮柵存儲(chǔ)單元的非易失存儲(chǔ)器陣列過(guò)程中加工半導(dǎo)體結(jié)構(gòu)的步驟。
圖4是本發(fā)明的存儲(chǔ)單元陣列的俯視圖。
圖5A-5J是圖1F中半導(dǎo)體結(jié)構(gòu)沿線2A-2A的橫截面圖，依次示出在本發(fā)明的半導(dǎo)體結(jié)構(gòu)的第一替換工藝實(shí)施例的步驟。
圖6A-6H是半導(dǎo)體結(jié)構(gòu)的橫截面圖，依次示出在圖2B示出的半導(dǎo)體結(jié)構(gòu)的第二替換工藝實(shí)施例的步驟。
圖7A-7G是依次示出在圖3B中示出的結(jié)構(gòu)的第二替換工藝實(shí)施例中的步驟的半導(dǎo)體結(jié)構(gòu)隔離區(qū)的橫截面圖。
圖8A-8D是依次示出在圖2B中示出的半導(dǎo)體結(jié)構(gòu)的第三替換工藝實(shí)施例中的步驟的半導(dǎo)體結(jié)構(gòu)橫截面圖。
圖9A-9D是依次示出在圖3B中示出的結(jié)構(gòu)的第三替換工藝實(shí)施例中的步驟的半導(dǎo)體結(jié)構(gòu)隔離區(qū)的橫截面圖。
具體實(shí)施例方式
圖1A-1F和2A-2Q(其中示出了制造本發(fā)明的存儲(chǔ)單元陣列的工藝步驟)、以及圖3A-3Q(其中示出了制造半導(dǎo)體結(jié)構(gòu)的周邊區(qū)域的工藝步驟)中圖解說(shuō)明了本發(fā)明的方法。該方法以?xún)?yōu)選為P型的且本領(lǐng)域公知的半導(dǎo)體襯底10開(kāi)始。下面說(shuō)明的各層的厚度將取決于設(shè)計(jì)規(guī)則及工藝技術(shù)代。這里所說(shuō)明的是0.10微米工藝。但是，本領(lǐng)域技術(shù)人員將理解，本發(fā)明既不限于任何特定的工藝技術(shù)代，也不限于下面說(shuō)明的任何工藝參數(shù)中的任何特定值。
隔離區(qū)的形成圖1A-1F說(shuō)明在襯底上形成隔離區(qū)的公知的STI方法。參照?qǐng)D1A，示出優(yōu)選為P型且在現(xiàn)有技術(shù)中公知的半導(dǎo)體襯底10(或半導(dǎo)體阱)的俯視圖。在襯底上形成(例如生長(zhǎng)或淀積)第一和第二材料層12和14。例如，第一層12可以是通過(guò)諸如氧化或氧化物淀積(例如化學(xué)氣相淀積或CVD)的任何公知技術(shù)在襯底10上形成厚度約50-150的二氧化硅(下文稱(chēng)為“氧化物”)。也可使用摻氮的氧化物或其它絕緣電介質(zhì)。第二層14可以是氮化硅(下文稱(chēng)為“氮化物”)，它優(yōu)選通過(guò)CVD或PECVD在氧化物層12上形成約1000-5000的厚度。圖1B說(shuō)明得到的結(jié)構(gòu)的橫截面圖。
一旦第一和第二層12/14已經(jīng)形成，在氮化物層14上涂敷適當(dāng)?shù)墓庵驴刮g劑材料16，并進(jìn)行掩蔽步驟以選擇性地從沿Y或列方向延伸的一定的區(qū)域(條紋18)去除光致抗蝕劑材料，如圖1C所示。在去除光致抗蝕劑材料16的地方，用標(biāo)準(zhǔn)的刻蝕技術(shù)(即各向異性氮化物和氧化物/電介質(zhì)刻蝕工藝)將在條紋18中露出的氮化物層14和氧化物層12刻蝕掉，以便在該結(jié)構(gòu)中形成溝槽20。相鄰條紋18之間的距離W可與所用工藝的最小光刻特征尺寸一樣小。然后硅刻蝕工藝用于將溝槽20向下延伸進(jìn)入硅襯底10(例如約500到幾微米的深度)，如圖1D所示。沒(méi)有去除光致抗蝕劑16的地方，氮化物層14和氧化物層12得以保持。圖1D說(shuō)明的得到的結(jié)構(gòu)現(xiàn)在規(guī)定了與隔離區(qū)24交替的有源區(qū)22。
進(jìn)一步處理該結(jié)構(gòu)以去除剩余的光致抗蝕劑16。然后，通過(guò)淀積厚氧化物層在溝槽20中形成諸如二氧化硅的隔離材料，隨之以化學(xué)機(jī)械拋光或CMP刻蝕(使用氮化物層14作為刻蝕停止)以去除除溝槽20中的氧化物塊26之外的氧化物層，如圖1E所示。然后使用氮化物/氧化物刻蝕工藝去除剩余的氮化物和氧化物層14/12，留下沿隔離區(qū)24延伸的STI氧化物塊26，如圖1F所示。
上述STI隔離方法是形成隔離區(qū)24的優(yōu)選方法。但也可替換地使用公知的LOCOS隔離方法(例如，凹陷的LOCOS、多晶硅緩沖的LOCOS等)，其中溝槽20可不延伸進(jìn)入襯底，并且隔離材料可形成在條紋區(qū)域18中的襯底表面上。圖1A-1F說(shuō)明襯底的存儲(chǔ)單元陣列區(qū)，其中存儲(chǔ)單元的列將被形成在由隔離區(qū)24分開(kāi)的有源區(qū)22中。應(yīng)注意，襯底10還包括至少一個(gè)周邊區(qū)域28，其中形成將用于操作形成在存儲(chǔ)單元陣列區(qū)中的存儲(chǔ)單元的控制電路。優(yōu)選，在如上所述的同一STI或LOCOS工藝中在周邊區(qū)域28中還形成隔離塊26。
存儲(chǔ)單元的形成進(jìn)一步對(duì)圖1F所示的結(jié)構(gòu)進(jìn)行如下處理。隨著同時(shí)在兩個(gè)區(qū)域中進(jìn)行本發(fā)明工藝中的后續(xù)步驟，圖2A-2Q示出從與圖1F正交的角度(沿圖1C和1F中示出的線2A-2A)觀看的有源區(qū)22中結(jié)構(gòu)的橫截面，圖3A-3Q示出周邊區(qū)域28中結(jié)構(gòu)的橫截面。
如圖2A和3A所示，首先在襯底10上形成絕緣層30(優(yōu)選氧化物或摻氮的氧化物)。此時(shí)可摻雜襯底10的有源區(qū)部分，用于相對(duì)于周邊區(qū)域28對(duì)存儲(chǔ)器件的單元陣列部分進(jìn)行更好的獨(dú)立控制。這種摻雜常常稱(chēng)為Vt注入或單元阱注入，并在現(xiàn)有技術(shù)中是公知的。在該注入過(guò)程中，周邊區(qū)域由光致抗蝕劑層保護(hù)，該光致抗蝕劑層淀積在整個(gè)結(jié)構(gòu)上并僅從襯底的存儲(chǔ)單元陣列區(qū)域去除。
接著，在氧化物層30上形成諸如氮化物的硬掩模材料的厚層32(例如～3500厚)。通過(guò)在氮化物層32上涂敷光致抗蝕劑(掩蔽)材料在氮化物層32中形成多個(gè)平行第二溝槽34，然后進(jìn)行掩蔽步驟以從選定的平行條紋區(qū)域去除光致抗蝕劑材料。各向異性氮化物刻蝕用于去除條形區(qū)域中氮化物層32的露出部分，留下向下延伸到并露出氧化物層30的第二溝槽34。在去除光致抗蝕劑之后，各向異性氧化物刻蝕工藝用于去除氧化物層30露出的部分并將第二溝槽34向下延伸進(jìn)入到襯底10。然后硅各向異性刻蝕工藝用于將第二溝槽34向下延伸進(jìn)入每個(gè)有源區(qū)22中的襯底10中(例如向下延伸到約一個(gè)特征尺寸深的深度，例如0.15μm技術(shù)的約500到幾μm)?；蛘?，在襯底10中形成溝槽34后可去除光致抗蝕劑。得到的有源/周邊區(qū)域22/28如圖2B/3B所示。
然后沿第二溝槽34中露出的硅形成絕緣材料層36(優(yōu)選使用熱氧化或CVD氧化物工藝)，它形成第二溝槽34的底部和下部側(cè)壁(例如～60-150厚)。然后在該結(jié)構(gòu)上形成多晶硅(下文稱(chēng)為“多晶硅(poly)”)厚層38，它填充第二溝槽34。多晶硅層38可通過(guò)離子注入或原位摻雜的多晶硅工藝摻雜(例如n+)。得到的有源/周邊區(qū)域22/28如圖2C/3C所示。
多晶硅刻蝕工藝(例如使用氮化物層32作為刻蝕停止的CMP工藝)用于去除除剩余留在第二溝槽34中的多晶硅38的塊40之外的多晶硅層38。然后受控的多晶硅刻蝕用于降低多晶硅塊40的高度，其中多晶硅塊40的頂部處于襯底表面的上方，但在隔離區(qū)24中的STI塊26的頂部的下面，如圖2D/3D所示。
然后進(jìn)行另一任選的多晶硅刻蝕以在多晶硅塊40的頂部上建立坡面部分42(與第二溝槽側(cè)壁相鄰)，如圖2E所示。然后進(jìn)行熱氧化工藝以形成或增強(qiáng)坡面部分42的尖端，這氧化多晶硅塊40的露出的頂部表面(在其上形成氧化物層46)，如圖2F所示。然后沿第二溝槽34的側(cè)壁形成氧化物隔離物48。隔離物的形成在現(xiàn)有技術(shù)中是公知的，并涉及在該結(jié)構(gòu)的輪廓上的材料的淀積，隨之以各向異性刻蝕工藝，由此從該結(jié)構(gòu)的水平表面去除該材料，同時(shí)該材料在該結(jié)構(gòu)的垂直取向的表面上保持大部分完整(具有圓角的上表面)。通過(guò)在該結(jié)構(gòu)上淀積氧化物(例如約300-1000厚)并隨之以各向異性氧化物刻蝕形成隔離物48。氧化物刻蝕同樣去除每個(gè)第二溝槽34中的氧化物層46的中心部分。留下周邊區(qū)域28不受影響。得到的有源/周邊區(qū)域22/28如圖2G/3G所示。
然后進(jìn)行結(jié)合一些氧化物刻蝕的各向異性多晶硅刻蝕(用于調(diào)節(jié)沿溝槽34的STI氧化物的高度)，這去除未受氧化物隔離物48保護(hù)的多晶硅塊40的中心部分，在每個(gè)第二溝槽34中留下一對(duì)相對(duì)的多晶硅塊40a，如圖2H所示。然后絕緣淀積和各向異性深腐蝕工藝用于形成沿第二溝槽34內(nèi)部的多晶硅塊40a的露出側(cè)的絕緣層50。絕緣材料可以是任何絕緣材料(例如，ONO——氧化物/氮化物/氧化物，或其它高介電材料)。優(yōu)選，該絕緣材料是氧化物，使得該氧化物淀積/刻蝕工藝也增加氧化物隔離物48的厚度并導(dǎo)致去除每個(gè)第二溝槽34的底部的氧化物層36的露出部分以露出襯底，如圖2I/3I所示。
然后穿過(guò)該結(jié)構(gòu)的表面進(jìn)行適當(dāng)?shù)碾x子注入，取決于該襯底是P型還是N型，離子注入可包括砷、磷、硼和/或銻(并可能退火)以在第二溝槽34的底部在露出的襯底部分中形成第一(源)區(qū)52。源區(qū)52與第二溝槽34自對(duì)準(zhǔn)，并具有不同于襯底的第一導(dǎo)電類(lèi)型(例如P型)的第二導(dǎo)電類(lèi)型(例如N型)。離子對(duì)氮化物層32沒(méi)有顯著影響。得到的有源/周邊區(qū)域22/28如圖2J/3J所示。
多晶硅淀積步驟、隨后的多晶硅CMP刻蝕(使用氮化物層32作為刻蝕停止)用于用多晶硅塊54填充第二溝槽34，如圖2K所示。隨后進(jìn)行氮化物刻蝕，去除氮化物層32，并露出多晶硅塊40a的上邊緣。接著借助熱氧化、氧化物淀積或兩種方法，在多晶硅塊40a的露出的上邊緣上形成隧穿氧化物層56。該氧化形成步驟也在多晶硅塊54的露出的頂部表面上形成氧化物層58，并可能加厚襯底10上氧化物層30的厚度。此時(shí)通過(guò)去除掩蔽有源區(qū)22可在周邊區(qū)域28中進(jìn)行任選的Vt注入。得到的有源區(qū)/周邊區(qū)域如圖2L/3L所示。
氧化物層30用作有源區(qū)中存儲(chǔ)單元和周邊區(qū)域中的控制電路二者的柵氧化物。對(duì)于每個(gè)器件，柵氧化物的厚度確定其最大工作電壓。于是，如果期望一些控制電路在與存儲(chǔ)單元或控制電路的其它器件相比不同的電壓工作，則可在該工藝中在此時(shí)修改柵氧化物32的厚度。通過(guò)實(shí)例的方式，但不限于這種方式，在該結(jié)構(gòu)上形成光致抗蝕劑60，隨后進(jìn)行掩蔽步驟用于選擇性地去除周邊區(qū)域中的部分光致抗蝕劑以露出部分氧化物層30。氧化物層30的露出的部分可被減薄(例如通過(guò)使用受控的刻蝕)或用具有所需要的厚度的氧化物層30a替代(例如通過(guò)氧化物刻蝕和氧化物淀積)，如圖2M/3M所示。
在去除光致抗蝕劑60之后，多晶硅淀積步驟用于在該結(jié)構(gòu)上形成多晶硅層62(例如約500-3000厚)。隨后進(jìn)行光致抗蝕劑淀積和掩蔽步驟以在周邊區(qū)域28中的多晶硅層上形成光致抗蝕劑塊64，如圖2N/3N所示。然后各向異性多晶硅刻蝕用于去除除光致抗蝕劑塊64(周邊區(qū)域28中)下方的多晶硅塊66和鄰近氧化物隔離物48(有源區(qū)中)的多晶硅隔離物68之外的多晶硅層62。適當(dāng)?shù)碾x子注入(和退火)用于形成襯底有源區(qū)中的第二(漏)區(qū)70和襯底周邊區(qū)域28中的源/漏區(qū)72/74用于其中的器件。得到的有源區(qū)/周邊區(qū)域22/28如圖20/30所示。
然后在去除光致抗蝕劑塊64之后，通過(guò)絕緣材料淀積和各向異性刻蝕(例如氮化物或氧化物)形成絕緣隔離物76，該絕緣隔離物靠多晶硅隔離物68、氧化物隔離物48和多晶硅塊66布置。然后進(jìn)行金屬淀積步驟以在有源區(qū)和周邊區(qū)域22/28之上淀積金屬，諸如鎢、鈷、鈦、鎳、鉑或鉬。然后對(duì)該結(jié)構(gòu)進(jìn)行退火，允許熱金屬流動(dòng)并滲入多晶硅隔離物68和多晶硅塊66的露出的頂部以在其上形成金屬化多晶硅78(多晶硅/難熔金屬硅化物(polycide))的導(dǎo)電層。然后通過(guò)金屬刻蝕工藝去除淀積在剩余結(jié)構(gòu)上的金屬。得到的有源區(qū)/周邊區(qū)域22/28如圖2P/3P所示。
然后在整個(gè)結(jié)構(gòu)上形成絕緣材料80，諸如BPSG或氧化物。進(jìn)行掩蔽步驟以規(guī)定漏區(qū)70/74上的刻蝕區(qū)域。在掩蔽區(qū)域中選擇性地刻蝕絕緣材料80以建立向下延伸到漏區(qū)70/74的接觸開(kāi)口。隨后用導(dǎo)體金屬(例如鎢)填充接觸開(kāi)口以形成電連接到漏區(qū)70/74的金屬接觸82。通過(guò)在絕緣材料80上的金屬掩蔽將漏極引線接觸84/86(例如鋁、銅等)分別添加到有源區(qū)和周邊區(qū)域22/28，以將每個(gè)有源區(qū)22中的所有接觸82(以及由此的所有漏區(qū)70)連接在一起，并將周邊區(qū)域28中的多個(gè)漏區(qū)74連接在一起。最后的有源區(qū)存儲(chǔ)單元結(jié)構(gòu)如圖2Q所示，并且最后的周邊區(qū)域控制電路結(jié)構(gòu)如圖3Q所示。
如圖2Q所示，本發(fā)明的工藝形成互為鏡像的存儲(chǔ)單元對(duì)，其中存儲(chǔ)單元形成在多晶硅塊54的每側(cè)上。對(duì)于每個(gè)存儲(chǔ)單元，第一和第二區(qū)52/70分別形成源區(qū)和漏區(qū)(雖然本領(lǐng)域的技術(shù)人員知道，在工作期間源和漏可被開(kāi)關(guān))。多晶硅塊40a構(gòu)成浮柵，而多晶硅隔離物68構(gòu)成控制柵。每個(gè)存儲(chǔ)單元的溝道區(qū)90規(guī)定在源和漏52/70中間的襯底表面部分中。每個(gè)溝道區(qū)90包括以近似直角接合在一起的兩部分，其中，第一(垂直)部分92沿被填充的第二溝槽34的垂直壁延伸，而第二(水平)部分94在被填充的第二溝槽34的側(cè)壁和源區(qū)70之間延伸。每對(duì)存儲(chǔ)單元共享布置在被填充的第二溝槽34之下并與多晶硅塊54電接觸的公共源區(qū)52。類(lèi)似地，每個(gè)漏區(qū)70在來(lái)自存儲(chǔ)單元的不同鏡像組的相鄰的存儲(chǔ)單元之間被共享。
圖4是得到的結(jié)構(gòu)的頂視圖，示出位線84和漏區(qū)70以及連續(xù)地形成為與有源區(qū)和隔離區(qū)22/24相交延伸的控制(字)線的控制柵68之間的互連。上述工藝不產(chǎn)生與隔離區(qū)24相交延伸的源區(qū)52(它可通過(guò)深注入或在離子注入前通過(guò)從第二溝槽34的隔離區(qū)部分去除STI絕緣材料容易地實(shí)現(xiàn))。但是，多晶硅塊54(它們與源區(qū)52電接觸)被與隔離區(qū)相交地連續(xù)地形成，以與有源區(qū)相鄰并形成源極引線，每個(gè)源極引線將每行成對(duì)的存儲(chǔ)單元的所有源區(qū)52電連接在一起。
浮柵40a布置在第二溝槽34中，其中每個(gè)浮柵面向溝道區(qū)垂直部分92之一、源區(qū)52之一和多晶硅塊54之一并與其絕緣。每個(gè)浮柵40a包括一上部，該上部在襯底表面上延伸并以面向并絕緣于控制柵68之一的邊緣96終止，于是提供用于通過(guò)氧化物層56的Fowler-Nordheim隧穿的路徑。多晶硅塊54分別沿浮柵44a延伸并與其絕緣(通過(guò)氧化物層50)，用于增強(qiáng)其間的電壓耦合。重要的是在任何控制柵和任何浮柵之間最多只存在局部的垂直重疊，使得其間過(guò)量的電容耦合不妨礙下面所述的存儲(chǔ)單元的工作。這意味著如果在控制柵和浮柵之間存在任何垂直重疊，控制柵不延伸(在水平方向)遍布足以完全重疊(在垂直方向)浮柵。
存儲(chǔ)單元工作現(xiàn)在說(shuō)明存儲(chǔ)單元的工作。這種存儲(chǔ)單元的工作及其工作原理在美國(guó)專(zhuān)利No 5,572,054中有所說(shuō)明，其對(duì)于具有浮柵和控制柵、浮柵到控制柵的隧穿的非易失存儲(chǔ)單元，及由此形成的存儲(chǔ)單元陣列的工作及工作原理的公開(kāi)內(nèi)容在此引用以供參考。
為了最初擦除在任何給定的有源區(qū)22中的選定的存儲(chǔ)單元，地電位施加到其源52和漏70。高正電壓(例如，約+7～+15V)施加到控制柵68。浮柵40a上的電子通過(guò)Fowler-Nordheim隧穿機(jī)理感應(yīng)從浮柵40a的上端(最初從邊緣96)，通過(guò)氧化物層56，隧穿到控制柵68，在浮柵40a留下正電荷。隧穿通過(guò)邊緣96的鋒利得以增強(qiáng)。應(yīng)注意，由于每個(gè)控制柵68穿過(guò)有源區(qū)和隔離區(qū)延伸作為連續(xù)的控制(字)線，每個(gè)有源區(qū)中的一個(gè)存儲(chǔ)單元同時(shí)被“擦除”。
當(dāng)選定的存儲(chǔ)單元希望被編程時(shí)，小電壓(例如0.5-2.0V)被施加到其漏區(qū)70。在MOS結(jié)構(gòu)的閾值電壓附近的正電壓電平(近似約+0.2～1V)被施加到其控制柵68。正高電壓(例如約5-12V)被施加到其源區(qū)52。由漏區(qū)70產(chǎn)生的電子將通過(guò)溝道區(qū)90的深耗盡水平部分94從漏區(qū)70流向源區(qū)52。隨著電子到達(dá)溝道區(qū)90的垂直部分92，它們將遇見(jiàn)浮柵40a的高電位(因?yàn)楦?0a強(qiáng)烈地電壓耦合到荷正電的源區(qū)52和多晶硅塊54)。電子將加速并被加熱，大多數(shù)電子被注入并通過(guò)絕緣層36并到達(dá)浮柵40a上。低電位或地電位被施加到不包括選定的存儲(chǔ)單元的存儲(chǔ)單元行/列的源區(qū)/漏區(qū)52/70和控制柵68。于是，只有選定的行和列中的存儲(chǔ)單元被編程。
電子到浮柵40a上的注入將繼續(xù)，直到浮柵40a上的電荷的減少不再能夠維持沿垂直溝道區(qū)部分92的高表面電位以產(chǎn)生熱電子。此時(shí)，浮柵40a中的電子或負(fù)電荷將減少?gòu)穆﹨^(qū)70到浮柵40a上的電子流。
最后，為了讀選定的存儲(chǔ)單元，地電位被施加到其源區(qū)52。讀電壓(例如0.5-2V)將被施加到其漏區(qū)70并且約1-4V(取決于器件的電源電壓)被施加到其控制柵68。如果浮柵40a荷正電(即，浮柵釋放電子)，則垂直溝道區(qū)部分92(直接鄰近浮柵40a)接通。當(dāng)控制柵68升高到讀電位時(shí)，水平溝道區(qū)部分94(直接鄰近控制柵68)也接通。于是，整個(gè)溝道區(qū)90將被接通，使電子從源區(qū)52流到漏區(qū)70。該讀出的電流將是“1”狀態(tài)。
另一方面，如果浮柵40a荷負(fù)電，則垂直溝道區(qū)部分92或者弱接通或者完全關(guān)斷。即使當(dāng)控制柵68和漏區(qū)70升高到讀電位，很少或沒(méi)有電流流過(guò)垂直溝道區(qū)部分92。在這種情況下，或者與“1”狀態(tài)相比電流非常小或根本不存在電流。以這種方式，存儲(chǔ)單元被讀出在“0”狀態(tài)編程。地電位被施加到源區(qū)/漏區(qū)52/70，和未被選定的行和列的控制柵68，即只讀被選定的存儲(chǔ)單元。
存儲(chǔ)單元陣列包括外圍電路，外圍電路包括常規(guī)的行地址解碼電路、列地址解碼電路、讀出放大器電路、輸出緩沖器電路和輸入緩沖器電路，這些電路在現(xiàn)有技術(shù)中是公知的。
本發(fā)明提供一種具有減小的尺寸和優(yōu)異的編程效率的存儲(chǔ)單元陣列。存儲(chǔ)單元尺寸被顯著減小，因?yàn)樵磪^(qū)52被埋在襯底10的內(nèi)部并與第二溝槽34自對(duì)準(zhǔn)，其中沒(méi)有由于光刻技術(shù)代、接觸對(duì)準(zhǔn)和接觸完整性的限制浪費(fèi)空間。每個(gè)浮柵40a具有布置在形成于襯底中的第二溝槽34中的下部用于在編程操作中接收隧穿電子并用于在讀操作中接通垂直溝道區(qū)部分92。每個(gè)浮柵40a同樣具有上部，該上部在形成在襯底中的第二溝槽外延伸并終止在面對(duì)控制柵的邊緣中，用于在擦除操作中到那里的Fowler-Nordheim隧穿。
通過(guò)將溝道區(qū)90的水平部分94“瞄準(zhǔn)”浮柵40a，編程效率得以極大地提高。在常規(guī)編程方案中，溝道區(qū)中的電子在平行于浮柵的路徑中流動(dòng)，其中較少量變熱的電子被注入到浮柵上。在這種常規(guī)的編程結(jié)構(gòu)中估計(jì)的編程效率(注入的電子數(shù)與電子總數(shù)相比)估計(jì)為約1/1000。但是，因?yàn)闇系绤^(qū)的水平部分規(guī)定了直接“瞄準(zhǔn)”浮柵的電子路徑，本發(fā)明的編程效率估計(jì)改善10倍或甚至100倍，其中幾乎所有的電子都被注入到浮柵上。
同樣借助本發(fā)明，在每個(gè)浮柵40a中相應(yīng)的源區(qū)52之間借助多晶硅塊54(與源區(qū)52電連接)也存在增強(qiáng)的電壓耦合。同時(shí)，在浮柵40a和控制柵68之間存在低電壓耦合。此外，將源區(qū)52和漏區(qū)32垂直地且水平地分開(kāi)能夠使可靠性參數(shù)更容易優(yōu)化而不影響單元的尺寸。
第一替換實(shí)施例圖5A-5J示出用于形成本發(fā)明的存儲(chǔ)單元陣列的替換方法的有源區(qū)22結(jié)構(gòu)的橫截面。該第一替換工藝以圖2A中所示的結(jié)構(gòu)開(kāi)始，為簡(jiǎn)化起見(jiàn)，與上述第一實(shí)施例公共的元件用相同的元件號(hào)碼表示。
在氧化物層30上形成厚氮化物層32(例如～1000-10,000厚)。通過(guò)在氮化物層32上涂敷光致抗蝕劑(掩蔽)材料然后進(jìn)行掩蔽步驟以從選定的平行條紋區(qū)域去除光致抗蝕劑材料，在氮化物層32中形成平行的第二溝槽34。各向異性氮化物刻蝕用于去除條紋區(qū)域中氮化物層32的露出的部分，留下向下延伸到并露出氧化物層30的第二溝槽34。在去除光致抗蝕劑后，通過(guò)氧化物淀積步驟和隨后的氧化物各向異性刻蝕步驟，在第二溝槽34中形成氧化物隔離物102。在該氧化物刻蝕步驟中，在第二溝槽底部中的氧化物層30部分也被去除，露出下方的襯底10。得到的結(jié)構(gòu)如圖5A所示。
硅各向異性刻蝕工藝用于將第二溝槽34向下延伸進(jìn)入每個(gè)有源區(qū)22中的襯底10(例如向下刻蝕到0.15μm技術(shù)的約500到幾μm的深度)。襯底10中第二溝槽34的寬度基本上是氧化物隔離物102之間的間隔。然后穿過(guò)結(jié)構(gòu)的表面進(jìn)行適當(dāng)?shù)碾x子注入(和可能的退火)用于在第二溝槽34的底部在露出的襯底部分中形成第一(源)區(qū)52。源區(qū)52與第二溝槽34自對(duì)準(zhǔn)，并具有不同于襯底的第一導(dǎo)電類(lèi)型(例如P型)的第二導(dǎo)電類(lèi)型(例如N型)。離子對(duì)氮化物層32沒(méi)有顯著的影響。得到的結(jié)構(gòu)如圖5B所示。
接著，優(yōu)選通過(guò)熱氧化(例如～70-150厚)在露出的硅襯底10上形成氧化物層100。然后在該結(jié)構(gòu)上形成厚多晶硅層，它填充第二溝槽34。使用氮化物層32作為刻蝕停止的多晶硅CMP刻蝕工藝用于去除除保留在第二溝槽34中的多晶硅塊54外的多晶硅層。然后受控的多晶硅刻蝕用于將多晶硅塊54的高度降低到氮化物層32的頂部以下。然后在多晶硅塊54上形成(例如通過(guò)熱氧化)任選的氧化物層104。然后在該結(jié)構(gòu)上淀積薄氮化物層106，隨后進(jìn)行掩蔽步驟和氮化物刻蝕以去除除在氧化物層104和多晶硅塊54上的那些部分之外的氮化物層106。這可通過(guò)在該結(jié)構(gòu)上淀積光致抗蝕劑隨后進(jìn)行受控的曝光使只有第二溝槽34中的光致抗蝕劑留下覆蓋淀積的氮化物來(lái)完成。得到的結(jié)構(gòu)如圖5C所示。
使用氮化物層106作為掩模，干法和/或濕法氧化物刻蝕用于去除氧化物隔離物102。隨后進(jìn)行熱氧化工藝，在多晶硅塊54的露出的側(cè)面部分上和襯底的露出部分上形成氧化物層108。各向異性氧化物刻蝕用于去除僅形成在襯底上的氧化物層108。得到的結(jié)構(gòu)如圖5D所示。
使用氮化物層32和106作為掩模，硅刻蝕用于刻蝕掉第二溝槽34中露出的硅襯底向下到多晶硅塊54的底部的深度。附加的離子注入(并可能退火)用于擴(kuò)展第二溝槽34之下的有源區(qū)52，如圖5E所示。
然后優(yōu)選通過(guò)氧化物的CVD淀積(例如～70-150厚)在第二溝槽的側(cè)壁上形成絕緣層110。在該結(jié)構(gòu)上形成厚多晶硅層填充第二溝槽34，隨后是CMP多晶硅刻蝕(使用氮化物層32作為刻蝕停止)和附加的多晶硅刻蝕用于形成具有頂部的多晶硅塊40a，這些頂部在隔離區(qū)24中的STI氧化物塊26的下方。然后傾斜刻蝕或氧化用于鋒利多晶硅塊40a的頂部上的邊緣96。氧化物淀積和深腐蝕工藝用于用氧化物112填充第二溝槽34的頂部，密封多晶硅塊40a并在第二溝槽34的頂部建立氧化物隔離物。得到的結(jié)構(gòu)如圖5F所示，并包括由氧化物圍繞并密封的每個(gè)第二溝槽中的三個(gè)多晶硅塊。多晶硅塊54與源區(qū)52電接觸并布置在多晶硅塊40a的對(duì)(與源區(qū)52絕緣)之間。
借助受控的氮化物刻蝕和氧化物刻蝕通過(guò)去除氮化物層106和氧化物層104，隨后進(jìn)行多晶硅淀積和多晶硅CMP深腐蝕，可進(jìn)行多晶硅塊54任選的延伸。在氧化工藝用于在多晶硅塊54上形成保護(hù)的氧化物層114之前，任選的多晶硅刻蝕可用于降低多晶硅塊54的新的頂部，如圖5G所示。然后氮化物刻蝕用于去除氮化物層32。之后受控的氧化物刻蝕用于將露出的氧化物凹進(jìn)約10-幾百埃，隨后進(jìn)行熱氧化工藝用于重新形成氧化物層30和114，并導(dǎo)致在圍繞多晶硅塊40a的頂部的氧化物中的缺口。得到的結(jié)構(gòu)如圖5H所示。
多晶硅淀積和各向異性多晶硅刻蝕用于形成與氧化物隔離物112相鄰的多晶硅隔離物68。適當(dāng)?shù)碾x子注入(和退火)用于在襯底中形成第二(漏)區(qū)70。然后通過(guò)絕緣材料淀積和各向異性刻蝕(例如氮化物或氧化物)形成絕緣隔離物76并靠多晶硅隔離物68布置。隨后對(duì)其進(jìn)行金屬淀積步驟，以在該結(jié)構(gòu)上淀積諸如鎢、鈷、鈦、鎳、鉑或鉬的金屬，隨后退火以允許熱金屬流動(dòng)并滲入多晶硅隔離物68的露出的頂部以在其上形成多晶硅/難熔金屬硅化物78。通過(guò)金屬刻蝕工藝去除淀積在剩余結(jié)構(gòu)上的剩余金屬。得到的結(jié)構(gòu)如圖5I所示。
如上參照?qǐng)D2Q所述形成絕緣材料80、金屬接觸82和漏極引線接觸84，得到圖5J所示的最后結(jié)構(gòu)。本實(shí)施例的優(yōu)點(diǎn)在于易于形成穩(wěn)固的源極引線多晶硅塊54以及它們與源區(qū)52的電接觸。此外，用多晶硅塊54將后面形成的浮柵多晶硅塊40a分開(kāi)，使得易于防止浮柵之間的短路。
第二替換實(shí)施例圖6A-6G和7A-7G說(shuō)明用于形成本發(fā)明的存儲(chǔ)單元陣列的第二替換方法。該第二替換工藝以圖2B和3B所示的結(jié)構(gòu)開(kāi)始，但不形成氮化物層32之下的氧化物層30，因?yàn)閷?duì)于本實(shí)施例氧化物層30是任選的。在如上參照?qǐng)D2C所述形成絕緣材料36之后，離子注入(并可能退火)工藝用于在第二溝槽34的底部在露出的襯底部分中形成第一(源)區(qū)52。然后在該結(jié)構(gòu)上形成薄多晶硅層118，如圖6A和7A所示。多晶硅層118可通過(guò)離子注入或原位工藝摻雜(例如n+)。多晶硅層118的厚度優(yōu)選為50-500，并確定最后存儲(chǔ)單元器件浮柵的最終厚度。
在該結(jié)構(gòu)上形成氧化物，隨后進(jìn)行平面化氧化物刻蝕(例如使用多晶硅層118在氮化物層32上的部分作為刻蝕停止)，用氧化物塊120填充第二溝槽34。隨后進(jìn)行多晶硅刻蝕去除多晶硅層118露出的部分(即氮化物層32上的那些部分)。接著進(jìn)行氧化物刻蝕用于將氧化物塊120向下凹進(jìn)，甚至到刻蝕留下布置在隔離區(qū)24中的STI塊26上的那些部分的多晶硅層118(例如使用STI塊26上非有源區(qū)中的部分多晶硅層118作為氧化物刻蝕停止)。得到的有源區(qū)/周邊區(qū)域結(jié)構(gòu)如圖6B和7B所示。
應(yīng)注意，多晶硅層118布置在兩個(gè)不同的外形水平的兩個(gè)不同的部分被用作氧化物刻蝕、多晶硅刻蝕、剛剛所述的氧化物刻蝕工藝的刻蝕停止。具體地，如圖6A所示，多晶硅層118具有形成在氮化物層32之上溝槽34外側(cè)的第一部分119a。圖6H是與圖6A所示的第二溝槽34相同的視圖，但是在隔離區(qū)24中而不是有源區(qū)22中。如圖6H所示，多晶硅層118具有形成在STI塊26上的第二部分119b。于是多晶硅層部分119a布置在比多晶硅層部分119b高的外形水平。為了在有源區(qū)中形成氧化物塊120，使用多晶硅層部分119a作為刻蝕停止進(jìn)行第一氧化物刻蝕，平坦地填充有源區(qū)和隔離區(qū)22/24二者中的第二溝槽34。隨后的氧化物刻蝕使用多晶硅層部分119b作為刻蝕停止以設(shè)置有源區(qū)中氧化物塊120的適當(dāng)?shù)乃讲⑼耆冻龈綦x區(qū)24中的多晶硅層118。
接著多晶硅刻蝕用于去除多晶硅層118的露出的部分(即沿有源區(qū)中第二溝槽34的上部，并在隔離區(qū)24中的STI塊26之上)。隨后進(jìn)行氧化工藝以在多晶硅層118的露出的端部上形成氧化物塊122。然后借助氧化物淀積和深腐蝕，在氧化物塊122之上并局部地在氧化物塊120之上在第二溝槽34內(nèi)部形成電介質(zhì)隔離物124，諸如氧化物，如圖6C所示。隨后另一氧化物刻蝕用于去除氧化物塊120的露出的中心部分(在隔離物124之間，通過(guò)氧化物刻蝕減少高度)，在第二溝槽34的中心露出多晶硅層118。隨后進(jìn)行多晶硅刻蝕和氧化物刻蝕以去除多晶硅層118和氧化物層36在第二溝槽34的底部中心的露出的部分，露出襯底部分。得到的結(jié)構(gòu)如圖6D/7D所示。
然后通過(guò)在該結(jié)構(gòu)上淀積氮化物(或氧化物)，隨后進(jìn)行各向異性氮化物刻蝕，在第二溝槽34內(nèi)部形成電介質(zhì)隔離物125。隨后使用多晶硅淀積和CMP深腐蝕工藝(使用氮化物層32作為刻蝕停止)，用多晶硅塊54填充第二溝槽，如圖6E所示。使用氮化物刻蝕從有源區(qū)/隔離區(qū)22/24和周邊區(qū)域28去除氮化物層32。隨后或者通過(guò)熱氧化、氧化物淀積或通過(guò)這兩種方式，在多晶硅層118的露出的上邊緣上形成隧道氧化物層56。由于在該工藝中之前沒(méi)有形成氧化物層32，氧化物層56同樣在襯底10的露出的部分上延伸。該氧化物形成步驟也在多晶硅塊54的頂部表面上形成氧化物層58。通過(guò)掩蔽掉有源區(qū)22可同時(shí)進(jìn)行在周邊區(qū)域28中的任選Vt注入。得到的有源區(qū)/周邊區(qū)域22/28如圖6F/7F所示。
隨后在圖6F和7F示出的結(jié)構(gòu)上進(jìn)行如上參照?qǐng)D2M-2Q所述的剩余的工藝步驟，得到如圖6G所示的最后的有源區(qū)存儲(chǔ)單元結(jié)構(gòu)，而最后的周邊區(qū)域控制電路結(jié)構(gòu)如圖7G所示。
如圖6G所示，L型多晶硅層118構(gòu)成每個(gè)存儲(chǔ)單元的浮柵。每個(gè)浮柵118包括在其近端接合在一起的正交取向延長(zhǎng)的部分對(duì)118a/118b。浮柵部分118a沿第二溝槽34的襯底側(cè)壁延伸并與其絕緣，上段118c在襯底表面上延伸。浮柵部分118b沿第二溝槽34的底部表面延伸并與其絕緣(即布置在源區(qū)52之上并與其絕緣)?？刂茤鸥綦x物68具有與浮柵上段118c橫向相鄰并與其絕緣的第一部分，和布置在該上段118c上并與其絕緣的第二部分。浮柵段118c具有遠(yuǎn)端，該遠(yuǎn)端終止在具有直接面向的控制柵68并與其絕緣的邊緣96的薄尖端部分，于是提供用于浮柵118和控制柵68之間的Fowler-Nordheim隧穿的路徑。
本發(fā)明的第二替換實(shí)施例提供了具有減小的尺寸和優(yōu)異的編程效率的存儲(chǔ)單元陣列。存儲(chǔ)單元尺寸顯著地減小因?yàn)樵磪^(qū)52被埋在襯底10的內(nèi)部并與溝槽34自對(duì)準(zhǔn)，不存在由于光刻技術(shù)代、接觸對(duì)準(zhǔn)和接觸完整性的限制導(dǎo)致的空間浪費(fèi)。通過(guò)將溝道區(qū)90的水平部分94“瞄準(zhǔn)”在浮柵118，顯著地改善了編程效率。本發(fā)明的L型浮柵結(jié)構(gòu)提供很多優(yōu)點(diǎn)。因?yàn)楦挪糠?18a/118b由多晶硅材料的薄層制成，其上尖端窄并且增強(qiáng)了到控制柵68的Fowler-Nordheim隧穿。這不再需要進(jìn)一步的熱氧化步驟用于形成增強(qiáng)的隧穿的鋒利的邊緣。同樣在每個(gè)浮柵118和相應(yīng)的源區(qū)52之間給定在水平浮柵部分118b和源區(qū)52的附近(僅由薄氧化物層36分開(kāi))存在增強(qiáng)的電壓耦合比。由于浮柵部分118a的浮柵上段118c的上尖端不用氧化物工藝形成，而是通過(guò)淀積薄多晶硅層形成，更重?fù)诫s的多晶硅可用于防止工作中多晶硅耗盡的問(wèn)題。此外，使源區(qū)52和漏區(qū)70垂直且水平地分開(kāi)，允許可靠性參數(shù)更易于優(yōu)化而不影響單元尺寸。
對(duì)于本實(shí)施例應(yīng)注意，浮柵118和源區(qū)52之間的電壓耦合是充分的，使得與多晶硅塊54的附加電壓耦合雖然優(yōu)選，但不是必需的。本實(shí)施例的多晶硅塊54主要用于將每行成對(duì)的存儲(chǔ)單元中的所有源區(qū)52電連接在一起。因此，多晶硅塊54可從本實(shí)施例中省略，只要與接觸82相似的電接觸向下形成到每個(gè)源區(qū)52。應(yīng)注意，每個(gè)多晶硅塊54在它穿過(guò)隔離區(qū)時(shí)需要與襯底絕緣，使得它不對(duì)襯底短路。這可通過(guò)以下方式實(shí)現(xiàn)，使隔離區(qū)中STI塊26的深度比第二溝槽34的底部深，或確保使STI塊26的材料刻蝕比用于形成氧化物塊120的材料慢。
第三替換實(shí)施例圖8A-8D和9A-9D說(shuō)明用于形成本發(fā)明的存儲(chǔ)單元陣列的第三替換方法。該第三替換工藝以圖2B和3B所示的結(jié)構(gòu)開(kāi)始。在如上參考圖2C所示形成絕緣材料36后，離子注入(并可能退火)工藝用于在第二溝槽34的底部在露出的襯底部分中形成第一(源)區(qū)52。然后通過(guò)在該結(jié)構(gòu)上形成多晶硅層，然后進(jìn)行各向異性多晶硅刻蝕以去除除多晶硅隔離物126之外的多晶硅層，在第二溝槽34中形成多晶硅隔離物126，如圖8A和9A所示。多晶硅隔離物優(yōu)選具有不大于隔離區(qū)24中STI塊26的高度(例如使用非有源區(qū)中的STI塊26作為刻蝕停止)，確保從隔離區(qū)去除所有的多晶硅。
在圖8A/9A的結(jié)構(gòu)上形成氧化物，隨后進(jìn)行平面化氧化物刻蝕(例如使用氮化物層32作為刻蝕停止的CMP刻蝕)，用氧化物塊128填充第二溝槽34。接著進(jìn)行氧化物刻蝕用于將氧化物塊128向下凹進(jìn)，甚至到多晶硅隔離物126的頂部(例如使多晶硅隔離物126作為氧化物刻蝕停止)。然后借助氧化物淀積和深腐蝕在第二溝槽34的內(nèi)部并在多晶硅隔離物126之上形成諸如氧化物的電介質(zhì)隔離物130，如圖8B所示。然后另一氧化物刻蝕用于去除氧化物塊128和氧化物層36露出的中心部分(在隔離物130之間，通過(guò)氧化物刻蝕減少高度)，露出部分襯底。得到的結(jié)構(gòu)如圖8C/9C所示。
隨后在圖8C和9C示出的結(jié)構(gòu)上進(jìn)行如上參照?qǐng)D2K-2Q所述的剩余的工藝步驟，得到如圖8D所示的最后的有源區(qū)存儲(chǔ)單元結(jié)構(gòu)，而最后的周邊區(qū)域控制電路結(jié)構(gòu)如圖9D所示。在本實(shí)施例中多晶硅隔離物126構(gòu)成通過(guò)氧化物56與控制柵68絕緣的浮柵。通過(guò)形成浮柵作為隔離物，工藝步驟的數(shù)量和/或復(fù)雜性得以降低。浮柵隔離物126分別終止在直接面對(duì)控制柵68并與其絕緣的鋒利邊緣96中，于是提供用于浮柵126和控制柵68之間的Fowler-Nordheim隧穿的路徑。
應(yīng)當(dāng)理解，本發(fā)明不限于上述和這里圖解說(shuō)明的實(shí)施例，而是包含任何和所有落入所附權(quán)利要求范圍的變型。例如，溝槽20/34可以以延伸進(jìn)入襯底的任何形狀結(jié)束，而不僅是圖中所示的延長(zhǎng)的矩形形狀。同樣，雖然前述方法說(shuō)明了使用適量摻雜的多晶硅作為用于形成存儲(chǔ)單元的導(dǎo)電材料，但本領(lǐng)域普通技術(shù)人員應(yīng)明白在本公開(kāi)內(nèi)容和所附權(quán)利要求的文本中，“多晶硅”指可以用于形成非易失存儲(chǔ)單元的任何合適的導(dǎo)電材料。此外，任何合適的絕緣體可用于替換二氧化硅或氮化硅。而且，其刻蝕性質(zhì)不同于二氧化硅(或任何絕緣體)并不同于多晶硅(或任何導(dǎo)體)的任何合適的材料可用于替換氮化硅。進(jìn)一步，從權(quán)利要求可以明確，并不是所有的方法步驟需要以所說(shuō)明或所權(quán)利要求的精確的順序執(zhí)行，而是以允許適當(dāng)?shù)匦纬杀景l(fā)明的存儲(chǔ)單元的任何順序執(zhí)行。此外，示出的上述發(fā)明是形成在示出為被均勻摻雜的襯底中的，但本領(lǐng)域技術(shù)人員公知并由本發(fā)明可預(yù)料存儲(chǔ)單元元件也可形成在襯底的阱區(qū)域中，該區(qū)域是被摻雜以具有與襯底的其它部分相比不同的導(dǎo)電類(lèi)型。最后，絕緣材料或?qū)щ姴牧系膯螌涌尚纬蔀檫@些材料的多層，反之亦然。
權(quán)利要求
1.一種電可編程和可擦除的存儲(chǔ)器件的陣列，它包括具有第一導(dǎo)電類(lèi)型和表面的半導(dǎo)體材料的襯底；形成在襯底上的隔離開(kāi)的隔離區(qū)，它們基本上相互平行并沿第一方向延伸，每對(duì)相鄰的隔離區(qū)之間具有有源區(qū)；每個(gè)有源區(qū)包括多個(gè)存儲(chǔ)單元對(duì)，其中每個(gè)存儲(chǔ)單元對(duì)包括形成在襯底表面中并包括一對(duì)相對(duì)的側(cè)壁的溝槽，形成在襯底中在溝槽下方的第一區(qū)，形成在襯底中的一對(duì)第二區(qū)，具有分別在襯底中在第一區(qū)和第二區(qū)之一之間形成一對(duì)溝道區(qū)，其中第一區(qū)和第二區(qū)具有第二導(dǎo)電類(lèi)型，并且其中每個(gè)溝道區(qū)包括第一部分和第二部分，第一部分基本上沿相對(duì)的溝槽側(cè)壁之一延伸而第二部分基本上沿襯底表面延伸，一對(duì)導(dǎo)電浮柵分別使至少其下部布置在與溝道區(qū)第一部分之一相鄰并絕緣的溝槽中，用于控制該一個(gè)溝道區(qū)第一部分的導(dǎo)電性，和一對(duì)導(dǎo)電控制柵，分別布置在溝道區(qū)第二部分之一上并與其絕緣，用于控制該一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中最多僅在控制柵和浮柵之間存在局部垂直重疊。
2.權(quán)利要求1的陣列，其中每個(gè)存儲(chǔ)單元對(duì)進(jìn)一步包括使至少其下部布置在與浮柵對(duì)相鄰并絕緣的溝槽中的導(dǎo)電材料塊。
3.權(quán)利要求2的陣列，每個(gè)導(dǎo)電材料塊與第一區(qū)之一電連接。
4.權(quán)利要求2的陣列，其中每個(gè)控制柵與浮柵之一相鄰布置并用具有允許Fowler-Nordheim隧穿的厚度的絕緣材料與其絕緣。
5.權(quán)利要求2的陣列，其中每個(gè)存儲(chǔ)單元對(duì)進(jìn)一步包括分別布置在導(dǎo)電材料塊和控制柵之一之間的、并在浮柵之一之上的絕緣材料的隔離物對(duì)。
6.權(quán)利要求1的陣列，其中每個(gè)浮柵包括在襯底表面上方延伸的上部；每個(gè)控制柵具有布置為與浮柵上部之一橫向相鄰并與其絕緣的第一部分；以及每個(gè)控制柵具有布置在浮柵上部之一上并與其絕緣的第二部分。
7.權(quán)利要求6的陣列，其中每個(gè)控制柵包括由其第一和第二部分形成的槽口；以及每個(gè)浮柵上部包括面對(duì)槽口之一的邊緣。
8.權(quán)利要求7的陣列，其中每個(gè)控制柵是導(dǎo)電材料的隔離物。
9.權(quán)利要求1的陣列，每個(gè)浮柵是導(dǎo)電材料的隔離物。
10.權(quán)利要求1的陣列，其中每個(gè)溝道區(qū)的第一和第二部分相對(duì)于彼此是非線性的，每個(gè)溝道區(qū)第二部分在直接朝向浮柵之一的方向延伸以規(guī)定編程該一個(gè)浮柵的路徑。
11.權(quán)利要求1的陣列，進(jìn)一步包括多個(gè)導(dǎo)電材料的導(dǎo)電控制線，分別在垂直于第一方向的第二方向與有源區(qū)和隔離區(qū)相交延伸，并分別將每個(gè)有源區(qū)的控制柵之一電連接在一起。
12.權(quán)利要求3的陣列，進(jìn)一步包括多個(gè)導(dǎo)電材料的導(dǎo)電源極引線，分別在垂直于第一方向的第二方向與有源區(qū)和隔離區(qū)相交延伸，并分別將每個(gè)有源區(qū)的導(dǎo)電塊之一電連接在一起。
13.一種形成電可編程和可擦除存儲(chǔ)器件的陣列的方法，包括在半導(dǎo)體襯底上形成基本上相互平行并沿第一方向延伸的間隔開(kāi)的隔離區(qū)，在每對(duì)相鄰的隔離區(qū)之間具有有源區(qū)，其中該襯底具有表面和第一導(dǎo)電類(lèi)型；并且在每個(gè)有源區(qū)中形成多個(gè)存儲(chǔ)單元對(duì)，其中每個(gè)存儲(chǔ)單元對(duì)的形成包括在襯底的表面中形成具有一對(duì)相對(duì)側(cè)壁的溝槽，在襯底中并在溝槽的下方形成第一區(qū)，在襯底中形成一對(duì)第二區(qū)，在襯底中在第一區(qū)和第二區(qū)之一之間分別規(guī)定有一對(duì)溝道區(qū)，其中第一和第二區(qū)具有第二導(dǎo)電類(lèi)型，并且其中每個(gè)溝道區(qū)包括第一部分和第二部分，第一部分基本上沿相對(duì)的溝槽側(cè)壁之一延伸而第二部分基本上沿襯底表面延伸，形成一對(duì)導(dǎo)電浮柵，分別使至少其下部布置在與溝道區(qū)第一部分之一相鄰并絕緣的溝槽中，用于控制該一個(gè)溝道區(qū)第一部分的導(dǎo)電性，并且形成一對(duì)導(dǎo)電控制柵，分別布置在溝道區(qū)第二部分之一上并與其絕緣，用于控制該一個(gè)溝道區(qū)第二部分的導(dǎo)電性，其中最多僅在控制柵和浮柵之間存在局部垂直重疊。
14.權(quán)利要求13的方法，其中每個(gè)存儲(chǔ)單元對(duì)的形成進(jìn)一步包括步驟形成使至少其下部布置在與浮柵對(duì)相鄰并絕緣的溝槽中的導(dǎo)電材料塊。
15.權(quán)利要求14的方法，其中形成導(dǎo)電材料塊包括形成與第一區(qū)之一電接觸的每個(gè)導(dǎo)電材料塊。
16.權(quán)利要求13的方法，進(jìn)一步包括在每個(gè)控制柵與浮柵之一之間形成具有允許Fowler-Nordheim隧穿的厚度的絕緣材料。
17.權(quán)利要求14的方法，進(jìn)一步包括形成絕緣材料的多個(gè)隔離物，其中每個(gè)隔離物形成在導(dǎo)電材料塊之一和控制柵之一之間，并在浮柵之一之上。
18.權(quán)利要求13的方法，其中浮柵的形成包括形成在襯底表面上延伸的每個(gè)浮柵的上部；控制柵的形成包括形成與浮柵上部之一橫向相鄰布置并與其絕緣的每個(gè)控制柵的第一部分，以及形成在浮柵上部之一之上布置并與其絕緣的每個(gè)控制柵的第二部分。
19.權(quán)利要求13的方法，其中控制柵的形成進(jìn)一步包括形成導(dǎo)電材料的多個(gè)導(dǎo)電控制線，每個(gè)控制線在垂直于第一方向的第二方向與有源區(qū)和隔離區(qū)相交延伸，并且每個(gè)控制線將每個(gè)有源區(qū)的控制柵之一電連接在一起。
20.權(quán)利要求14的方法，其中導(dǎo)電材料塊的形成進(jìn)一步包括形成導(dǎo)電材料的多個(gè)導(dǎo)電源極引線，每個(gè)源極引線在垂直于第一方向的第二方向與有源區(qū)和隔離區(qū)相交延伸，并且每個(gè)源極引線將每個(gè)有源區(qū)的導(dǎo)電材料塊之一電連接在一起。
21.權(quán)利要求13的方法，其中對(duì)于每個(gè)存儲(chǔ)單元對(duì)，溝槽中浮柵對(duì)的形成包括在溝槽中形成導(dǎo)電材料塊；在導(dǎo)電材料塊上形成一對(duì)材料隔離物，其中隔離物對(duì)留下部分導(dǎo)電材料塊露出；進(jìn)行刻蝕工藝，去除導(dǎo)電材料塊露出的部分并留下在隔離物對(duì)之下的構(gòu)成浮柵對(duì)的部分導(dǎo)電材料塊。
22.權(quán)利要求13的方法，其中每個(gè)溝槽和與其相關(guān)的存儲(chǔ)單元對(duì)之一的形成包括在襯底表面上形成材料；在材料中形成開(kāi)口；在開(kāi)口中形成一對(duì)相對(duì)的隔離物；將溝槽形成進(jìn)入襯底并在相對(duì)的隔離物之間；在溝槽中形成導(dǎo)電材料塊，其中導(dǎo)電材料塊與襯底絕緣；去除隔離物以露出部分襯底；去除襯底的露出部分以擴(kuò)展溝槽的寬度；以及在擴(kuò)展的溝槽中形成浮柵對(duì)，其中每個(gè)浮柵與襯底和導(dǎo)電材料塊絕緣。
23.權(quán)利要求18的方法，其中控制柵的形成包括在襯底上形成導(dǎo)電材料層；以及進(jìn)行各向異性刻蝕工藝以去除除與浮柵上部橫向相鄰并在其上布置的導(dǎo)電材料隔離物之外的導(dǎo)電材料層。
24.權(quán)利要求13的方法，其中浮柵的形成包括在襯底上形成導(dǎo)電材料層；以及進(jìn)行各向異性刻蝕以去除除至少局部布置在溝槽中的導(dǎo)電材料隔離物之外的導(dǎo)電材料層。
25.權(quán)利要求13的方法，其中浮柵的形成包括在隔離區(qū)和有源區(qū)上形成導(dǎo)電材料層；在隔離區(qū)和有源區(qū)上形成絕緣材料層；使用有源區(qū)中的部分導(dǎo)電材料層作為刻蝕停止，刻蝕絕緣材料層；以及使用隔離區(qū)中的部分導(dǎo)電材料層作為刻蝕停止，刻蝕絕緣材料層；其中從隔離區(qū)、并從除布置在溝槽中的其塊之外的有源區(qū)去除絕緣材料層。
全文摘要
一種形成浮柵存儲(chǔ)單元的陣列的方法，以及由此形成的一種陣列，其中每個(gè)存儲(chǔ)單元包括形成在半導(dǎo)體襯底的表面中的溝槽，以及具有形成在其間的溝道區(qū)的隔離開(kāi)的源區(qū)和漏區(qū)。源區(qū)形成在溝槽的下方，并且溝道區(qū)包括第一部分和第二部分，第一部分沿溝槽側(cè)壁垂直延伸而第二部分沿襯底表面水平延伸。導(dǎo)電浮柵布置在與溝道區(qū)第一部分相鄰并絕緣的溝槽中。導(dǎo)電控制柵布置在溝道區(qū)第二部分上并與其絕緣。導(dǎo)電材料塊使其至少下部布置在與浮柵相鄰并絕緣的溝槽中，并可電連接到源區(qū)。
文檔編號(hào)H01L29/788GK1453878SQ0311021
公開(kāi)日2003年11月5日 申請(qǐng)日期2003年4月4日 優(yōu)先權(quán)日2002年4月5日
發(fā)明者Y·W·胡, S·基爾尼安 申請(qǐng)人:硅存儲(chǔ)技術(shù)公司