專(zhuān)利名稱(chēng)：晶片級(jí)的測(cè)試及凸點(diǎn)工藝、以及具有測(cè)試墊的芯片結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試及封裝工藝，且特別涉及一種晶片級(jí)(wafer level)的測(cè)試及凸點(diǎn)工藝。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的快速發(fā)展，且在半導(dǎo)體構(gòu)裝的產(chǎn)品在市場(chǎng)需求不斷提高下，更精密且先進(jìn)的半導(dǎo)體電子元件不斷地發(fā)展出來(lái)。就目前半導(dǎo)體的制造及封測(cè)(封裝及測(cè)試)而言，在集成電路(Integral Circuit，IC)設(shè)計(jì)完成后，接著進(jìn)行半導(dǎo)體的前段工藝，其主要包括晶片的集成電路的制造及測(cè)試等，接著由晶片切割后所形成的芯片(die)，再例如以引線(xiàn)鍵合(wire bond)或芯片倒裝焊(flip chip bond)的方式，使得芯片的有源表面(active surface)的芯片倒裝焊墊(bonding pad)得以電連接至承載器(carrier)的接點(diǎn)，其中承載器例如為基板(substrate)或引線(xiàn)框架(lead-frame)等。以芯片倒裝焊型態(tài)的芯片封裝結(jié)構(gòu)為例，可先在芯片的有源表面上形成多個(gè)芯片倒裝焊墊，接著再于每一芯片倒裝焊墊上分別形成一凸點(diǎn)(bump)。因此，芯片的有源表面的芯片倒裝焊墊可經(jīng)由凸點(diǎn)，而分別電及機(jī)械連接至基板的接點(diǎn)，使得芯片的集成電路的電信號(hào)可藉由承載器的傳輸而連接至外部電子元件。
請(qǐng)參考圖1A～1C，其中圖1A示出現(xiàn)有的晶片的有源表面的局部俯視圖，而圖1B示出圖1A的沿著I-I線(xiàn)的剖面示意圖，且圖1C示出圖1A的沿著II-II線(xiàn)的剖面示意圖。如圖1A及1B所示，晶片100具有一有源表面102，其中有源表面102泛指晶片100的配置多個(gè)有源元件(active device)104的一面，而這些有源元件104則分別藉由金屬內(nèi)連線(xiàn)(metalinterconnection)106，而彼此電連接，且電連接至晶片100的有源表面的芯片倒裝焊墊108，并依照電功能上的不同，芯片倒裝焊墊108可作為信號(hào)接點(diǎn)、電源接點(diǎn)或接地接點(diǎn)等。以芯片倒裝焊(flip chip bonding)的晶片100為例，在進(jìn)行凸點(diǎn)(bump)工藝前，晶片100的有源表面102通常會(huì)先覆蓋一保護(hù)層(passivation)110，且保護(hù)層110會(huì)覆蓋修補(bǔ)線(xiàn)路(fuse line)112及修補(bǔ)窗口(fuse window)114，并暴露出芯片倒裝焊墊108，且將多個(gè)凸點(diǎn)120分別配置于每一芯片倒裝焊墊108上，用以作為電連接外部電子元件(未示出)的接點(diǎn)。
如圖1B所示，為了測(cè)試晶片100的內(nèi)部集成電路的電狀態(tài)，在形成晶片100內(nèi)部的金屬內(nèi)連線(xiàn)106后，現(xiàn)有技術(shù)通常是利用晶片100的有源表面102的芯片倒裝焊墊108或凸點(diǎn)120來(lái)作為測(cè)試的接點(diǎn)。值得注意的是，現(xiàn)有的測(cè)試方式利用垂直式探針卡(vertical probe card)10的陣列狀排列的多個(gè)探針(probe tip)12對(duì)應(yīng)接觸這些凸點(diǎn)120的頂部，用以進(jìn)行芯片100的電路分析及偵錯(cuò)等電狀態(tài)的測(cè)試。
如圖1C所示，晶片100的內(nèi)部集成電路的電測(cè)試以后，若偵測(cè)到部分電路失效，電路修補(bǔ)(repair)的方式是利用激光來(lái)截?cái)嗑?00的對(duì)應(yīng)的修補(bǔ)線(xiàn)路(fuse line)112，并以另一組備用電路來(lái)取代失效電路。因此，現(xiàn)有的晶片100均會(huì)設(shè)計(jì)多組備用電路，并設(shè)計(jì)多條修補(bǔ)線(xiàn)路112于晶片100的內(nèi)部，且利用一修補(bǔ)窗口114來(lái)相對(duì)薄化修補(bǔ)線(xiàn)路112的上方的結(jié)構(gòu)，以便于激光來(lái)截?cái)嘤財(cái)嗟男扪a(bǔ)線(xiàn)路112，使得備用電路可取代失效電路。值得注意的是，在修補(bǔ)失效電路的同時(shí)，必須先薄化修補(bǔ)線(xiàn)路112的上方的結(jié)構(gòu)，以助于激光穿過(guò)修補(bǔ)線(xiàn)路112的上方的結(jié)構(gòu)，進(jìn)而截?cái)嘈扪a(bǔ)線(xiàn)路112。因此，在修補(bǔ)失效電路前，可預(yù)先移除局部的保護(hù)層110，用以暴露出修補(bǔ)窗口114，藉以減少修補(bǔ)線(xiàn)路112的上方的結(jié)構(gòu)厚度。之后，再以激光來(lái)截?cái)嘤財(cái)嗟男扪a(bǔ)線(xiàn)路112，并且在完成電路修補(bǔ)后，再形成另一保護(hù)層110a(或保護(hù)層)來(lái)覆蓋上述的修補(bǔ)窗口114。然而，在修補(bǔ)失效電路的過(guò)程當(dāng)中，保護(hù)層110必須重新開(kāi)孔，用以暴露出修補(bǔ)窗口，而相對(duì)薄化修補(bǔ)線(xiàn)路的上方的局部結(jié)構(gòu)，如此將相對(duì)延長(zhǎng)晶片100的測(cè)試以及封裝的工藝周期。
請(qǐng)同時(shí)參考圖1B、1C、2，其中圖2示出現(xiàn)有的晶片級(jí)的測(cè)試及封裝的流程圖?，F(xiàn)有的晶片的測(cè)試及凸點(diǎn)工藝大致如下首先如步驟S11所示，形成多個(gè)芯片倒裝焊墊108于晶片100的有源表面102，接著如步驟S12所示，形成至少一修補(bǔ)窗114于晶片100的有源表面110。接著如步驟S13所示，形成保護(hù)層110于晶片100的有源表面102，其中保護(hù)層110暴露出芯片倒裝焊墊108。接著如步驟S14所示，進(jìn)行凸點(diǎn)工藝，以形成凸點(diǎn)120于晶片100的芯片倒裝焊墊108上。接著如步驟S15所示，以這些凸點(diǎn)作為測(cè)試接點(diǎn)，進(jìn)行晶片100的電狀態(tài)的測(cè)試。接著如步驟S16所示，移除局部的保護(hù)層110，用以暴露出修補(bǔ)窗口114，因而相對(duì)薄化修補(bǔ)線(xiàn)路112的上方的局部結(jié)構(gòu)。接著如步驟S17所示，利用激光來(lái)截?cái)嘤財(cái)嗟男扪a(bǔ)線(xiàn)路112。接著如步驟S18所示，以介電物質(zhì)來(lái)填補(bǔ)修補(bǔ)窗口114。值得注意的是，在移除局部的保護(hù)層110之后所暴露出的修補(bǔ)窗口114，必須再次將此修補(bǔ)窗口114加以填補(bǔ)，如此將增加工藝步驟，因而相對(duì)增加工藝周期及工藝成本。
另一方面，請(qǐng)參考圖1B，由于凸點(diǎn)110在回焊(reflow)成型為球狀體時(shí)，其頂部的共面度(co-planarity)的誤差值約為50微米，而這些探針12的頂端的共面度誤差值亦可達(dá)50微米。因此，當(dāng)這些探針12的頂端與球形的凸點(diǎn)120接觸時(shí)，為了避免部分探針12未能接觸凸點(diǎn)120的頂部，因而影響測(cè)試的準(zhǔn)確性，故須相對(duì)增加垂直式探針卡10的探針12下壓于凸點(diǎn)120的力量。然而，探針卡10的探針12過(guò)度下壓(over-travel)的結(jié)果，將導(dǎo)致晶片100的內(nèi)部集成電路的損壞，因而嚴(yán)重影響晶片100的內(nèi)部集成電路的正常運(yùn)行。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是提供一種晶片級(jí)的測(cè)試及凸點(diǎn)工藝，用以減少其工藝步驟，進(jìn)而降低工藝成本及工藝周期。
此外，本發(fā)明的另一目在于提供一種具有測(cè)試墊的芯片結(jié)構(gòu)，其主要是利用多個(gè)配置于晶片的有源表面的測(cè)試墊來(lái)作為測(cè)試接點(diǎn)，以使探針的頂端可藉由接觸測(cè)試墊來(lái)測(cè)試晶片的內(nèi)部集成電路的電狀態(tài)，因而降低探針的頂端施壓破壞晶片的內(nèi)部集成電路的程度。
為實(shí)現(xiàn)本發(fā)明的上述目的，本發(fā)明提出一種晶片級(jí)的測(cè)試及凸點(diǎn)工藝，適用于一晶片，其中晶片具有至少一修補(bǔ)線(xiàn)路，其埋設(shè)于晶片的內(nèi)部，且晶片更具有一有源表面，此晶片級(jí)的測(cè)試及凸點(diǎn)工藝至少包括下列步驟(a)配置至少一芯片倒裝焊墊及至少一測(cè)試墊于有源表面上，且測(cè)試墊位于有源表面的周緣，并電連接至芯片倒裝焊墊；(b)形成至少一修補(bǔ)窗口于有源表面上，且修補(bǔ)窗口相對(duì)凹陷于晶片的有源表面，用以薄化修補(bǔ)線(xiàn)路及有源表面之間的局部結(jié)構(gòu)；(c)經(jīng)由測(cè)試墊來(lái)測(cè)試晶片的電狀態(tài)，并獲得一測(cè)試結(jié)果；(d)依照測(cè)試結(jié)果，決定是否經(jīng)由修補(bǔ)窗口來(lái)截?cái)嘈扪a(bǔ)線(xiàn)路；(e)形成圖案化的一保護(hù)層于晶片的有源表面上，其中保護(hù)層填補(bǔ)修補(bǔ)窗口及覆蓋測(cè)試墊，但暴露出芯片倒裝焊墊；以及(f)形成一凸點(diǎn)于芯片倒裝焊墊上。
依照本發(fā)明的優(yōu)選實(shí)施例，上述于步驟(c)時(shí)，更包括經(jīng)由一懸臂式探針卡的至少一探針的尖端來(lái)接觸測(cè)試墊，用以電連接至晶片的內(nèi)部電路。此外，晶片更具有至少一跡線(xiàn)，其配置于有源表面上，而測(cè)試墊經(jīng)由跡線(xiàn)而電連接至芯片倒裝焊墊，且于步驟(e)時(shí)，保護(hù)層更覆蓋跡線(xiàn)。
為實(shí)現(xiàn)本發(fā)明的上述目的，本發(fā)明更提出一種具有測(cè)試墊的芯片結(jié)構(gòu)，主要包括一芯片以及一保護(hù)層。其中，芯片具有一有源表面、至少一芯片倒裝焊墊及至少一測(cè)試墊，其中芯片倒裝焊墊及測(cè)試墊均配置于有源表面上，且測(cè)試墊位于有源表面的周緣，并電連接至芯片倒裝焊墊。此外，保護(hù)層配置于有源表面，且保護(hù)層暴露出芯片倒裝焊墊。
依照本發(fā)明的優(yōu)選實(shí)施例，上述的芯片更具有至少一修補(bǔ)線(xiàn)路，其埋設(shè)于芯片的內(nèi)部，且芯片更具有至少一修補(bǔ)窗口，其相對(duì)凹陷于芯片的有源表面，用以薄化修補(bǔ)線(xiàn)路及有源表面之間的局部結(jié)構(gòu)，而保護(hù)層更填補(bǔ)修補(bǔ)窗口。此外，芯片更具有至少一跡線(xiàn)，其配置于有源表面上，而測(cè)試墊經(jīng)由跡線(xiàn)而電連接至芯片倒裝焊墊，且保護(hù)層更覆蓋跡線(xiàn)。
基于上述，本發(fā)明是將芯片倒裝焊墊及測(cè)試墊同時(shí)形成于芯片的有源表面，使得探針的頂端可藉由接觸測(cè)試墊來(lái)測(cè)試芯片的電狀態(tài)，故可降低探針的頂端施壓破壞晶片的內(nèi)部集成電路的程度。此外，本發(fā)明更可依照測(cè)試結(jié)果來(lái)決定是否經(jīng)由修補(bǔ)窗口來(lái)截?cái)嘈扪a(bǔ)線(xiàn)路，最后再依序形成保護(hù)層及凸點(diǎn)于芯片上，故可減少晶片級(jí)的測(cè)試及凸點(diǎn)的工藝步驟，進(jìn)而降低工藝成本及工藝周期。


為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下，圖中圖1A示出現(xiàn)有的晶片的有源表面的局部俯視圖；圖1B示出現(xiàn)有的晶片沿著I-I線(xiàn)的剖面示意圖；圖1C示出現(xiàn)有的晶片的修補(bǔ)窗口沿著II-II線(xiàn)的剖面示意圖；
圖2示出現(xiàn)有的晶片級(jí)測(cè)試及封裝的流程圖；圖3A示出本發(fā)明的優(yōu)選實(shí)施例的一種利用測(cè)試墊作為晶片(或切割后的芯片)的測(cè)試接點(diǎn)的俯視示意圖；圖3B示出晶片沿著I-I線(xiàn)的剖面示意圖；圖4A～4C示出本發(fā)明的優(yōu)選實(shí)施例的晶片級(jí)測(cè)試及凸點(diǎn)工藝的流程圖；以及圖5示出本發(fā)明的優(yōu)選實(shí)施例的晶片級(jí)測(cè)試及凸點(diǎn)工藝的流程圖。
附圖中的附圖標(biāo)記說(shuō)明如下10垂直式探針卡 12探針20懸臂式探針卡 22探針30激光束 100晶片102有源表面 104有源元件106集成電路 108芯片倒裝焊墊110、110a保護(hù)層 112修補(bǔ)線(xiàn)路114修補(bǔ)窗口 120凸點(diǎn)200晶片 202有源表面204有源元件 206金屬內(nèi)連線(xiàn)208芯片倒裝焊墊 208a測(cè)試墊209跡線(xiàn) 210保護(hù)層212修補(bǔ)線(xiàn)路 214修補(bǔ)窗口230凸點(diǎn)具體實(shí)施方式
請(qǐng)同時(shí)參考圖3A、3B，其中圖3A示出本發(fā)明的優(yōu)選實(shí)施例的一種具有測(cè)試墊的晶片的局部俯視示意圖，而圖3B示出圖3A的沿著I-I線(xiàn)的剖面示意圖。首先如圖3A所示，晶片200的有源表面202配置有多個(gè)芯片倒裝焊墊208及多個(gè)測(cè)試墊208a，而每一芯片倒裝焊墊208例如分別經(jīng)由一跡線(xiàn)209，而電連接至測(cè)試墊208a，且這些芯片倒裝焊墊208則是經(jīng)由金屬內(nèi)連線(xiàn)206，而電連接至有源元件204。值得注意的是，測(cè)試墊208a位于有源表面202的周緣，且測(cè)試墊208a在制作芯片倒裝焊墊208時(shí)一并完成，用以作為晶片200的電狀態(tài)的測(cè)試接點(diǎn)，并且測(cè)試墊208a的面積可小于芯片倒裝焊墊208的面積。此外，當(dāng)制作晶片200的有源表面202的集成電路(包括有源元件104及金屬內(nèi)連線(xiàn)106)時(shí)，由于晶片200的內(nèi)部電路可能會(huì)受到工藝上的影響而失效，所以晶片200的內(nèi)部均埋設(shè)有多個(gè)修補(bǔ)線(xiàn)路(fuse line)212及備用電路(未示出)，其中修補(bǔ)窗口214相對(duì)凹陷于晶片200的有源表面202，用以薄化修補(bǔ)線(xiàn)路212及有源表面202之間的局部結(jié)構(gòu)。因此，當(dāng)經(jīng)過(guò)測(cè)試之后的晶片200發(fā)現(xiàn)有失效的電路時(shí)，可利用激光穿過(guò)修補(bǔ)窗口214，而截?cái)嘤財(cái)嗟男扪a(bǔ)線(xiàn)路212，因而使得備用電路可取代失效的電路。
圖4A～4C示出本發(fā)明的優(yōu)選實(shí)施例的晶片級(jí)測(cè)試及凸點(diǎn)工藝的流程圖。請(qǐng)先參考圖4A，就本發(fā)明的優(yōu)選實(shí)施例而言，晶片200的內(nèi)部的集成電路其電狀態(tài)的測(cè)試是在晶片200的芯片倒裝焊墊208上未形成凸點(diǎn)(bump)之前進(jìn)行，并可經(jīng)由一懸臂式探針卡(cantilever probe card)20的探針22(僅示出其中兩個(gè))來(lái)接觸晶片200的有源表面202的測(cè)試墊208a，而測(cè)試墊208a經(jīng)由圖3A所示的跡線(xiàn)209，而電連接至晶片200表面的芯片倒裝焊墊208。因此，晶片200的電狀態(tài)將可經(jīng)由測(cè)試墊208a作為其電路分析及偵錯(cuò)的測(cè)試接點(diǎn)，并依照所獲得的測(cè)試結(jié)果，來(lái)決定是否經(jīng)由修補(bǔ)窗口214，利用激光來(lái)截?cái)嘈扪a(bǔ)線(xiàn)路212。值得注意的是，由于測(cè)試墊208a位于芯片(即切割后的部分晶片200)的有源表面202的周緣，并且懸臂式探針卡20的探針22彈性地接觸至這些測(cè)試墊208a，使得懸臂式探針卡20的探針22所要求的共面精準(zhǔn)度可以較低。另一方面，若為了讓?xiě)冶凼教结樋?0的所有探針22均能同時(shí)接觸晶片200的有源表面202上的所有測(cè)試墊208a，用以提高測(cè)試的準(zhǔn)確性，可適度地增加懸臂式探針卡20其施壓于測(cè)試墊208a的力量，使得探針22的尖端可過(guò)度下壓(over-travel)于測(cè)試墊208。值得注意的是，由于測(cè)試墊208a僅作為電路分析及偵錯(cuò)的測(cè)試接點(diǎn)，所以測(cè)試墊208a有所損傷(或刮傷)，也不會(huì)影響圖4C所示的凸點(diǎn)230與芯片倒裝焊墊208之間的接合性。
接著請(qǐng)參考圖4B，修補(bǔ)線(xiàn)路212埋設(shè)于晶片200的內(nèi)部，且位于晶片200的有源表面202的修補(bǔ)窗口214中。因此，在完成晶片200的內(nèi)部集成電路的測(cè)試以后，若偵測(cè)到晶片200的內(nèi)部的部分集成電路失效，可利用激光經(jīng)由修補(bǔ)窗口214來(lái)截?cái)嘤財(cái)嗟男扪a(bǔ)線(xiàn)路212，使得晶片200的備用電路可以取代失效的部分集成電路。
接著請(qǐng)參考圖4C，當(dāng)晶片200的部分集成電路修補(bǔ)完成之后，之后再形成圖案化的一保護(hù)層210于晶片200的有源表面202上，值得注意的是，保護(hù)層210填補(bǔ)于修補(bǔ)窗口214，并同時(shí)覆蓋于測(cè)試墊208a與跡線(xiàn)209，但暴露出芯片倒裝焊墊208。接著進(jìn)行凸點(diǎn)工藝，用以形成凸點(diǎn)230于每一芯片倒裝焊墊208上，當(dāng)凸點(diǎn)230的材料為焊料時(shí)，凸點(diǎn)230的外形可經(jīng)由回焊而略呈一球狀外觀(guān)。另外，凸點(diǎn)230于形成之前或形成之后，更可進(jìn)行晶片200切割的工藝，用以形成多個(gè)芯片(未示出)，以便于進(jìn)行芯片的后段的封裝工藝。
請(qǐng)依序參考圖4A～4C，并同時(shí)參考圖5，其示出本發(fā)明的優(yōu)選實(shí)施例的晶片級(jí)的測(cè)試及封裝的流程圖。本發(fā)明的晶片的測(cè)試及封裝的工藝大致如下首先如步驟S21所示，同時(shí)形成芯片倒裝焊墊208及測(cè)試墊208a于晶片200的有源表面202，且每一芯片倒裝焊墊208電連接于這些測(cè)試墊208a之一。接著如步驟S22所示，形成至少一修補(bǔ)窗口214于晶片200的有源表面202。接著如步驟S23所示，以這些測(cè)試墊208a作為測(cè)試接點(diǎn)，以測(cè)試晶片200(未切割的芯片)的電狀態(tài)，并獲得一測(cè)試結(jié)果。接著如步驟S24所示，依照此測(cè)試結(jié)果，決定是否利用激光并經(jīng)由修補(bǔ)窗口214來(lái)截?cái)嘤財(cái)嗟男扪a(bǔ)線(xiàn)路212。接著如步驟S25所示，形成圖案化的一保護(hù)層210于晶片200的有源表面202上，其中保護(hù)層210填補(bǔ)修補(bǔ)窗口214，并且覆蓋測(cè)試墊208a，但暴露出芯片倒裝焊墊208。最后如步驟S26所示，形成凸點(diǎn)230于晶片200的有源表面202的芯片倒裝焊墊208上。
本發(fā)明所公開(kāi)的晶片級(jí)測(cè)試及凸點(diǎn)工藝最后始形成凸點(diǎn)于晶片的有源表面的芯片倒裝焊墊，所以晶片的有源表面于工藝中無(wú)須預(yù)先覆蓋一保護(hù)層，且于后續(xù)以激光經(jīng)由修補(bǔ)窗口來(lái)截?cái)嘈扪a(bǔ)線(xiàn)路時(shí)，本發(fā)明將無(wú)須對(duì)保護(hù)層進(jìn)行重新開(kāi)孔的動(dòng)作。此外，本發(fā)明更可設(shè)計(jì)配置多個(gè)測(cè)試墊于晶片的有源表面，用以作為電路分析及偵錯(cuò)的測(cè)試接點(diǎn)，而這些測(cè)試墊分別電連接于其所對(duì)應(yīng)的芯片倒裝焊墊，且測(cè)試墊位于芯片的有源表面的周緣，并利用懸臂式探針卡的探針的尖端可直接接觸測(cè)試墊的表面，以測(cè)試晶片的電狀態(tài)，并依照所獲得的測(cè)試結(jié)果，來(lái)決定是否經(jīng)由修補(bǔ)窗口來(lái)截?cái)嘈扪a(bǔ)線(xiàn)路。
綜上所述，本發(fā)明的晶片級(jí)的測(cè)試及凸點(diǎn)工藝至少具有下列優(yōu)點(diǎn)(1)本發(fā)明的晶片級(jí)的測(cè)試及凸點(diǎn)工藝是在晶片的內(nèi)部的集成電路修補(bǔ)完成之后，才依序形成保護(hù)層及凸點(diǎn)于晶片的有源表面上，與現(xiàn)有的晶片級(jí)的測(cè)試及封測(cè)工藝相比，本發(fā)明將無(wú)須對(duì)保護(hù)層進(jìn)行重新開(kāi)孔的工作，即可薄化修補(bǔ)線(xiàn)路的上方的局部結(jié)構(gòu)，故可有效減少晶片級(jí)的測(cè)試及凸點(diǎn)工藝的工藝步驟，因而有效降低晶片級(jí)的測(cè)試及封裝的工藝成本及周期。
(2)本發(fā)明的晶片級(jí)的測(cè)試及凸點(diǎn)工藝是將配置多個(gè)測(cè)試墊設(shè)計(jì)配置于芯片的有源表面的周緣，來(lái)作為電路分析及偵錯(cuò)的測(cè)試接點(diǎn)，因此，在經(jīng)由懸臂式探針卡的探針來(lái)分別接觸測(cè)試墊，以測(cè)試晶片的內(nèi)部集成電路的電狀態(tài)時(shí)，即使測(cè)試墊受到探針的直接接觸而有所損傷(或刮傷)，如此也不會(huì)影響凸點(diǎn)與芯片倒裝焊墊之間的接合性。
(3)承第(2)點(diǎn)所述，由于測(cè)試墊配置于芯片的有源表面的周緣，故可利用成本較低的懸臂式探針卡，測(cè)試晶片的內(nèi)部集成電路的電狀態(tài)，且此低成本的測(cè)試在凸點(diǎn)形成前就已完成，之后再進(jìn)行后續(xù)的倒裝芯片封裝的凸點(diǎn)工藝。
雖然本發(fā)明已以一優(yōu)選實(shí)施例公開(kāi)如上，但是其并非用以限定本發(fā)明，在不脫離本發(fā)明的精神和范圍的情況下，本領(lǐng)域技術(shù)人員可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以所附權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種晶片級(jí)的測(cè)試及凸點(diǎn)工藝，適用于一晶片，其中該晶片具有至少一修補(bǔ)線(xiàn)路，其埋設(shè)于該晶片的內(nèi)部，且該晶片更具有一有源表面，該晶片級(jí)的測(cè)試及凸點(diǎn)工藝至少包括下列步驟(a)配置至少一芯片倒裝焊墊及至少一測(cè)試墊于該有源表面上，且該測(cè)試墊位于該有源表面的周緣，并電連接至該芯片倒裝焊墊；(b)形成至少一修補(bǔ)窗口于該有源表面上，且該修補(bǔ)窗口相對(duì)凹陷于該晶片的該有源表面，用以薄化該修補(bǔ)線(xiàn)路及該有源表面之間的局部結(jié)構(gòu)；(c)經(jīng)由該測(cè)試墊來(lái)測(cè)試該晶片的電狀態(tài)，并獲得一測(cè)試結(jié)果；(d)依照該測(cè)試結(jié)果，決定是否經(jīng)由該修補(bǔ)窗口來(lái)截?cái)嘣撔扪a(bǔ)線(xiàn)路；(e)形成圖案化的一保護(hù)層于該晶片的該有源表面上，其中該保護(hù)層填補(bǔ)該修補(bǔ)窗口及覆蓋該測(cè)試墊，但暴露出該芯片倒裝焊墊；以及(f)形成一凸點(diǎn)于該芯片倒裝焊墊上。
2.如權(quán)利要求1所述的晶片級(jí)的測(cè)試及凸點(diǎn)工藝，于步驟(c)時(shí)，還包括經(jīng)由一懸臂式探針卡的至少一探針的尖端來(lái)接觸該測(cè)試墊，用以電連接至該晶片的內(nèi)部電路。
3.如權(quán)利要求1所述的晶片級(jí)的測(cè)試及凸點(diǎn)工藝，其中該晶片還具有至少一跡線(xiàn)，其配置于該有源表面上，而該測(cè)試墊經(jīng)由該跡線(xiàn)而電連接至該芯片倒裝焊墊，且于步驟(e)時(shí)，該保護(hù)層還覆蓋該跡線(xiàn)。
4.如權(quán)利要求1所述的晶片級(jí)的測(cè)試及凸點(diǎn)工藝，還包括一步驟(g)切割該晶片，用以形成多個(gè)芯片。
5.一種具有測(cè)試墊的芯片結(jié)構(gòu)，至少包括一芯片，具有一有源表面、至少一芯片倒裝焊墊及至少一測(cè)試墊，其中該芯片倒裝焊墊及該測(cè)試墊均配置于該有源表面上，且該測(cè)試墊位于該有源表面的周緣，并電連接至該芯片倒裝焊墊；以及一保護(hù)層，配置于該有源表面，且該保護(hù)層暴露出該芯片倒裝焊墊。
6.如權(quán)利要求5所述的具有測(cè)試墊的芯片結(jié)構(gòu)，其中該芯片更具有至少一修補(bǔ)線(xiàn)路，其埋設(shè)于該芯片的內(nèi)部，且該芯片更具有至少一修補(bǔ)窗口，其相對(duì)凹陷于該芯片的該有源表面，用以薄化該修補(bǔ)線(xiàn)路及該有源表面之間的局部結(jié)構(gòu)，而該保護(hù)層更填補(bǔ)該修補(bǔ)窗口。
7.如權(quán)利要求5所述的具有測(cè)試墊的芯片結(jié)構(gòu)，其中該芯片還具有至少一跡線(xiàn)，其配置于該有源表面上，而該測(cè)試墊經(jīng)由該跡線(xiàn)而電連接至該芯片倒裝焊墊，且該保護(hù)層更覆蓋該跡線(xiàn)。
8.如權(quán)利要求5所述的具有測(cè)試墊的芯片結(jié)構(gòu)，還包括至少一凸點(diǎn)，其配置于該芯片倒裝焊墊上。
全文摘要
本發(fā)明公開(kāi)了一種晶片級(jí)的測(cè)試及凸點(diǎn)工藝、以及具有測(cè)試墊的芯片結(jié)構(gòu)，其藉由配置多個(gè)測(cè)試墊于晶片的有源表面，用以作為電路分析及偵錯(cuò)的測(cè)試接點(diǎn)，而這些測(cè)試墊分別電連接于其所對(duì)應(yīng)的芯片倒裝焊墊，且測(cè)試墊位于芯片的有源表面的周緣，并可利用懸臂式探針卡的探針的尖端直接接觸測(cè)試墊的表面，以測(cè)試晶片的電狀態(tài)，并依照所獲得的測(cè)試結(jié)果，來(lái)決定是否經(jīng)由修補(bǔ)窗口來(lái)截?cái)嘈扪a(bǔ)線(xiàn)路。最后再依序形成保護(hù)層及凸點(diǎn)于晶片的有源表面上，并切割晶片而形成多個(gè)芯片，用以進(jìn)行芯片的后段的封裝工藝。
文檔編號(hào)H01L21/28GK1435872SQ0312057
公開(kāi)日2003年8月13日 申請(qǐng)日期2003年3月14日 優(yōu)先權(quán)日2003年3月14日
發(fā)明者余玉龍, 倪云鵬 申請(qǐng)人:威盛電子股份有限公司