專(zhuān)利名稱(chēng)：使用多柵極晶體管的互補(bǔ)金屬氧化物半導(dǎo)體晶體管反向器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種絕緣層上覆硅(silicon on insulator，SOI)的電路，且特別是有關(guān)于一種使用多柵極晶體管的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器。
背景技術(shù)：
金屬氧化物半導(dǎo)體場(chǎng)效晶體管(metal-oxide-semiconductor field effecttransistor，MOSFET)的技術(shù)是生產(chǎn)極大規(guī)模集成電路(ultra-large scaleintegrated，ULSI)中最主要的半導(dǎo)體技術(shù)。在過(guò)去數(shù)年中，MOSFETs尺寸的減小提供每單元功能(unit function)在速度效能、電路密度以及成本上持續(xù)的進(jìn)步。當(dāng)傳統(tǒng)MOSFET的柵極長(zhǎng)度(gate length)越做越小時(shí)，源極和漏極與信道和柵極之間的相互作用會(huì)增加，因而會(huì)對(duì)信道電位(channel potential)造成影響。因此，具有短?hào)艠O長(zhǎng)度的MOSFET，會(huì)有柵極在實(shí)際上并無(wú)法控制信道開(kāi)與關(guān)的問(wèn)題。這種MOSFET柵極控制減弱的現(xiàn)象被稱(chēng)做短信道效應(yīng)(short-channel effects)。一般而言，會(huì)利用增加體摻雜的濃度、減少柵極氧化層的厚度以及極淺源極/漏極接點(diǎn)(ultra-shallow source/drain junctions)等方法來(lái)抑制短信道效應(yīng)。然而，以大塊硅基板(bulk silicon substrates)為主的傳統(tǒng)組件結(jié)構(gòu)，當(dāng)其組件尺寸進(jìn)入次50納米(sub-50nm)的范圍時(shí)，在此范圍下的體摻雜濃度、柵極氧化層厚度以及源極/漏極摻雜輪廓(doping profile)等的要求會(huì)增加許多實(shí)現(xiàn)上的困難。因此，隨著組件尺寸日漸縮小，在前端制程上必須要有所創(chuàng)新或使用替代的組件結(jié)構(gòu)才能避免短信道效應(yīng)。
當(dāng)組件尺寸進(jìn)入次30納米的范圍時(shí)，使用具有多柵極電極(multiple-gateelectrodes)的替代組件結(jié)構(gòu)來(lái)控制短信道效應(yīng)是一個(gè)相當(dāng)有用的方法。多柵極MOSFET結(jié)構(gòu)被預(yù)期可將互補(bǔ)式金屬氧化物半導(dǎo)體晶體管(CMOS)技術(shù)的延展性(scalability)延伸超過(guò)傳統(tǒng)MOSFET的限制，并且能夠達(dá)到硅MOSFET的最終限制。此額外加入的柵極會(huì)加強(qiáng)柵極與信道間耦合的電容，增加?xùn)艠O對(duì)信道電位的控制，幫助抑制短信道效應(yīng)，以及延長(zhǎng)MOSFET的延展性。
多柵極組件的最簡(jiǎn)單例子就是雙柵極MOSFET結(jié)構(gòu)，此結(jié)構(gòu)的制造方法在Hu等人的美國(guó)專(zhuān)利第6413802B1號(hào)中有描述。圖1A為此專(zhuān)利中的雙柵極MOSFET的上視圖，圖1B為沿圖1A中1B-1B′的剖面結(jié)構(gòu)示意圖。此結(jié)構(gòu)在信道或硅體(silicon body)的相反兩側(cè)有兩個(gè)柵極電極。雙柵極MOSFET的信道包含一個(gè)薄的半導(dǎo)體鰭13，此半導(dǎo)體鰭13是在表面具有一絕緣層11(例如氧化硅)的硅基板10上形成，且使用一個(gè)蝕刻屏蔽14來(lái)定義。再在半導(dǎo)體鰭13側(cè)面形成柵極介電層12，然后進(jìn)行柵極沉積(gatedeposition)與柵極圖案化(gate patterning)的步驟，在半導(dǎo)體鰭13的側(cè)面形成雙柵極的結(jié)構(gòu)，柵極電極15跨立在半導(dǎo)體鰭13上，分立于半導(dǎo)體鰭13的兩邊形成兩個(gè)柵極。美國(guó)專(zhuān)利第6413802B1中的蝕刻屏蔽14在制程中從頭到尾都保留在半導(dǎo)體鰭13之上的信道區(qū)域中。
單一半導(dǎo)體鰭的組件寬度(device width)被定義為半導(dǎo)體鰭高度h1的兩倍，變動(dòng)雙柵極MOSFET的半導(dǎo)體鰭寬度并不會(huì)對(duì)組件寬度造成影響。將多個(gè)半導(dǎo)體鰭平行排列在相同的基板上可以得到多組件的寬度。圖2A為兩個(gè)雙柵極MOSFETs平行連接的上視圖，圖2B為沿圖2A中2B-2B′的剖面結(jié)構(gòu)示意圖。兩個(gè)雙柵極MOSFETs平行連接的組件寬度是4h1。
不間斷地追求高效能已經(jīng)逼迫邏輯和電路設(shè)計(jì)者必須在他們的設(shè)計(jì)配置上使用各種延遲和區(qū)域的最佳化技術(shù)。在邏輯合成(logic synthesis)上，延遲的最佳化嚴(yán)重地依賴(lài)柵極尺寸算法，柵極尺寸算法是變動(dòng)?xùn)艠O的驅(qū)動(dòng)力(drive strengths)來(lái)最佳化電路的延遲。
反向器電路包含一對(duì)互補(bǔ)的MOSFETs，即一CMOS架構(gòu)的電路。此CMOS架構(gòu)的電路包含P信道MOSFET(PMOS)與N信道MOSFET(NMOS)。CMOS邏輯電路中的延遲不只是依賴(lài)各級(jí)的驅(qū)動(dòng)力而且也依賴(lài)PMOS與NNOS組件的寬度比(P/N width ratio)。對(duì)最佳化電路效能或電路延遲時(shí)間來(lái)說(shuō)，若能自由的選擇一適合的P/N寬度比是相當(dāng)有利的。
反向器電路可用包含單一或多個(gè)半導(dǎo)體鰭的NMOS與PMOS來(lái)形成。但是，利用圖1與圖2中的雙柵極MOSFET結(jié)構(gòu)的PMOS與NMOS，因?yàn)榫哂邢嗤陌雽?dǎo)體鰭15高度，就不能提供連續(xù)范圍的P/N寬度比。舉例來(lái)說(shuō)，若反向器的PMOS使用兩個(gè)鰭且NMOS使用一個(gè)鰭，則P/N寬度比為2。若反向器的PMOS使用三個(gè)鰭且NMOS使用兩個(gè)鰭，則P/N寬度比為1.5。也就是說(shuō)，此P/N寬度比必須是兩個(gè)整數(shù)的商數(shù)，不能連續(xù)地變動(dòng)。因此，不能直接簡(jiǎn)單地使用此雙柵極MOSFET結(jié)構(gòu)做出一具有P/N寬度比1.35的反向器。
一種使用此雙柵極MOSFET結(jié)構(gòu)且可以連續(xù)變動(dòng)P/N寬度比的方式是將一PMOS層31與NMOS層32垂直對(duì)準(zhǔn)且用一介電層35分隔的堆棧結(jié)構(gòu)，上面也有覆蓋一層蝕刻屏蔽36，柵極電極37從中間分開(kāi)源極與漏極，如圖3所示。此結(jié)構(gòu)已在美國(guó)專(zhuān)利第6413802B1中敘述，PMOS層31有一厚度tPMOS且NMOS層32有一厚度tNMOS，厚度tPMOS與厚度tNMOS可以在磊晶時(shí)調(diào)整。PMOS層31對(duì)NMOS層32的厚度比，即tPMOS/tNMOS，就是P/N寬度比，可在一大的范圍中變動(dòng)。然而，圖3中所示的堆棧結(jié)構(gòu)，并不易制造。它需要在介電層35上有一層結(jié)晶的PMOS層31，必須利用固態(tài)磊晶(solidphase epitaxy)和側(cè)向再成長(zhǎng)(lateral epitaxial overgrowth)的技術(shù)，這些技術(shù)是非常昂貴而且生產(chǎn)效能非常低。
現(xiàn)今在設(shè)計(jì)和制造多柵極組件例如雙柵極有一些工作進(jìn)展，但在電路方面則少有人投入其中，例如利用此種多柵極組件來(lái)配置的反向器電路。然而，在電路的最佳化上，單純使用多柵極MOSFET的反向器電路至今尚未被提出過(guò)。但是要找出一個(gè)簡(jiǎn)單的方法，對(duì)具有多柵極MOSFET的反向器提供最佳P/N寬度比，是相當(dāng)困難的。

發(fā)明內(nèi)容
因此本發(fā)明的目的就是在提供一種多柵極晶體管的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，用以提供可以調(diào)變的P/N寬度比。
根據(jù)本發(fā)明的上述目的，提出一種多柵極晶體管的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器。連接P信道多柵極晶體管的源極至一電源供應(yīng)器，漏極則連接至輸出端。連接N信道多柵極晶體管的源極連接至接地端，漏極則連接至該輸出端。P信道與N信道多柵極晶體管的柵極電極皆與輸入端連接。如此可得到一利用多柵極晶體管組成的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器。
依照本發(fā)明的一較佳實(shí)施例，上述的多柵極晶體管包含三柵極晶體管與奧米格(omegaΩ)場(chǎng)效晶體管。此多柵極晶體管在覆蓋絕緣層的基板上具有半導(dǎo)體鰭，柵極介電層位于半導(dǎo)體鰭表面，柵極電極位于柵極介電層表面以及源極與漏極分別座落于柵極電極兩側(cè)且位于該半導(dǎo)體鰭中。該源極與漏極表面有一導(dǎo)體層。
依照本發(fā)明一較佳實(shí)施例，絕緣層的材質(zhì)為介電材料，半導(dǎo)體鰭的材質(zhì)為硅或鍺，柵極介電層的材質(zhì)為二氧化硅、氮氧化硅或是介電常數(shù)高于5的高介電常數(shù)材料例如氧化鑭、氧化鋁、氧化鉿、氮氧化鉿與氧化鋯。柵極電極的材質(zhì)為多晶硅、多晶硅鍺或金屬。導(dǎo)體層的材質(zhì)為金屬或金屬硅化物。
另外，本發(fā)明還提供了一種多柵極晶體管的制造方法，該多柵極晶體管的制造方法至少包括下列步驟形成一基板，該基板包含一半導(dǎo)體層于一絕緣層上方；圖案化該半導(dǎo)體層，以形成一半導(dǎo)體鰭；形成一柵極介電層，以包覆該半導(dǎo)體鰭的兩垂直側(cè)面與頂部表面；沉積一柵極材料層于該柵極介電層表面；圖案化該柵極材料層，以形成一柵極電極而跨接于該半導(dǎo)體鰭的兩側(cè)面與頂部表面；以及形成一源極與一漏極于該半導(dǎo)體鰭。
本發(fā)明的有益效果是，利用多柵極晶體管來(lái)組成互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，由于多柵極晶體管較傳統(tǒng)晶體管有更好的柵極控制，可有效地避免短信道效應(yīng)。而且，因?yàn)榫哂写蟮臇艠O面積，其信道內(nèi)的電流也會(huì)越大，現(xiàn)今組件運(yùn)作中，有相當(dāng)多的時(shí)間都耗費(fèi)在將電容充電或放電，若可提供的電流越大，電容充放電所需的時(shí)間越短，該組件的速度也就越快，可大幅地提升組件運(yùn)作的效能。


圖1A是現(xiàn)有技術(shù)的雙柵極MOSFET的上視圖；圖1B是沿圖1A中1B-1B′的剖面結(jié)構(gòu)示意圖；圖2A是現(xiàn)有技術(shù)兩個(gè)雙柵極MOSFETs平行連接的上視圖；圖2B是沿圖2A中2B-2B′的剖面結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)利用PMOS和NMOS堆棧組成的CMOS反向器的立體結(jié)構(gòu)示意圖；
圖4A是三柵極晶體管結(jié)構(gòu)的上視圖；圖4B是沿圖4A中4B-4B′的剖面結(jié)構(gòu)示意圖；圖5是Ω-FET的立體結(jié)構(gòu)示意圖。
圖6是本發(fā)明一較佳實(shí)施例的CMOS反向器的立體結(jié)構(gòu)示意圖；圖7是圖6中CMOS反向器的結(jié)構(gòu)布局圖；圖8是圖6中CMOS反向器的電路圖；圖9A是本發(fā)明另一較佳實(shí)施例的CMOS反向器的結(jié)構(gòu)布局圖；圖9B是本發(fā)明另一較佳實(shí)施例的CMOS反向器的結(jié)構(gòu)布局圖；圖10是本發(fā)明另一較佳實(shí)施例的CMOS反向器的結(jié)構(gòu)布局圖；圖11A～11E是本發(fā)明制作三柵極晶體管的剖面結(jié)構(gòu)流程示意圖；圖12A～12B是本發(fā)明制作Ω-FET的剖面結(jié)構(gòu)流程示意圖；其中，附圖標(biāo)記說(shuō)明如下10硅基板 11絕緣層12柵極介電層 13半導(dǎo)體鰭14蝕刻屏蔽 15柵極電極31PMOS層 32NMOS層35介電層 36蝕刻屏蔽37柵極電極 50基板51絕緣層 52柵極介電層53半導(dǎo)體鰭 55柵極電極561源極 562漏極57底切 60基板61絕緣層 621柵極介電層622柵極介電層63半導(dǎo)體鰭651柵極電極 652柵極電極661NMOS漏極 662PMOS漏極671NMOS源極 672PMOS源極71金屬線 72金屬線73金屬線 74柵極接點(diǎn)75金屬線 76漏極接點(diǎn)
91第一PMOS92第二PMOS93第一NMOS94第二PMOS95第二半導(dǎo)體鰭96第一半導(dǎo)體鰭97第三半導(dǎo)體鰭98第三PMOS101柵極電極 102NMOS103PMOS 104半導(dǎo)體鰭105半導(dǎo)體鰭 110基板111絕緣層 111A絕緣層112硅薄膜 112A半導(dǎo)體鰭113蝕刻屏蔽 114柵極介電層114A柵極介電層115柵極電極115A柵極電極 116半導(dǎo)體鰭頂部表面117半導(dǎo)體鰭側(cè)面 121底切具體實(shí)施方式
本發(fā)明提出一種使用多柵極MOSFET的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器。
在本發(fā)明中，使用在半導(dǎo)體鰭的頂部表面有一柵極的多柵極MOSFET配置一反向器電路來(lái)解決現(xiàn)有的問(wèn)題。此半導(dǎo)體鰭的頂部表面有一柵極的多柵極MOSFET包含三柵極MOSFET與奧米格場(chǎng)效晶體管(Ω-FET)。三柵極MOSFET結(jié)構(gòu)有三個(gè)柵極，一個(gè)柵極在半導(dǎo)體鰭的頂部表面，兩個(gè)柵極在半導(dǎo)體鰭的兩邊。由于在半導(dǎo)體鰭的頂部多了一個(gè)柵極，三柵極組件較雙柵極組件有更好柵極控制。
圖4A是三柵極MOSFET的上視圖，圖4B為沿圖4A中4B-4B′的剖面結(jié)構(gòu)示意圖。除了在半導(dǎo)體鰭13的頂部表面的蝕刻屏蔽14不見(jiàn)以外，三柵極MOSFET與雙柵極MOSFET十分類(lèi)似。柵極介電層12包覆半導(dǎo)體鰭13的三面，且柵極電極15跨立在半導(dǎo)體鰭13之上。此柵極電極15形成三個(gè)柵極一個(gè)柵極位于半導(dǎo)體鰭13的頂部表面，另外兩個(gè)柵極分別位于半導(dǎo)體鰭13的兩個(gè)側(cè)面。三柵極MOSFET的組件寬度是半導(dǎo)體鰭13的寬度W加上兩倍的半導(dǎo)體鰭13高度h2，即(2h2+W)。注意此種組件結(jié)構(gòu)，可調(diào)整半導(dǎo)體鰭13寬度W來(lái)改變組件寬度，而半導(dǎo)體鰭13寬度W的值可由修改電路布局來(lái)做調(diào)整。
可用具有一底切(undercut)的絕緣層來(lái)增進(jìn)三柵極MOSFET的柵極控制，由于柵極電極在其剖面為一字母奧米格(omegaΩ)形狀，此種結(jié)構(gòu)被稱(chēng)為Ω-FET。如圖5所示，為Ω-FET的立體結(jié)構(gòu)示意圖。Ω-FET的結(jié)構(gòu)包括一半導(dǎo)體鰭53、一柵極介電層52、一柵極電極55與一源極561與一漏極562。半導(dǎo)體鰭53位于一基板50上方，基板50于表面具有一絕緣層51，絕緣層51于半導(dǎo)體鰭53底部形成一底切57，底切的下蝕量為R，橫蝕量為E。柵極介電層52位于半導(dǎo)體鰭53表面，柵極電極55位于柵極介電層52的表面，而源極561與漏極562分別座落于柵極電極55兩側(cè)，而位于半導(dǎo)體鰭53中。
半導(dǎo)體鰭53下方底切57被柵極電極55侵入形成一字母奧米格(omegaΩ)形狀的柵極結(jié)構(gòu)。它相當(dāng)類(lèi)似有杰出延展性的完全包覆柵極(Gate-All-Around，GAA)晶體管的結(jié)構(gòu)，且使用類(lèi)似于雙柵極或三柵極MOSFET的制程，非常容易制造。此Ω-FET具有一個(gè)頂部柵極、兩個(gè)側(cè)面柵極以及特殊的柵極延伸。因此Ω-FET就是柵極幾乎包覆整個(gè)硅體的晶體管。事實(shí)上，電極延伸的越長(zhǎng)，即橫蝕量E越大，此結(jié)構(gòu)就越接近GAA晶體管的結(jié)構(gòu)。
此柵極電極55的侵入可以幫助阻擋漏極562的電場(chǎng)線，以保護(hù)信道以及增進(jìn)柵極至信道的控制能力，因而減輕漏極562電壓造成的能障降低效應(yīng)(drain-induced barrier lowering，DIBL)且能夠增進(jìn)短信道的效能。半導(dǎo)體鰭53下面柵極電極的侵入(底切57)依靠的是基板50上絕緣層51的切除，因此在半導(dǎo)體鰭55基部的基板上形成一底切(undercut)。Ω-FET的組件寬度為半導(dǎo)體鰭55寬度W、兩倍半導(dǎo)體鰭55高度h3與兩倍橫蝕量E的總和，即(W+2h3+2E)，可調(diào)整半導(dǎo)體鰭55寬度W來(lái)改變組件寬度。
本發(fā)明提供一由三柵極MOSFET或Ω-FET等多柵極MOSFET所組成的反向器電路。圖6是本發(fā)明一實(shí)施例的立體結(jié)構(gòu)示意圖，使用圖4A中的三柵極MOSFET組成一反向器電路。在圖6中，此反向器為單一半導(dǎo)體鰭63的結(jié)構(gòu)，位于一具有一絕緣層61的基板60上方，半導(dǎo)體鰭63上面覆蓋一層?xùn)艠O介電層621與622。此半導(dǎo)體鰭63由硅所組成，通常來(lái)說(shuō)，半導(dǎo)體鰭63可以使用任何半導(dǎo)體元素(例如鍺)，半導(dǎo)體合金(例如硅-鍺)，或是半導(dǎo)體化合物(例如磷化銦或砷化鎵)來(lái)組成。反向器的半導(dǎo)體鰭63具有不一樣的厚度，形成NMOS部分的半導(dǎo)體鰭63厚度為WNMOS，而形成PMOS部分的半導(dǎo)體鰭63厚度為WPMOS。在此實(shí)施例中，NMOS與PMOS的半導(dǎo)體鰭63高度皆為h2，然而，半導(dǎo)體鰭63高度并不用一致，在不同區(qū)域也可以是不同的值。
圖6中的反向器結(jié)構(gòu)是使用一對(duì)互補(bǔ)的晶體管，此晶體管的互補(bǔ)對(duì)包含N型NMOS源極671與N型NMOS漏極661由柵極電極651分隔開(kāi)的N信道三柵極MOSFET，與P型PMOS源極672與P型PMOS漏極662由柵極電極652分隔開(kāi)的P信道三柵極MOSFET。在此實(shí)施例中，柵極電極651與652的材料是多晶硅(poly-crystalline silicon，poly-Si)，且在N信道三柵極MOSFET中被施以N型摻雜，在P信道三柵極MOSFET中被施以P型摻雜。通常來(lái)說(shuō)，柵極電極651與652可以使用的材料有多晶硅、多晶硅-鍺(polycrystalline silicon-germanium，poly-SiGe)、耐火金屬(例如鉬、鎢)、化合物(例如氮化鈦)或其它導(dǎo)電材料。
圖6中反向器結(jié)構(gòu)的布局如圖7所示。N信道與P信道三柵極MOSFET的柵極電極651與652被連接在一起。此反向器包含一個(gè)柵極接點(diǎn)74，此柵極接點(diǎn)74連接?xùn)艠O電極651與652至一金屬線75，作為反向器的輸入端Vin。并且，在N信道與P信道三柵極MOSFET的NMOS漏極661與PMOS漏極662間有一個(gè)漏極接點(diǎn)76，以一金屬線72連接至反向器的輸出端Vout。N信道三柵極MOSFET的NMOS源極671以一金屬線71接地，且P信道三柵極MOSFET的PMOS源極672以一金屬線73與電源供應(yīng)器連接。圖6中的反向器結(jié)構(gòu)的電路圖如圖8所示，為一典型的反向器電路圖。
根據(jù)本發(fā)明的另一實(shí)施例，反向器也可使用具有多個(gè)不同寬度半導(dǎo)體鰭的多柵極MOSFET。如圖9A所示，組成此反向器的多柵極MOSFET具有兩種不同寬度的半導(dǎo)體鰭，圖中的D表示漏極，S表示源極。第一半導(dǎo)體鰭95包含兩個(gè)部分，一部份為第一NMOS93，半導(dǎo)體鰭寬度為WNMOS1，另一部份為第一PMOS91，半導(dǎo)體鰭寬度為WPMOS1。第二半導(dǎo)體鰭96包含兩個(gè)部分，一部份為第二NMOS 94，半導(dǎo)體鰭寬度為WNMOS2，另一部份為第二PMOS92，半導(dǎo)體鰭寬度為WPMOS2。通常來(lái)說(shuō)，半導(dǎo)體鰭寬度WNMOS1、WNMOS2、WPMOS1與WPMOS2不一定相同。圖9A中的所有MOSFETs的漏極都接到輸出端Vout，所有MOSFETs的柵極都接到輸入端Vin，所有PMOS的源極都接到電源供應(yīng)器，而所有NMOS的源極都接地。
以上的解釋詳細(xì)地描述使用多柵極MOSFETs的反向器結(jié)構(gòu)，此類(lèi)型的反向器有多種變化可以被實(shí)施。本發(fā)明中的NMOS與PMOS組件并不需要在同一個(gè)半導(dǎo)體鰭上，圖9B是本發(fā)明另一實(shí)施例，說(shuō)明使用一第三半導(dǎo)體鰭97來(lái)形成半導(dǎo)體鰭寬度WPMOS3的第三PMOS98，其它所有配置與圖9A相同。
圖10是本發(fā)明另一實(shí)施例，說(shuō)明NMOS與PMOS的半導(dǎo)體鰭可以具有不同半導(dǎo)體鰭寬度且材質(zhì)也可以不相同，圖中的D表示漏極，S表示源極。NMOS102具有半導(dǎo)體鰭104，半導(dǎo)體鰭104寬度為WNMOS，PMOS103具有半導(dǎo)體鰭105，半導(dǎo)體鰭105寬度為WPMOS，NMOS102與PMOS105的柵極電極為柵極電極101。因此，具有不同寬度的半導(dǎo)體鰭可包含相同類(lèi)型的多柵極MOSFETs，例如兩個(gè)PMOS。
以下描述制造三柵極MOSFET與Ω-FET的制造流程。圖11顯示了制造三柵極MOSFET的流程。圖11A～圖11E表示三柵極MOSFET在不同制程步驟的剖面圖。如圖11A所示，一開(kāi)始的基板110為SOI結(jié)構(gòu)，且在絕緣層111上覆蓋一層硅薄膜112，此絕緣層111的厚度介于20至1000之間。此絕緣層111可以使用任意介電材料，在此實(shí)施例中，此介電材料使用氧化硅。
使用一蝕刻屏蔽113來(lái)圖案化半導(dǎo)體鰭112A，如圖11B所示。此蝕刻屏蔽113包含常用來(lái)進(jìn)行蝕刻制程的材料，例如光阻，氧化硅與氮化硅等，在此實(shí)施例中，此蝕刻屏蔽是使用氧化硅。在本發(fā)明中，可選擇使用鰭表面平坦步驟(fin surface smoothing step)來(lái)減少半導(dǎo)體鰭側(cè)面117的表面粗糙度。鰭表面平坦步驟是將半導(dǎo)體鰭112A經(jīng)過(guò)犧牲式氧化(sacrificial oxidation)且/或硅側(cè)面處理(silicon sidewall treatment)的處理過(guò)程(例如在H2環(huán)境中進(jìn)行1000℃的高溫退火)，可以獲得良好的載子遷移率(carrier mobilities)。
若實(shí)施例中是使用氧化硅做為蝕刻屏蔽113，此蝕刻屏蔽113可在鰭表面平坦步驟之前或之后被移除。氧化硅的蝕刻屏蔽113在鰭表面平坦步驟之前或之后被移除，會(huì)影響半導(dǎo)體鰭頂部表面117的外形是方形或是圓形。若使用光阻做為蝕刻屏蔽，則此蝕刻屏蔽113必須在鰭表面平坦步驟之前就被移除，以避免鰭表面平坦步驟中的高熱對(duì)光阻的影響而對(duì)組件產(chǎn)生不良的作用。
如圖11C所示，在柵極介電層114形成之前先移除半導(dǎo)體鰭112A上的蝕刻屏蔽113，可使得半導(dǎo)體鰭頂部表面116如半導(dǎo)體鰭側(cè)面117般也形成柵極電極，使此組件成為三柵極MOSFET。若整個(gè)制程中，此蝕刻屏蔽113一直被留在半導(dǎo)體鰭112A的頂部，則最后的組件將是雙柵極MOSFET的結(jié)構(gòu)。
接下來(lái)的制程是柵極介電層114的形成。柵極介電層114形成的方法包含熱氧化(thermal oxidation)、化學(xué)氣相沉積(chemical vapor deposition)與濺鍍(sputtering)等。通常來(lái)說(shuō)，在半導(dǎo)體鰭側(cè)面117與半導(dǎo)體鰭頂部表面116的柵極介電層114厚度并不相同。依照柵極介電層114形成的技術(shù)，半導(dǎo)體鰭頂部表面116的柵極介電層114厚度小于半導(dǎo)體鰭側(cè)面117的柵極介電層114厚度。在一實(shí)施例中，半導(dǎo)體鰭頂部表面116柵極介電層114的厚度小于20。柵極介電層114可以使用傳統(tǒng)材料例如二氧化硅或氮氧化硅(siliconoxynitride)，其厚度范圍從3至100，最好小于10。柵極介電層114也可以使用高介電常數(shù)(high-permittivity，high k)材料(介電常數(shù)高于5)例如氧化鑭(lanthanum oxide)、氧化鋁(aluminum oxide)、氧化鉿(hafnium oxide)、氮氧化鉿(hafnium oxynitride)或氧化鋯(zirconium oxide)，厚度范圍從3至100。
接著，沉積一柵極材料層于柵極介電層114表面，柵極材料層的材質(zhì)可以為多晶硅、多晶硅-鍺、耐火金屬(例如鉬、鎢)、化合物(例如氮化鈦)或其它導(dǎo)電材料。接著，圖案化柵極材料層，以形成一柵極電極115而跨接于半導(dǎo)體鰭側(cè)面117與頂部表面116。在較佳實(shí)施例中，柵極材料層的材質(zhì)為多晶硅，柵極介電層114的材質(zhì)為氮氧化硅。可使用含氯與溴的電漿氣體進(jìn)行電漿蝕刻，而停止于柵極介電層114，柵極材料層與晶體管之間以柵極介電層114做為絕緣。電漿蝕刻可以達(dá)到高蝕刻選擇率，高蝕刻選擇率對(duì)于具有高的半導(dǎo)體鰭112A與非常精確尺寸的柵極介電層114的MOSFET結(jié)構(gòu)是相當(dāng)重要的。
再移除未被柵極電極覆蓋住的柵極介電層114，至此，所形成的結(jié)構(gòu)(間隙壁與源極、漏極并未表示)的立體示意圖如圖11E所示。經(jīng)離子植入、電漿含浸離子植入(plasma immersion ion implantation，PIII)或其它現(xiàn)有方式形成輕摻雜區(qū)域(1ightly-doped drain，LDD)。再以現(xiàn)有方式于柵極電極側(cè)壁形成間隙壁，例如先沉積間隙壁材料層，然后選擇性蝕刻此間隙壁材料層，間隙壁材料層的材質(zhì)可以為介電材料，例如氮化硅或二氧化硅，在較佳實(shí)施例中，間隙壁材料層的材質(zhì)為氮化硅與二氧化硅的復(fù)合層。
由離子植入、電漿含浸離子植入、氣體或固體源擴(kuò)散或其它傳統(tǒng)方式形成源極與漏極于半導(dǎo)體鰭112A。任何因離子植入而造成的晶格破壞可于此時(shí)再經(jīng)一加熱步驟修復(fù)缺陷。柵極、源極與漏極可再于其表面形成一導(dǎo)體層，以降低阻值，導(dǎo)體層的材質(zhì)可以為金屬硅化物(例如硅化鈦、硅化鈷、硅化鎳)、金屬氮化物(例如氮化鈦、氮化鉈)、金屬(例如鎢、銅)或重?fù)诫s半導(dǎo)體(例如n+重?fù)诫s硅)。在較佳實(shí)施例中，導(dǎo)體層的材質(zhì)為硅化鎳，硅化鎳可以由自我對(duì)準(zhǔn)金屬硅化物(self-aligned silicide，salicide)制程來(lái)形成。在源極與漏極區(qū)域，可在半導(dǎo)體鰭側(cè)面117與頂部表面116形成導(dǎo)體層。然后，使用現(xiàn)有技術(shù)在源極、漏極與柵極區(qū)域形成接點(diǎn)。在納米尺寸組件中達(dá)到非常低的電阻是相當(dāng)重要的。至此，則完成三柵極MOSFET的制作，如圖11D所示。
Ω-FET的制程流程與三柵極MOSFET的制程流程類(lèi)似，至半導(dǎo)體鰭112A形成的步驟之前完全相同，即圖11C所示的步驟。接著圖11C的步驟，以一蝕刻制程在絕緣層111A上形成一底切121，下蝕量為R，橫蝕量為E，如圖12A所示。此蝕刻制程為一濕蝕刻制程，使用稀釋氫氟酸(水∶濃氫氟酸的量約為25∶1)于攝氏25℃下進(jìn)行濕蝕刻30～600秒，以達(dá)到約50～1000的下蝕量R，而同時(shí)的橫蝕量E介于20～500之間。底切121形成之后，如同上述三柵極MOSFET的制程流程，依序進(jìn)行形成柵極介電層114A、形成柵極電極115A等步驟。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，但是并非用以限定本發(fā)明，任何本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，所做出的等效結(jié)構(gòu)變換，均包含在本發(fā)明的專(zhuān)利范圍內(nèi)。
權(quán)利要求
1.一種使用多柵極晶體管的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器至少包含至少一第一多柵極晶體管，該第一多柵極晶體管包含一第一源極連接至一電源供應(yīng)器，一第一漏極連接至一輸出端，以及一第一柵極電極；至少一第二多柵極晶體管，該第二多柵極晶體管包含一第二源極連接至一接地端，一第二漏極連接至該輸出端，以及一第二柵極電極；以及一輸入端，連接至該第一柵極電極與該第二柵極電極。
2.如權(quán)利要求1所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該第一多柵極晶體管與該第二多柵極晶體管為三柵極晶體管。
3.如權(quán)利要求1所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該第一多柵極晶體管與該第二多柵極晶體管為奧米格場(chǎng)效晶體管。
4.如權(quán)利要求1所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該第一多柵極晶體管或該第二多柵極晶體管至少包含一半導(dǎo)體鰭，位于一基材上方，該基材上層包含有一絕緣層，一柵極介電層，位于該半導(dǎo)體鰭表面；一柵極電極，位于該柵極介電層表面；以及一源極與一漏極，分別座落于該柵極電極兩側(cè)，而位于該半導(dǎo)體鰭中。
5.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該半導(dǎo)體鰭的材質(zhì)為硅。
6.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該半導(dǎo)體鰭的材質(zhì)為硅-鍺。
7.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該半導(dǎo)體鰭的寬度是不均勻的。
8.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該第一多柵極晶體管的該半導(dǎo)體鰭的寬度與該第二多柵極晶體管的該半導(dǎo)體鰭的寬度不相同。
9.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該第一多柵極晶體管與該第二多柵極晶體管形成在相同的該半導(dǎo)體鰭上。
10.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該第一多柵極晶體管與該第二多柵極晶體管形成在不同的該半導(dǎo)體鰭上。
11.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該絕緣層的材質(zhì)為介電材料。
12.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該絕緣層的材質(zhì)為氧化硅。
13.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該絕緣層的厚度介于20至1000之間。
14.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層的材質(zhì)為二氧化硅。
15.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層的材質(zhì)為氮氧化硅。
16.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層的材質(zhì)為高介電常數(shù)材料，選自氧化鑭、氧化鋁、氧化鉿、氮氧化鉿與氧化鋯之一。
17.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層的材質(zhì)為介電常數(shù)高于5的高介電常數(shù)材料。
18.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層的厚度介于3至100之間。
19.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層位于該半導(dǎo)體鰭側(cè)面與頂部表面的厚度不同。
20.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層位于該半導(dǎo)體鰭頂部表面的厚度比位于該半導(dǎo)體鰭側(cè)面的厚度為薄。
21.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極介電層位于該半導(dǎo)體鰭頂部表面的厚度小于20。
22.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極電極的材質(zhì)為多晶硅。
23.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極電極的材質(zhì)為多晶硅-鍺。
24.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該柵極電極的材質(zhì)為金屬。
25.如權(quán)利要求4所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該源極與該漏極表面有一導(dǎo)體層，該導(dǎo)體層的材質(zhì)選自金屬、金屬硅化物與金屬氮化物之一。
26.如權(quán)利要求25所述的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，其特征在于，該導(dǎo)體層與該源極與該漏極之間的接觸，是位于該半導(dǎo)體鰭側(cè)面與頂部表面。
27.一種多柵極晶體管的制造方法，其特征在于，該多柵極晶體管的制造方法至少包括下列步驟形成一基板，該基板包含一半導(dǎo)體層于一絕緣層上方；圖案化該半導(dǎo)體層，以形成一半導(dǎo)體鰭；形成一柵極介電層，以包覆該半導(dǎo)體鰭的兩垂直側(cè)面與頂部表面；沉積一柵極材料層于該柵極介電層表面；圖案化該柵極材料層，以形成一柵極電極而跨接于該半導(dǎo)體鰭的兩側(cè)面與頂部表面；以及形成一源極與一漏極于該半導(dǎo)體鰭。
28.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該半導(dǎo)體鰭的材質(zhì)為硅。
29.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該半導(dǎo)體鰭的材質(zhì)為硅-鍺。
30.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該絕緣層的材質(zhì)為氧化硅。
31.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，形成該半導(dǎo)體鰭，還包含一鰭表面平坦步驟。
32.如權(quán)利要求31所述的多柵極晶體管的制造方法，其特征在于，該鰭表面平坦步驟包含犧牲式氧化以及在氫氣環(huán)境中進(jìn)行高溫退火。
33.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層的材質(zhì)為二氧化硅。
34.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層的材質(zhì)為氮氧化硅。
35.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層的材質(zhì)為高介電常數(shù)材料，選自氧化鋁、氧化鉿與氧化鋯之一。
36.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層的材質(zhì)為介電常數(shù)高于5的高介電常數(shù)材料。
37.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層的厚度介于3至100之間。
38.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層位于該半導(dǎo)體鰭側(cè)面與頂部表面的厚度不同。
39.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層位于該半導(dǎo)體鰭頂部表面的厚度比位于該半導(dǎo)體鰭側(cè)面的厚度為薄。
40.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極介電層位于該半導(dǎo)體鰭頂部表面的厚度小于20。
41.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極電極的材質(zhì)為多晶硅。
42.如權(quán)利要求27所述的多柵極晶體管的制造方法，其特征在于，該柵極電極的材質(zhì)為多晶硅-鍺。
全文摘要
一種使用多柵極晶體管的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器，該互補(bǔ)式金屬氧化物半導(dǎo)體晶體管反向器包含至少一第一多柵極晶體管，該第一多柵極晶體管包含一第一源極連接至一電源供應(yīng)器，一第一漏極連接至一輸出端，以及一第一柵極電極；至少一第二多柵極晶體管，該第二多柵極晶體管包含一第二源極連接至一接地端，一第二漏極連接至該輸出端，以及一第二柵極電極；以及一輸入端，連接至該第一柵極電極與該第二柵極電極。
文檔編號(hào)H01L21/8238GK1507063SQ0312384
公開(kāi)日2004年6月23日 申請(qǐng)日期2003年5月14日 優(yōu)先權(quán)日2002年12月6日
發(fā)明者楊育佳, 楊富量, 胡正明 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司