專(zhuān)利名稱(chēng)：制造1t1r電阻型存儲(chǔ)陣列的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息存儲(chǔ)設(shè)備，更具體而言，涉及一種結(jié)合了電阻型存儲(chǔ)元件的存儲(chǔ)單元陣列。
背景技術(shù)：
現(xiàn)在多種新材料使得制造基于電阻改變的非揮易失性存儲(chǔ)單元成為可能。在具有鈣鈦礦結(jié)構(gòu)的材料中，巨磁阻(CMR)材料和高溫超導(dǎo)(HTSC)材料是電阻特性可以被外部影響所改變的材料。
例如，具有鈣鈦礦結(jié)構(gòu)的材料，特別是CMR和HTSC材料，其性質(zhì)可以通過(guò)向薄膜或松散材料施加一種或多種短的電脈沖而改變。脈沖的電場(chǎng)強(qiáng)度或電流密度足以轉(zhuǎn)換材料的物理狀態(tài)，從而改變材料的性質(zhì)。脈沖能量是足夠低的，不會(huì)破壞材料，或者造成明顯的損壞?？梢韵虿牧鲜┘佣鄠€(gè)脈沖以增加材料性質(zhì)的改變?？梢愿淖兊囊粋€(gè)性質(zhì)是材料的電阻。采用與誘導(dǎo)初始改變所用脈沖極性相反的脈沖，可以至少部分逆轉(zhuǎn)改變。

發(fā)明內(nèi)容
本發(fā)明提供了一種形成1T1R電阻型存儲(chǔ)陣列的方法。該方法包括在基片上形成晶體管陣列?？梢圆捎眠m用于形成晶體管陣列以及至少在一些配套電路中使用的晶體管的方法，來(lái)形成晶體管。配套電路在這里定義為任何非存儲(chǔ)設(shè)備，它們可以和電阻型存儲(chǔ)陣列相連，例如編碼、解碼、數(shù)據(jù)處理或計(jì)算電路。晶體管包括帶有氮化物側(cè)壁的多晶硅化物(多晶硅化物)/氧化物/氮化物柵層疊(gate stack)。將硅氧化物絕緣層沉積并平面化，例如使用CMP，使之和柵層疊水平。使用光致抗蝕劑形成位接觸圖。然后打開(kāi)位接觸開(kāi)口，暴露晶體管的漏區(qū)。然后將一種金屬，例如Pt或Ir，沉積并平面化至與柵層疊水平，形成底電極。再將電阻型存儲(chǔ)材料沉積在底電極上，如果可能覆蓋整個(gè)晶體管陣列。然后在電阻型存儲(chǔ)材料上形成頂電極。
使用本方法，可以形成電阻型存儲(chǔ)陣列，而不顯著增加附加步驟，可以用作和形成配套電路有關(guān)的處理步驟，來(lái)形成組成電阻型存儲(chǔ)陣列的晶體管陣列。
本發(fā)明在半導(dǎo)體基片上形成1T1R電阻型存儲(chǔ)陣列結(jié)構(gòu)的方法包括a)在半導(dǎo)體基片上形成覆蓋門(mén)氧化物的多晶硅化物/氧化物/氮化物柵層疊；b)制造鄰近柵層疊的源和漏區(qū)；c)用自對(duì)準(zhǔn)金屬硅化(salicide)方法在暴露的源和漏區(qū)上形成自對(duì)準(zhǔn)金屬硅化物；d)沿著柵層疊形成氮化物側(cè)壁；e)沉積和平面化硅氧化物絕緣層，使其和柵層疊水平；f)制作布線圖案和蝕刻連接漏區(qū)的位接觸；g)沉積和平面化底電極；h)沉積電阻型存儲(chǔ)材料層；以及i)在電阻型存儲(chǔ)材料上形成頂電極。
形成多晶硅化物/氧化物/氮化物柵層疊可以包括a)沉積覆蓋門(mén)氧化物的多晶硅化物層；b)沉積覆蓋多晶硅化物層的第一層硅氧化物層；c)沉積覆蓋硅氧化物層的氮化物層；d)形成和制作光致抗蝕劑掩模圖案，以限定柵層疊區(qū)域；和e)蝕刻?hào)艑盈B區(qū)域以外的氮化物層、氧化物層和多晶硅化物層，形成柵層疊。
沉積多晶硅化物層時(shí)，可以沉積多晶硅化物至約100nm～200nm的厚度。
沉積第一層硅氧化物層時(shí)，可以沉積硅氧化物至約100nm～200nm的厚度。
沉積氮化物層時(shí)，可以沉積氮化物至約50nm～100nm的厚度。
制造源和漏區(qū)可以包括三價(jià)磷離子和砷離子的注入。
制造源和漏區(qū)還可以包括LDD和Halo插入物。
形成氮化物側(cè)壁可以包括沉積50nm～150nm的氮化物，隨后進(jìn)行蝕刻。
可以在沉積底電極之前先沉積阻擋層金屬。
沉積和平面化底電極可以制造出Pt或Ir底電極。
沉積電阻型存儲(chǔ)材料層可以沉積CMR或HTSC材料。
沉積電阻型存儲(chǔ)材料層可以沉積PCMO。
還可以包括蝕刻電阻型存儲(chǔ)材料，以形成覆蓋在底電極上的電阻型存儲(chǔ)鍵(stud)，沉積和平面化和電阻型存儲(chǔ)鍵水平的氧化物，之后在電阻型存儲(chǔ)鍵上形成頂電極。
在沉積氧化物之前，還可以包括沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
沉積電阻型存儲(chǔ)材料層可以包括如下步驟沉積氧化物層，蝕刻溝渠以打開(kāi)和底電極的接觸點(diǎn)，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，并蝕刻阻擋絕緣體，從底電極上清除阻擋絕緣體，沉積并平面化電阻型存儲(chǔ)材料，形成電阻型存儲(chǔ)鍵。
形成頂電極可以形成Pt或Ir頂電極。
在半導(dǎo)體基片上形成1T1R電阻型存儲(chǔ)陣列結(jié)構(gòu)的方法可以包括a)形成含具有氮化物側(cè)壁的多晶硅化物/氧化物/氮化物柵層疊的晶體管陣列，晶體管包括和柵層疊相鄰的源和漏區(qū)；b)自對(duì)準(zhǔn)金屬硅化源和漏區(qū)；c)沉積并平面化和多晶硅化物/氧化物/氮化物柵層疊水平的硅氧化物層；d)制作光致抗蝕劑圖案，限定至少部分處于至少一個(gè)晶體管漏極上的位接觸點(diǎn)；e)蝕刻硅氧化物層，打開(kāi)至少和一個(gè)晶體管漏極接觸的位接觸點(diǎn)；f)沉積底電極材料，并將底電極材料平面化使其和多晶硅化物/氧化物/氮化物柵層疊水平；g)在底電極上沉積電阻型存儲(chǔ)材料；以及h)在電阻型存儲(chǔ)材料上形成頂電極。
在形成晶體管陣列的同時(shí)，可以包括形成晶體管陣列以外的、圍繞著陣列部分的晶體管。
還可以包括形成陣列以外的、圍繞著陣列部分的晶體管和晶體管陣列之間的電接觸。
沉積底電極材料可以沉積Pt。
沉積電阻型存儲(chǔ)材料可以沉積CMR或HTSC材料。
沉積電阻型存儲(chǔ)材料可以沉積PCMO。
還可以包括蝕刻電阻型存儲(chǔ)材料，以形成覆蓋在底電極上的電阻型存儲(chǔ)鍵，沉積并平面化氧化物，使其和電阻型存儲(chǔ)鍵水平，之后在電阻型存儲(chǔ)鍵上形成頂電極。
在沉積氧化物之前，還可以包括沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
沉積電阻型存儲(chǔ)材料層可以包括沉積氧化物層，蝕刻溝渠以打開(kāi)和底電極的接觸點(diǎn)，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，并蝕刻阻擋絕緣體，從底電極上清除阻擋絕緣體，沉積并平面化電阻型存儲(chǔ)材料，形成電阻型存儲(chǔ)鍵。
附圖簡(jiǎn)述

圖1是電阻型存儲(chǔ)陣列的示意圖。
圖2是電阻型存儲(chǔ)陣列的平面視圖。
圖3是通過(guò)一條位線截取的電阻型存儲(chǔ)陣列的橫斷面視圖。
圖4是在相鄰位線之間截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖5是通過(guò)一條位線截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖6是在相鄰位線之間截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖7是通過(guò)一條位線截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖8是在相鄰位線之間截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖9是通過(guò)一條位線截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖10是在相鄰位線之間截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖11是通過(guò)一條位線截取的電阻型存儲(chǔ)陣列的橫斷面圖。
圖12是在相鄰位線之間截取的電阻型存儲(chǔ)陣列的橫斷面圖。
具體實(shí)施例方式
圖1是1T1R存儲(chǔ)陣列10的一個(gè)實(shí)施方案的示意圖，顯示的是一個(gè)24位1T1R存儲(chǔ)陣列。如圖所示，有四個(gè)字線12，編號(hào)為W1-W4，六個(gè)位線14，編號(hào)為B1-B6。每個(gè)位16(用虛線表示)由晶體管18和電阻元件20組成，因此可以將該存儲(chǔ)元件稱(chēng)作1-晶體管、1-電阻器存儲(chǔ)位，或者1T1R存儲(chǔ)位。每個(gè)晶體管18都有門(mén)22，該門(mén)和一個(gè)字線12相連。電阻元件20連接在晶體管18的漏24和位線14之間。晶體管18有一個(gè)和普通源28(標(biāo)為Vs)相連的源26。如該實(shí)施方案所示的，相鄰晶體管18的源26是連接在一起的，這樣可以減少陣列面積。
圖2是處理過(guò)程中的1T1R存儲(chǔ)陣列10的平面視圖。如該實(shí)施方案所示，有4個(gè)字線12，編號(hào)為W1-W4，和3個(gè)位線14，編號(hào)為B1-B3，形成一個(gè)12位存儲(chǔ)陣列。
圖3是圖2存儲(chǔ)陣列沿著一條位線14的橫斷面圖，對(duì)應(yīng)于圖2中“A-A”標(biāo)志的橫斷面。圖4顯示了對(duì)應(yīng)于圖2中“B-B”的橫斷面，其是從兩個(gè)相鄰位線14之間截取的橫斷面圖?？梢圆捎帽绢I(lǐng)域普通技術(shù)人員都熟知的標(biāo)準(zhǔn)方法，在基片50上形成任何所需的井和淺溝隔離(STI)48。門(mén)氧化物52生長(zhǎng)在基片50上。沉積多晶硅化物54層，隨后是氧化物56層和氮化物58層。此處所用的術(shù)語(yǔ)氧化物是指硅氧化物，包括二氧化硅。術(shù)語(yǔ)氮化物一般指的是氮化硅。例如，多晶硅化物54的厚度可以為約100nm～200nm；氧化物56可以厚約100nm～200nm，而氮化物58可以厚約50nm～100nm。將光致抗蝕劑沉積并形成圖案。然后如圖3和圖4所示，蝕刻多晶硅化物54、氧化物56和氮化物58層，形成柵層疊60。然后進(jìn)行三價(jià)磷或砷N+源/漏離子注入，制造源區(qū)62和漏區(qū)64。N+離子注入可以包括輕攙雜漏極(LDD)。N+離子注入可以包括Halo離子注入。這兩種注入方法都可以和配套電路(如果有的話)相連接使用，以便這些工序和存儲(chǔ)陣列連接時(shí)不需要向總工序中添加加工步驟。
如圖5和圖6所示，優(yōu)選沉積的氮化物層厚度為約50nm～150nm，并蝕刻形成氮化物側(cè)壁66。圖5相當(dāng)于形成了氮化物側(cè)壁66以后的圖3。圖6和形成了氮化物側(cè)壁66的圖4相對(duì)應(yīng)。然后進(jìn)行自對(duì)準(zhǔn)金屬硅化處理，將對(duì)應(yīng)于源/漏區(qū)62和64的N+區(qū)以及在存儲(chǔ)陣列內(nèi)對(duì)應(yīng)于p-井帶(未顯示)的P+區(qū)進(jìn)行自對(duì)準(zhǔn)金屬硅化?？梢圆捎米詫?duì)準(zhǔn)金屬硅化法來(lái)形成普通源線，例如在相鄰晶體管之間的。如果存儲(chǔ)陣列和配套電路同時(shí)形成，P+區(qū)還可以對(duì)應(yīng)于某些配套電路的源/漏區(qū)(未顯示)。
用CVD法沉積硅氧化物70至適合用CMP法進(jìn)行平面化的厚度。例如，沉積的硅氧化物厚度可以是柵層疊60高度的約1.5倍。然后用CMP法對(duì)硅氧化物70進(jìn)行平面化。在一個(gè)實(shí)施方案中，將平面化停止在氮化物58處，得到如圖7和圖8所示的結(jié)構(gòu)，其中圖7相當(dāng)于沉積和平面化硅氧化物70以后的圖5，圖8同樣相當(dāng)于附加處理后的圖6。
在位觸點(diǎn)蝕刻上使用光致抗蝕劑并形成圖案。采用選擇性蝕刻氧化物來(lái)打開(kāi)位觸點(diǎn)。因?yàn)閷?duì)氮化物蝕刻的氧化物的高度選擇性，掩模圖案和氮化物58的重疊是可以容忍的。由于蝕刻處理的選擇性，硅氧化物被蝕刻時(shí)不蝕刻?hào)艑盈B上面的氮化物，這提供了至少一些自動(dòng)調(diào)整的位接觸點(diǎn)。將阻擋金屬，例如TiN、TaN、TaAlNx沉積，形成薄阻擋層(未顯示)。然后沉積底電極材料。例如，底電極材料可以是鉑或銥。將底電極材料平面化，例如使用CMP，使其和氮化物58水平，制造出底電極74。所得的結(jié)構(gòu)見(jiàn)圖9(對(duì)應(yīng)于在一條位線上的橫斷面)和圖10(對(duì)應(yīng)于相鄰位線之間的橫斷面)。
在一個(gè)實(shí)施方案中，電阻型存儲(chǔ)材料76是沉積在跨越存儲(chǔ)陣列10的底電極74上的?；蛘?，將電阻型存儲(chǔ)材料76沉積在整個(gè)晶片上，并將其從存儲(chǔ)陣列10以外的區(qū)域中清除掉。電阻型存儲(chǔ)材料76由任何能夠響應(yīng)電脈沖而改變電阻的材料組成，例如諸如PCMO的CMR和HTSC材料。然后通過(guò)沉積頂電極材料，例如鉑或銥，來(lái)形成頂電極78，形成圖案和蝕刻頂電極材料，形成一個(gè)或多個(gè)頂電極78，相當(dāng)于位線14。所得的存儲(chǔ)陣列結(jié)構(gòu)由圖11和圖12所示的橫斷面圖來(lái)說(shuō)明，其中圖11相當(dāng)于在一條位線處的橫截面，而圖12相當(dāng)于相鄰位線之間的橫截面。
在第二種實(shí)施方案中，沉積的電阻型存儲(chǔ)材料層76重疊在存儲(chǔ)陣列上，并被蝕刻成重疊在底電極74上的電阻型存儲(chǔ)鍵(未顯示)。沉積厚度約10nm～50nm的阻擋絕緣體(例如Si3N4、Al3O5或TiO2)薄層，隨后沉積氧化物層。氧化物層的厚度適合于CMP平面化，例如為電阻型存儲(chǔ)鍵高度的1.5倍。然后可以使用CMP將氧化物層平面化，使其和電阻型存儲(chǔ)鍵水平。平面化處理在形成頂電極78之前，將阻擋絕緣體從電阻型存儲(chǔ)鍵的頂部清除。
在第三種實(shí)施方案中，采用單波紋裝飾法制成電阻型存儲(chǔ)鍵。沉積氧化物層至厚度約100nm～300nm。蝕刻穿過(guò)氧化物到達(dá)底電極74的溝渠。沿著溝渠，包括溝渠的側(cè)壁，沉積諸如Si3N4、Al3O5或TiO2的阻擋絕緣體薄層，其厚度約10nm～50nm。阻擋絕緣體是蝕刻的等離子體，平面表面，包括底電極74上的阻擋絕緣體被蝕刻掉，留下溝渠側(cè)壁上的阻擋絕緣體。將電阻型存儲(chǔ)材料76沉積并平面化，形成電阻型存儲(chǔ)鍵(未顯示)。然后形成重疊在電阻型存儲(chǔ)鍵上的頂電極78。
盡管上述實(shí)施方案中采用N+離子插入物來(lái)形成源和漏區(qū)，也可以用P+離子插入物取而代之。
已經(jīng)結(jié)合形成1T1R電阻型存儲(chǔ)陣列描述了一種形成晶體管的方法。該方法可以像用于存儲(chǔ)陣列那樣用于形成輔助電子儀器(其他的圍繞在陣列部分周?chē)木w管)。例如，輔助電子儀器(其他的圍繞在陣列部分周?chē)木w管)可以和晶體管陣列同時(shí)形成?；蛘?，可以采用至少一些上述的處理步驟來(lái)形成輔助電子儀器和存儲(chǔ)陣列晶體管?？梢允褂脗溥x方法形成晶體管，包括例如摻合高-k介電材料的方法。一旦形成了晶體管，制造(通)向漏區(qū)的接觸點(diǎn)，并沉積電阻型存儲(chǔ)材料，如上所述的形成1T1R電阻型存儲(chǔ)陣列?；蛘?，在輔助電子儀器和晶體管同時(shí)形成的情況下，可以在晶體管陣列和輔助晶體管之間形成電接觸點(diǎn)。
提供了一種形成1T1R電阻型存儲(chǔ)陣列的方法。在半導(dǎo)體基片上形成1T1R電阻型存儲(chǔ)陣列結(jié)構(gòu)的方法包括形成晶體管陣列，該晶體管陣列包括具有氮化物側(cè)壁的多晶硅化物/氧化物/氮化物柵層疊，晶體管包括和柵層疊相鄰的源和漏區(qū)。將絕緣層沉積并平面化，使其和多晶硅化物/氧化物/氮化物柵層疊水平。沉積并平面化一種金屬形成底電極。在電阻型存儲(chǔ)材料上形成頂電極。1T1R電阻型存儲(chǔ)陣列可以和形成于同一基片上的配套電路相連，作為存儲(chǔ)陣列。配套電路可以公用形成存儲(chǔ)陣列晶體管的許多處理步驟。
權(quán)利要求
1.一種在半導(dǎo)體基片上形成1T1R電阻型存儲(chǔ)陣列結(jié)構(gòu)的方法，該方法包括a)在半導(dǎo)體基片上形成覆蓋門(mén)氧化物的多晶硅化物/氧化物/氮化物柵層疊；b)制造鄰近柵層疊的源和漏區(qū)；c)在暴露的源和漏區(qū)上進(jìn)行自對(duì)準(zhǔn)金屬硅化方法，以形成自對(duì)準(zhǔn)金屬硅化物；d)沿著柵層疊形成氮化物側(cè)壁；e)沉積和平面化硅氧化物絕緣層，使其和柵層疊水平；f)制作布線圖案和蝕刻連接漏區(qū)的位接觸點(diǎn)；g)沉積和平面化底電極；h)沉積電阻型存儲(chǔ)材料層；以及i)在電阻型存儲(chǔ)材料上形成頂電極。
2.權(quán)利要求1的方法，其中形成多晶硅化物/氧化物/氮化物柵層疊包括a)沉積覆蓋門(mén)氧化物的多晶硅化物層；b)沉積覆蓋多晶硅化物層的第一層硅氧化物層；c)沉積覆蓋硅氧化物層的氮化物層；d)形成和制作光致抗蝕劑掩模圖案，以限定柵層疊區(qū)域；和e)蝕刻?hào)艑盈B區(qū)域以外的氮化物層、氧化物層和多晶硅化物層，形成柵層疊。
3.權(quán)利要求2的方法，其中沉積多晶硅化物層時(shí)，沉積多晶硅化物至約100nm～200nm的厚度。
4.權(quán)利要求2的方法，其中沉積第一層硅氧化物層時(shí)，沉積硅氧化物至約100nm～200nm的厚度。
5.權(quán)利要求2的方法，其中沉積氮化物層時(shí)，沉積氮化物至約50nm～100nm的厚度。
6.權(quán)利要求1的方法，其中制造源和漏區(qū)包括三價(jià)磷和砷離子的注入。
7.權(quán)利要求6的方法，其中制造源和漏區(qū)還包括LDD和Halo插入物。
8.權(quán)利要求1的方法，其中形成氮化物側(cè)壁包括沉積50nm～150nm的氮化物，隨后進(jìn)行蝕刻。
9.權(quán)利要求1的方法，其中在沉積底電極之前先沉積阻擋金屬。
10.權(quán)利要求1的方法，其中沉積和平面化底電極制造出Pt或Ir底電極。
11.權(quán)利要求1的方法，其中沉積電阻型存儲(chǔ)材料層時(shí)，沉積的是CMR或HTSC材料。
12.權(quán)利要求11的方法，其中沉積電阻型存儲(chǔ)材料層時(shí)，沉積的是PCMO。
13.權(quán)利要求1的方法，還包括蝕刻電阻型存儲(chǔ)材料，以形成覆蓋在底電極上的電阻型存儲(chǔ)鍵，沉積并平面化氧化物，使之和電阻型存儲(chǔ)鍵水平，之后在電阻型存儲(chǔ)鍵上形成頂電極。
14.權(quán)利要求13的方法，在沉積氧化物之前，還包括沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
15.權(quán)利要求1的方法，其中沉積電阻型存儲(chǔ)材料層包括沉積氧化物層，蝕刻溝渠以打開(kāi)和底電極的接觸點(diǎn)，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，并蝕刻阻擋絕緣體，從底電極上清除阻擋絕緣體，沉積并平面化電阻型存儲(chǔ)材料，形成電阻型存儲(chǔ)鍵。
16.權(quán)利要求1的方法，其中形成頂電極時(shí)，形成的是Pt或Ir頂電極。
17.一種在半導(dǎo)體基片上形成1T1R電阻型存儲(chǔ)陣列結(jié)構(gòu)的方法，該方法包括a)形成含具有氮化物側(cè)壁的多晶硅化物/氧化物/氮化物柵層疊的晶體管陣列，所述晶體管包括和柵層疊相鄰的源和漏區(qū)；b)自對(duì)準(zhǔn)金屬硅化源和漏區(qū)；c)沉積并平面化硅氧化物層，使其和多晶硅化物/氧化物/氮化物柵層疊水平；d)制作光致抗蝕劑圖案，以限定位接觸點(diǎn)，使其至少部分處于至少一個(gè)晶體管漏極上；e)蝕刻硅氧化物層，打開(kāi)和至少一個(gè)晶體管漏極接觸的位接觸點(diǎn)；f)沉積底電極材料，并將底電極材料平面化，使其和多晶硅化物/氧化物/氮化物柵層疊水平；g)在底電極上沉積電阻型存儲(chǔ)材料；以及h)在電阻型存儲(chǔ)材料上形成頂電極。
18.權(quán)利要求17的方法，還包括在形成晶體管陣列的同時(shí)，形成晶體管陣列以外的、圍繞著陣列部分的晶體管。
19.權(quán)利要求18的方法，還包括形成陣列以外的、圍繞著陣列部分的晶體管和晶體管陣列之間的電接觸點(diǎn)。
20.權(quán)利要求18的方法，其中沉積底電極材料時(shí)，沉積的是Pt。
21.權(quán)利要求18的方法，其中沉積電阻型存儲(chǔ)材料時(shí)，沉積的是CMR或HTSC材料。
22.權(quán)利要求18的方法，其中沉積電阻型存儲(chǔ)材料時(shí)，沉積的是PCMO。
23.權(quán)利要求17的方法，還包括蝕刻電阻型存儲(chǔ)材料，以形成覆蓋底電極的電阻型存儲(chǔ)鍵，沉積并平面化氧化物，使其和電阻型存儲(chǔ)鍵水平，之后在電阻型存儲(chǔ)鍵上形成頂電極。
24.權(quán)利要求23的方法，還包括在沉積氧化物之前，沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
25.權(quán)利要求17的方法，其中沉積電阻型存儲(chǔ)材料層包括沉積氧化物層，蝕刻溝渠以打開(kāi)和底電極的接觸點(diǎn)，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，并蝕刻阻擋絕緣體，以從底電極上清除阻擋絕緣體，沉積并平面化電阻型存儲(chǔ)材料，以形成電阻型存儲(chǔ)鍵。
全文摘要
一種在半導(dǎo)體基片上形成1T1R電阻型存儲(chǔ)陣列結(jié)構(gòu)的方法，包括a)在半導(dǎo)體基片上形成覆蓋門(mén)氧化物的多晶硅化物/氧化物/氮化物柵層疊；b)制造鄰近柵層疊的源和漏區(qū)；c)在暴露的源和漏區(qū)上進(jìn)行自對(duì)準(zhǔn)金屬硅化，以形成自對(duì)準(zhǔn)金屬硅化物；d)沿著柵層疊形成氮化物側(cè)壁；e)沉積和平面化硅氧化物絕緣層，使其和柵層疊水平；f)制作布線圖案和蝕刻連接漏區(qū)的位接觸點(diǎn)；g)沉積和平面化底電極；h)沉積電阻型存儲(chǔ)材料層；以及i)在電阻型存儲(chǔ)材料上形成頂電極。
文檔編號(hào)H01L39/00GK1485901SQ0313312
公開(kāi)日2004年3月31日 申請(qǐng)日期2003年7月24日 優(yōu)先權(quán)日2002年9月26日
發(fā)明者許勝籘, 莊維佛, 許勝 申請(qǐng)人:夏普株式會(huì)社