專利名稱：具有利用超薄介質(zhì)擊穿現(xiàn)象的存儲(chǔ)器的射頻電子標(biāo)簽芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到射頻電子標(biāo)簽芯片，更具體地說(shuō)，涉及到用不揮發(fā)性可編程半導(dǎo)體存儲(chǔ)器來(lái)保存信息的一種射頻電子標(biāo)簽芯片。不揮發(fā)性可編程半導(dǎo)體存儲(chǔ)器利用超薄介質(zhì)，比如說(shuō)MOS柵介質(zhì)的擊穿現(xiàn)象來(lái)保存數(shù)字信息。
背景技術(shù)：
射頻電子標(biāo)簽由耦合元件和包括至少一塊具有存儲(chǔ)器的集成電路芯片組成。它的讀寫(xiě)為非接觸式，它與讀寫(xiě)器之間的通信是通過(guò)微波實(shí)現(xiàn)。這里使用的“射頻電子標(biāo)簽”這個(gè)詞語(yǔ)包括具有存儲(chǔ)器的芯片。射頻電子標(biāo)簽可以包括也可不包括微處理器，或由狀態(tài)機(jī)代替。至少部分標(biāo)簽可以通過(guò)編程來(lái)構(gòu)成一個(gè)只讀標(biāo)簽(可用于產(chǎn)品標(biāo)識(shí)等)。使用的存儲(chǔ)器品種一般是快閃存儲(chǔ)器或電可擦可編程ROM(EEPROM)。
射頻電子標(biāo)簽中一般保存有約定格式的電子數(shù)據(jù)，在實(shí)際應(yīng)用中，射頻電子標(biāo)簽附著在待識(shí)別物體的表面。射頻電子標(biāo)簽廣泛應(yīng)用于電子票證(TICKETING)、圖書(shū)館、航空行李管理、郵政快遞包裹及防偽市場(chǎng)，如有價(jià)證券、證件、高級(jí)商品皆可發(fā)揮其功效。應(yīng)該指出的是，本文使用了射頻電子標(biāo)簽或芯片等詞語(yǔ)來(lái)敘述至少具有一塊集成電子電路的一種器件，而這種集成電子電路至少有一個(gè)存儲(chǔ)器。
有的射頻電子標(biāo)簽使用快閃或者EEPROM存儲(chǔ)器來(lái)作為其存儲(chǔ)器。快閃FLASH或者EEPROM存儲(chǔ)器的制造需要特殊的半導(dǎo)體制造工藝，所以價(jià)格較貴。而且快閃或者EEPROM存儲(chǔ)器可以被擦除(或重新編程)而沒(méi)有什么表示來(lái)指出已經(jīng)進(jìn)行了重新編程。另外，因?yàn)榭扉W和EEPROM存儲(chǔ)器是以浮置柵上的電荷存儲(chǔ)為基礎(chǔ)的，存儲(chǔ)器的穩(wěn)定性隨著時(shí)間的加長(zhǎng)或遭受應(yīng)力(無(wú)論是機(jī)械應(yīng)力或電場(chǎng)應(yīng)力)時(shí)通過(guò)各種機(jī)制，比如應(yīng)力感應(yīng)的漏泄電流(SILC)，造成電荷漏泄而成問(wèn)題。
其它種類的射頻電子標(biāo)簽有的使用反熔絲技術(shù)來(lái)制作射頻電子標(biāo)簽的存儲(chǔ)器。例如，美國(guó)專利號(hào)5,917,229敘述了這種技術(shù)。但是反熔絲的制造技術(shù)也比較貴，而且需要特殊的半導(dǎo)體制造工藝；作為背景，不揮發(fā)性存儲(chǔ)器在去除電源后能夠保持所存儲(chǔ)的數(shù)據(jù)，這是許多種計(jì)算機(jī)和其它電子設(shè)備所需要的，或至少是非常期望的。通常的一種不揮發(fā)性存儲(chǔ)器是可編程只讀存儲(chǔ)器(“PROM”)，它利用字線和位線的交叉點(diǎn)元件(如熔絲，反熔絲)和俘獲電荷器件(如浮置柵雪崩注入金屬氧化物半導(dǎo)體(”FAMOS”)晶體管來(lái)存儲(chǔ)邏輯信息。PROM通常是不可再編程的。
一個(gè)例子就是2001年4月10日頒發(fā)給Reisinger等人的一項(xiàng)美國(guó)專利(專利號(hào)6,215,140)所披露的使用電容中的二氧化硅層的擊穿來(lái)存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)的一種PROM單元。Reisinger等人披露的基本PROM利用一個(gè)氧化物電容和一個(gè)結(jié)型二極管進(jìn)行一系列的組合作為交叉點(diǎn)元件。一個(gè)完好無(wú)損的電容代表邏輯0，一個(gè)被電擊穿的電容代表邏輯1。二氧化硅層的厚度調(diào)節(jié)到能夠獲得所期望的性能規(guī)范。二氧化硅的擊穿電荷大約是10C/cm2(庫(kù)侖/cm2)。如果給厚度為10nm的電容介質(zhì)加上一個(gè)10V的電壓(獲得的場(chǎng)強(qiáng)是10mV/cm)，就會(huì)有一個(gè)大約1mA/cm2的電流流動(dòng)。在10V的電壓下，就有大量的時(shí)間對(duì)一個(gè)存儲(chǔ)器單元進(jìn)行編程。然而，為了避免在擊穿時(shí)出現(xiàn)較大的功率損失，將電容介質(zhì)設(shè)計(jì)得更薄一些更為有利。例如，電容介質(zhì)厚度為3到4nm的一個(gè)存儲(chǔ)器單元結(jié)構(gòu)可在1.5V左右的電壓下工作。電容介質(zhì)在這個(gè)電壓下還不會(huì)擊穿，所以1.5V用來(lái)讀出存儲(chǔ)器單元的數(shù)據(jù)就足夠了。數(shù)據(jù)在比如說(shuō)5V下存儲(chǔ)，在這種情況下，可在1毫秒(ms)時(shí)間內(nèi)對(duì)一個(gè)存儲(chǔ)器單元結(jié)構(gòu)中的一個(gè)單元串完成編程。在這種情況下每cm2電容介質(zhì)的能量損失是50瓦左右(10庫(kù)侖×5V)。如果所期望的功率損失是0.5瓦左右，需要大約100秒的時(shí)間來(lái)完成一個(gè)一千兆位存儲(chǔ)器的編程。如果允許的功率損失更高，完成編程的時(shí)間相應(yīng)地就會(huì)更快一些。
有些種類的不揮發(fā)性存儲(chǔ)器可以反復(fù)地編程和擦除，包括通常稱為EPROM的可擦除可編程只讀存儲(chǔ)器和通常稱為EEPROM的電可擦可編程只讀存儲(chǔ)器。EPROM存儲(chǔ)器應(yīng)用紫外光擦除，用各種電壓編程；而EEPROM的擦除和編程都是用各種電壓來(lái)進(jìn)行。EPROMs和EEPROMs都有適當(dāng)?shù)慕Y(jié)構(gòu)(通常稱為浮置柵)根據(jù)上面要存儲(chǔ)的數(shù)據(jù)進(jìn)行充電和放電。浮置柵上的電荷建立起器件的閾值電壓，即VT，當(dāng)讀出存儲(chǔ)器時(shí)就檢測(cè)出這個(gè)閾值電壓來(lái)確定保存的數(shù)據(jù)。通常的研究工作都是致力于盡量減小這些種類的存儲(chǔ)器單元中柵氧化層的應(yīng)力。
有一種器件稱之為金屬氮化物氧化物硅(“MNOS”)器件，它的溝道位于源極和漏極之間的硅中，上面覆蓋著一個(gè)包括有一層二氧化硅層、一層氮化硅層和一層鋁層的柵結(jié)構(gòu)。給柵極加上適當(dāng)?shù)碾妷好}沖，MNOS器件就可以在VTH(high)和VTH(low)這兩種閾值電壓態(tài)之間轉(zhuǎn)換。這種轉(zhuǎn)換使電子被俘獲在氧化物—氮化物柵中(VTH(high))或從氧化物—氮化物柵中被驅(qū)趕出來(lái)(VTH(low))。通常的研究工作都是致力于盡量減少這些種類的存儲(chǔ)器單元中的柵氧化層的應(yīng)力。
1977年7月19日頒發(fā)給Hoffman等人的一項(xiàng)美國(guó)專利(專利號(hào)4,037,243)披露了一種利用柵控二極管的柵存儲(chǔ)電荷來(lái)存儲(chǔ)邏輯0和邏輯1的結(jié)擊穿存儲(chǔ)器單元。電荷通過(guò)利用柵控二極管的p-型電極和柵電極之間形成的一個(gè)電容存儲(chǔ)在柵上。電荷存儲(chǔ)通過(guò)使用由二氧化硅層和氮化硅層代替二氧化硅構(gòu)成的一種電容中的復(fù)合介質(zhì)而得到增強(qiáng)。給柵控二極管的電極加上一個(gè)擦除電壓就使氧化層—氮化層界面充滿負(fù)電荷，該負(fù)電荷在完成擦除操作后仍得到保持。這種負(fù)的界面電荷使得柵控二極管即使在去除了擦除電壓后也會(huì)在一種感應(yīng)的結(jié)模式下工作。在以后讀出柵控二極管時(shí)，它的溝道呈現(xiàn)出一種場(chǎng)感應(yīng)結(jié)擊穿而出現(xiàn)飽和電流流動(dòng)。場(chǎng)擊穿電壓低于金相結(jié)擊穿電壓。然而，給柵控二極管的電極加上一個(gè)寫(xiě)電壓會(huì)使二氧化硅/氮化硅界面充滿正電荷，這種正電荷在完成寫(xiě)操作后仍得到保持。此后在讀出柵控二極管時(shí)，因?yàn)闆](méi)有溝道存在，所以不會(huì)被擊穿。只有一個(gè)微弱的電流在流動(dòng)。檢測(cè)出的不同電流就指示出不同的邏輯態(tài)。
制造各種不揮發(fā)性存儲(chǔ)器所使用的各種工藝在改進(jìn)方面總的說(shuō)來(lái)落后于廣泛使用的工藝，比如先進(jìn)的CMOS邏輯工藝。例如，諸如快閃EEPROM器件那樣的器件制造工藝比起先進(jìn)的CMOS邏輯工藝來(lái)，需要使用多30％的光刻步驟來(lái)制作高壓發(fā)生電路所需要的各種特殊區(qū)域和結(jié)構(gòu)、三阱、浮置柵、ONO層以及這種器件中通?？吹降奶厥庠唇Y(jié)和漏結(jié)。相應(yīng)地，制作快閃器件的工藝要比標(biāo)準(zhǔn)的先進(jìn)CMOS邏輯工藝落后一到兩代，而每塊圓片的成本要貴30％左右。作為另一個(gè)例子，反熔絲的制作工藝一定適合于制造各種反熔絲結(jié)構(gòu)和高壓電路，但比起標(biāo)準(zhǔn)的先進(jìn)CMOS工藝來(lái)也落后大約一代。
一般，在制作金屬—氧化物—硅(MOS)器件，比如電容和晶體管所使用的二氧化硅層的時(shí)候要特別細(xì)心。為了確保二氧化硅層在制造過(guò)程中和以后的集成電路的正常運(yùn)行中不至遭受應(yīng)力，以便獲得所期望的器件特性而且這些特性不隨時(shí)間而變化，這種高度的細(xì)心是必要的。1993年8月31日頒發(fā)給Kuroda的一項(xiàng)美國(guó)專利(專利號(hào)5,241,200)所披露的在制造過(guò)程中所采取的細(xì)心程度就是一個(gè)例子。該專利披露在一項(xiàng)圓片制造工藝中使用一擴(kuò)散層和一個(gè)旁路結(jié)構(gòu)來(lái)使字線中的累積電荷放電。避免這種電荷積累保證了不會(huì)給柵絕緣膜加上大的電場(chǎng)，從而避免了用字線作為柵極連線的那些晶體管出現(xiàn)特性變化和柵絕緣膜的衰降和擊穿。2001年6月19日頒發(fā)給Tamura等人的一項(xiàng)美國(guó)專利(專利號(hào)6,249,472)所披露的在電路設(shè)計(jì)中為避免晶體管的二氧化硅層在正常的電路運(yùn)行中遭受應(yīng)力所采取的細(xì)心程度也是一個(gè)例子。Tamura等人披露了在一項(xiàng)體現(xiàn)中一個(gè)反熔絲與一個(gè)p-溝MOS晶體管串接、在另一項(xiàng)體現(xiàn)中反熔絲與一個(gè)n-溝MOS晶體管串接的一種反熔絲電路。雖然反熔絲的制造不需要制造反熔絲電路通常所需要的附加膜制造工藝，但Tamura等人卻遇到了另一個(gè)問(wèn)題。當(dāng)反熔絲被短路引出時(shí)，串接的晶體管就暴露在足以擊穿晶體管二氧化硅層的高壓下。Tamura等人披露了給電路增加另一只晶體管來(lái)避免使第一只晶體管暴露于擊穿電位下。

發(fā)明內(nèi)容
本發(fā)明敘述一種利用不揮發(fā)性存儲(chǔ)器、容易讀寫(xiě)、而且數(shù)據(jù)穩(wěn)定性好、制造也比較便宜的具有利用超薄介質(zhì)擊穿現(xiàn)象的存儲(chǔ)器的射頻電子標(biāo)簽芯片。
本發(fā)明的內(nèi)容是一種射頻電子標(biāo)簽包括一個(gè)處理器(或狀態(tài)機(jī))和一個(gè)存儲(chǔ)器，其特征是該存儲(chǔ)器包括(a)一只MOS場(chǎng)效應(yīng)晶體管，該晶體管具有一個(gè)柵極，在柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面有相互隔開(kāi)并在其間確定出一溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；
(b)一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件，該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起；(c)與MOS場(chǎng)效應(yīng)晶體管的柵極連接在一起的一段選線；與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接在一起的第一段存取線；(d)和與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連接在一起的第2段存取線。
本發(fā)明內(nèi)容中每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)反型-允許區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)鄰接。
本發(fā)明內(nèi)容中每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)第2摻雜區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面與MOS數(shù)據(jù)存儲(chǔ)元件第1摻雜區(qū)集成在一起。
本發(fā)明內(nèi)容中MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是通過(guò)一層共同的超薄柵氧化層形成的。
本發(fā)明內(nèi)容中MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)比MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)厚。
本發(fā)明的另一內(nèi)容是一種射頻電子標(biāo)簽，該射頻電子標(biāo)簽包括一個(gè)處理器(或狀態(tài)機(jī))，和一個(gè)具有選擇線和存取線的存儲(chǔ)器陣列，其特征是該存儲(chǔ)器陣列具有大量的可編程只讀存儲(chǔ)器單元，這些存儲(chǔ)器單元有一只選擇晶體管與兩條存取線之間的一個(gè)數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，選擇晶體管的柵極與其中一條選擇線連接在一起，數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)。
該射頻電子標(biāo)簽中，數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
該射頻電子標(biāo)簽中，數(shù)據(jù)存儲(chǔ)元件也可以是一種MOS電容。
本發(fā)明的另一內(nèi)容是對(duì)于包括有一個(gè)可編程只讀存儲(chǔ)器陣列的一種射頻電子標(biāo)簽進(jìn)行編程的方法，其特征是射頻電子標(biāo)簽的可編程只讀存儲(chǔ)器陣列包括大量的行線、大量的列線、至少一條源線、和大量的存儲(chǔ)器單元位于各自的行線和列線的交叉點(diǎn)，每一個(gè)存儲(chǔ)器單元有一個(gè)MOS場(chǎng)效應(yīng)晶體管與列線和至少一條源線的一條之間的一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，MOS晶體管的柵極與其中一條行線連接在一起，MOS數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，這種編程方法包括給其中一條被選擇的行線加上第一個(gè)電壓，開(kāi)啟其柵極與選擇的行線連在一起的每一個(gè)MOS場(chǎng)效應(yīng)晶體管；給其中一條被選擇的列線加上第二個(gè)電壓；和給至少一條源線加上第三個(gè)電壓；其中第二個(gè)電壓和第三個(gè)電壓使與選擇的行線和選擇的列線連在一起的存儲(chǔ)器單元的超薄介質(zhì)的兩端產(chǎn)生一個(gè)足以使超薄介質(zhì)被擊穿的電位差。
該方法中，超薄介質(zhì)的擊穿是一種硬擊穿。
該方法中，超薄介質(zhì)的擊穿也可以是一種軟擊穿。
該方法中，第一個(gè)電壓是2.5V左右，第二個(gè)電壓是7V左右，第三個(gè)電壓是0V左右。
該方法中，也可以第一個(gè)電壓是7V左右，第二個(gè)電壓是7V左右，第三個(gè)電壓是0V左右。
該方法中，還可以第一個(gè)電壓是2.5V左右，第二個(gè)電壓是2.5V左右，第三個(gè)電壓是-4.5V左右。
本發(fā)明的另一內(nèi)容是具有一個(gè)可編程只讀存儲(chǔ)器陣列的一種射頻電子標(biāo)簽，其特征是射頻電子標(biāo)簽的可編程只讀存儲(chǔ)器陣列有大量的行線、大量的列線、至少一條共用線，和大量的存儲(chǔ)器單元位于存儲(chǔ)器中各自的行線和列線的交叉點(diǎn)，每一個(gè)存儲(chǔ)器單元有一個(gè)選擇晶體管與位于其中一條列線和至少一條共用線中的一條之間的一個(gè)數(shù)據(jù)存儲(chǔ)元件連接在一起，選擇晶體管的柵極與其中一條行線連接在一起，數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)。
該射頻電子標(biāo)簽中，數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
該射頻電子標(biāo)簽中，數(shù)據(jù)存儲(chǔ)元件也可以是一種MOS電容。
本發(fā)明的另一內(nèi)容是一種射頻電子標(biāo)簽，該射頻電子標(biāo)簽包括一個(gè)存儲(chǔ)器，其特征是該存儲(chǔ)器包括(a)一個(gè)MOS場(chǎng)效應(yīng)晶體管，該晶體管具有一個(gè)柵極，柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面具有相互隔開(kāi)并在其間確定一個(gè)溝道區(qū)的第一和第二摻雜半導(dǎo)體區(qū)；(b)一個(gè)MOS存儲(chǔ)元件，該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第一摻雜半導(dǎo)體區(qū)，MOS存儲(chǔ)元件的第一摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第一摻雜半導(dǎo)體區(qū)連接在一起；(c)與MOS場(chǎng)效應(yīng)晶體管的柵極連在一起的一段選擇線；與MOS場(chǎng)效應(yīng)晶體管的第二摻雜半導(dǎo)體區(qū)連在一起的第一段存取線；(d)和與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連在一起的第二段存取線。
該射頻電子標(biāo)簽中，每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)反型-允許區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面與MOS數(shù)據(jù)存儲(chǔ)元件的第一摻雜區(qū)鄰接。
該射頻電子標(biāo)簽中，每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有第二個(gè)摻雜區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面與MOS數(shù)據(jù)存儲(chǔ)元件的第一個(gè)摻雜區(qū)集成在一起。
該射頻電子標(biāo)簽中，MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是通過(guò)一共同的超薄柵氧化層形成的。
該射頻電子標(biāo)簽中，MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)比MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)厚。


圖1本發(fā)明采用的一個(gè)存儲(chǔ)器陣列的部分電路示意圖。
圖2圖1示出的一部分存儲(chǔ)器陣列的局部布局圖。
圖3對(duì)應(yīng)于圖2的存儲(chǔ)器陣列部分的集成電路的斷面圖。
圖4圖3的集成電路結(jié)構(gòu)的一個(gè)變種結(jié)構(gòu)的斷面圖。
圖5根據(jù)本發(fā)明制作的另一種存儲(chǔ)器陣列的部分電路示意圖。
圖6圖5示出的存儲(chǔ)器部分的局部布局圖。
圖7對(duì)應(yīng)于圖6的存儲(chǔ)器陣列的部分集成電路結(jié)構(gòu)的斷面圖。
圖8電壓值表。
圖9電壓值表。
圖10電壓值表。
圖11一個(gè)實(shí)驗(yàn)結(jié)構(gòu)的斷面圖。
圖12示出一個(gè)恒定電壓應(yīng)力對(duì)超薄柵氧化層的影響的圖。
圖13示出一超薄柵氧化層在衰降過(guò)程中各個(gè)階段的電流—電壓特性的圖。
圖14示出在各種氧化層厚度的n溝場(chǎng)效應(yīng)晶體管(反型)上以半對(duì)數(shù)標(biāo)度測(cè)量的63％分布的擊穿時(shí)間對(duì)柵電壓的圖。
圖15檢測(cè)到連續(xù)擊穿事件后測(cè)量出的n型器件的電流—電壓特性。
圖16一種半導(dǎo)體存儲(chǔ)器的示意框圖。
圖17根據(jù)本發(fā)明制作的一種射頻電子標(biāo)簽的示意框圖。
具體實(shí)施例方式
本發(fā)明敘述利用一種讀寫(xiě)容易、數(shù)據(jù)穩(wěn)定性好、而且制造成本也比較便宜的不揮發(fā)性存儲(chǔ)器的一種射頻電子標(biāo)簽。這種射頻電子標(biāo)簽包括至少一個(gè)存儲(chǔ)器，在一個(gè)體現(xiàn)中還包括一個(gè)處理器。不揮發(fā)性存儲(chǔ)器有一些半導(dǎo)體存儲(chǔ)器單元構(gòu)成，存儲(chǔ)器單元的數(shù)據(jù)存儲(chǔ)元件制作在一種超薄介質(zhì)比如說(shuō)柵氧化層的周?chē)?，超薄介質(zhì)通過(guò)加應(yīng)力達(dá)到擊穿(軟擊穿或硬擊穿)建立起存儲(chǔ)器單元的漏泄電流來(lái)存儲(chǔ)信息。存儲(chǔ)器單元通過(guò)感測(cè)單元的吸收電流來(lái)讀出。合適的超薄介質(zhì)是比如說(shuō)約50埃厚或50埃厚以下的高質(zhì)量柵氧化層，通常使用例如現(xiàn)有的先進(jìn)CMOS邏輯工藝都能制作。這種氧化層通常用淀積、硅有源區(qū)的氧化層生長(zhǎng)、或者這兩種工藝的某種組合來(lái)形成。其它合適的介質(zhì)包括氧化物—氮化物—氧化物復(fù)合介質(zhì)、化合物氧化物等。
在下面的敘述中列舉了無(wú)數(shù)的具體細(xì)節(jié)為本發(fā)明的各種體現(xiàn)提供一個(gè)透徹的了解。然而熟悉相關(guān)工藝的人都會(huì)認(rèn)識(shí)到，本發(fā)明在沒(méi)有一個(gè)或多個(gè)具體細(xì)節(jié)的情況下，即采用其它方法、元件、材料等就可以實(shí)施。為了避免掩蓋本發(fā)明的概貌，對(duì)于其它情況下的一些熟知的結(jié)構(gòu)、材料，或工作原理在這里就不予示出和詳述。
整個(gè)說(shuō)明中提到的“一個(gè)體現(xiàn)”或“某一個(gè)體現(xiàn)”指的是所述的與該體現(xiàn)相關(guān)的一個(gè)具體特征、結(jié)構(gòu)或特性至少包括在本發(fā)明的一個(gè)體現(xiàn)中。因此，整個(gè)說(shuō)明的各處出現(xiàn)的“在一個(gè)體現(xiàn)中”或“在某個(gè)體現(xiàn)中”等詞語(yǔ)不一定指的是同一個(gè)體現(xiàn)。而且具體的特征、結(jié)構(gòu)或特性可以在一個(gè)或多個(gè)體現(xiàn)中以任何合適的方式結(jié)合在一起。
首先披露的是射頻電子標(biāo)簽所采用的存儲(chǔ)器單元和存儲(chǔ)器陣列的詳細(xì)說(shuō)明。然后披露的是采用這種存儲(chǔ)器單元和存儲(chǔ)器陣列的射頻電子標(biāo)簽的說(shuō)明。
在圖1的示意圖中示出的是包括多個(gè)這種存儲(chǔ)器單元的一個(gè)存儲(chǔ)器陣列100的任意4×4部分的例子。圖1示出了16個(gè)存儲(chǔ)器單元，每一個(gè)單元包括一個(gè)MOS晶體管和一個(gè)MOS半晶體管。位于比如說(shuō)第1行R1和第1列C1交叉點(diǎn)的存儲(chǔ)器單元包括一個(gè)n-溝MOS晶體管115，它的柵極連接到行線R1，源極連接到一根源線S1，漏極連接到一個(gè)MOS半晶體管111的一個(gè)端。
MOS晶體管115在本說(shuō)明中也稱為選擇晶體管，它被用來(lái)“選擇”一個(gè)特定的存儲(chǔ)器單元進(jìn)行編程或者讀出。正如下面將要看到的那樣，在編程步驟中給選擇晶體管115和MOS半晶體管111加上一個(gè)大的電壓，擊穿MOS半晶體管111的柵氧化層。然而，擊穿選擇晶體管的柵氧化層是不期望的。因此在某些另外的體現(xiàn)中，選擇晶體管的柵氧化層可以作得比MOS半晶體管111的柵氧化層要厚一些。另外或者用另一種方法，選擇晶體管可以用一個(gè)更能抗擊穿的一個(gè)I/O器件來(lái)代替。
半晶體管111的柵極連接到列線C1。圖1中示出的其它存儲(chǔ)器單元由以下的半晶體管—晶體管對(duì)構(gòu)成112和116，113和117，114和118，125和121，126和122，127和123，128和124，131和135，132和136，133和137，134和138，145和141，146和142，147和143，148和144。
MOS半晶體管的工作如下。在編程或讀出時(shí)，給柵極(它是電容的一個(gè)端)加上一個(gè)正電壓(對(duì)于p-型有源區(qū))。柵極起著電容的一個(gè)板極的作用并在柵極的下面引起一個(gè)n型反型層。這個(gè)反型層起著電容的另一個(gè)板極的作用，并與源極/漏極一起構(gòu)成電容的第二個(gè)端。
在圖1的存儲(chǔ)器陣列100中使用半晶體管型數(shù)據(jù)存儲(chǔ)元件是有好處的，因?yàn)榘刖w管可用許多常規(guī)的MOS和CMOS工藝制作而不需要增加任何光刻步驟。當(dāng)然，如果需要也可用其它種類的超薄介質(zhì)數(shù)據(jù)存儲(chǔ)元件。例如，電容型數(shù)據(jù)存儲(chǔ)器元件的好處是當(dāng)在給超薄介質(zhì)加應(yīng)力時(shí)可在兩個(gè)方向編程而且阻值較小，但是在某些工藝中可能需要增加額外的光刻步驟。半晶體管型數(shù)據(jù)存儲(chǔ)元件的斷面圖示于圖3，而電容型數(shù)據(jù)存儲(chǔ)元件的斷面圖示于圖4。
雖然只示出了存儲(chǔ)器陣列100的一個(gè)4×4部分，實(shí)際上，當(dāng)用比如說(shuō)先進(jìn)的0.13μm CMOS邏輯工藝制作時(shí)，這種存儲(chǔ)器陣列可包含大約一千兆位存儲(chǔ)器單元，而且隨著CMOS邏輯工藝的進(jìn)一步改進(jìn)，還可實(shí)現(xiàn)更大的存儲(chǔ)器。存儲(chǔ)器100實(shí)際上被組織成一些字節(jié)、頁(yè)面和一些冗余行(未示出)，這可以用任何方式來(lái)完成。有許多合適的存儲(chǔ)器結(jié)構(gòu)在工藝界是大家所熟知的。
圖2示出的是存儲(chǔ)器陣列100的一個(gè)部分的局部布局圖200；圖3示出的是一個(gè)說(shuō)明性MOS集成電路300的斷面圖，圖中示出了與圖2的布局圖相對(duì)應(yīng)的由晶體管—半晶體管對(duì)115和111以及121和125構(gòu)成的存儲(chǔ)器單元對(duì)的主要結(jié)構(gòu)面貌。圖2的布局圖適合于采用一種先進(jìn)的CMOS邏輯工藝?！癕OS”這個(gè)詞語(yǔ)在文字上的意思是金屬—氧化物—硅。雖然“M”這個(gè)字母表示一種“金屬”柵結(jié)構(gòu)，“O”這個(gè)字母表示氧化物，但MOS這個(gè)詞語(yǔ)通常理解為與任何柵材料有關(guān)，包括摻雜多晶硅和其它良導(dǎo)體，以及不僅限于二氧化硅的各種不同的柵介質(zhì)。這個(gè)詞語(yǔ)在本發(fā)明中就是這樣用的。例如，介質(zhì)可以是任何介質(zhì)，比如氧化物或氮化物，這些介質(zhì)在施加一段時(shí)間的電壓時(shí)就會(huì)出現(xiàn)硬擊穿或者軟擊穿。在有一個(gè)體現(xiàn)中，使用了約50埃后的熱生長(zhǎng)二氧化硅柵介質(zhì)。
存儲(chǔ)器陣列100最好采用一種柵格的形式來(lái)布局，在這種布局中，列線如C1和C2與行線如R1，R2，R3和R4以及擴(kuò)散源線垂直。
用一塊包括有圖形213(圖2)的有源區(qū)光刻掩模板刻出氧化物隔離結(jié)構(gòu)和有源區(qū)比如313(圖3)。氧化物隔離結(jié)構(gòu)包括氧化物溝槽302和314(圖3)，有源區(qū)包括存儲(chǔ)器陣列的各種晶體管、半晶體管和擴(kuò)散源線。位于行線R1和列線C1交叉點(diǎn)的MOS半晶體管111和MOS晶體管115，和位于行線R2和列線C1交叉點(diǎn)的MOS半晶體管125和MOS晶體管121是以下列方式在p阱有源區(qū)313制作而成的。
形成一超薄柵氧化層后淀積和摻雜多晶硅，其光刻采用的是一塊柵掩模板，包含有半晶體管111，125的柵極311和301的211，214，221和224圖形(以及半晶體管112和126和其它半晶體管的柵極(未示出))，和行線R1和R2的R1和R2圖形(這些圖形也起作選擇晶體管115，121，116和122以及其它選擇晶體管的柵極的作用)。形成各種源區(qū)和漏區(qū)采用負(fù)性輕摻雜漏(“NLDD”)工藝步驟(注入，隔離和n+源/漏注入)，形成n+區(qū)306，308和310。308區(qū)也是一根擴(kuò)散源線的一部分。采用一塊包含有圖形210，215，220和225(圖2)的接觸掩模板進(jìn)行光刻形成柵極301和311(圖3)和其它柵極(未示出)的接觸通孔。金屬掩模板包含標(biāo)有C1和C2的虛線圖形(圖2)，這些虛線圖形與多晶硅行線如R1，R2，R3和R4以及擴(kuò)散源線垂直。存儲(chǔ)器100中的其它晶體管—半晶體管對(duì)以同樣的方式同時(shí)形成。
圖4示出的是一個(gè)說(shuō)明性MOS集成電路400的斷面圖，圖中示出了該電路的主要結(jié)構(gòu)面貌。
斷面圖400和圖3中的斷面圖300類似，只是圖3中的半晶體管125和111被另一種超薄介質(zhì)數(shù)據(jù)存儲(chǔ)元件，即電容425和411所取代。位于行線R1和列線C1交叉點(diǎn)的電容411是用多晶硅柵311形成的，它的接觸是通過(guò)使用圖形210刻出的金屬接觸實(shí)現(xiàn)的，該電容重疊在柵氧化層312和一個(gè)深擴(kuò)散n+區(qū)410上面。同樣，位于行線R2和列線C1交叉點(diǎn)的MOS電容425是用多晶硅柵301形成的，它的接觸是通過(guò)用圖形215刻出的金屬接觸實(shí)現(xiàn)的，該電容重疊在柵氧化層312和一個(gè)深擴(kuò)散n+區(qū)406上面。
N+區(qū)406和410的作用是允許電容425和411相對(duì)于圖3的半晶體管125和111具有阻值非常低的導(dǎo)電態(tài)，它依靠一個(gè)反型層的建立來(lái)傳導(dǎo)電流。電容425和411的另一個(gè)優(yōu)點(diǎn)是可通過(guò)兩個(gè)方向的任一個(gè)方向流動(dòng)的電流進(jìn)行編程。電容406和410的一個(gè)缺點(diǎn)是它們一般都需要通過(guò)增加一個(gè)光刻步驟和/或注入步驟對(duì)市面上現(xiàn)有的工藝進(jìn)行修改。例如，形成n+區(qū)406和410的合適技術(shù)包括淀積柵多晶硅之前的埋n+注入，或淀積多晶硅和刻蝕后的側(cè)面注入擴(kuò)散。雖然n+區(qū)406和410的擴(kuò)散看起來(lái)要比與它們集成在一起的摻雜區(qū)306和3 10更深一些，但擴(kuò)散的深度可按需要進(jìn)行改變。
存儲(chǔ)器陣列100的一個(gè)變種就是圖5所示的存儲(chǔ)器陣列500，它示出了有存儲(chǔ)器單元組成的一個(gè)更大的存儲(chǔ)器陣列的一個(gè)任意4×4部分，每一個(gè)單元包括有一個(gè)MOS晶體管和一個(gè)MOS半晶體管。位于比如說(shuō)第1行R1和第1列C1交叉點(diǎn)的存儲(chǔ)器單元包括有一個(gè)n-溝MOS晶體管515，它的柵極連接到行線R1，它的漏極連接到第1列C1，它的源極連接到一個(gè)MOS半晶體管511的一個(gè)端。MOS半晶體管511的柵端連接到一根源線S1。圖1示出的其它存儲(chǔ)器單元用以下類似的半晶體管—晶體管對(duì)構(gòu)成512和516，513和517，514和518，521和525，522和526，523和527，524和528，531和535，532和536，533和537，534和538，541和545，542和546，543和547，544和548。
正如圖1的存儲(chǔ)器陣列的情況一樣，圖5的存儲(chǔ)器陣列中的MOS半晶體管可用MOS電容來(lái)代替。
圖6示出存儲(chǔ)器陣列500的一部分的局部布局圖600。圖7示出一個(gè)說(shuō)明性MOS集成電路700的一個(gè)斷面圖，圖中示出它的主要結(jié)構(gòu)面貌對(duì)應(yīng)與由圖5的布局圖中的晶體管—半晶體管對(duì)515和511，525和521構(gòu)成的存儲(chǔ)器單元對(duì)。圖6的布局圖適合于采用比如說(shuō)一種先進(jìn)的CMOS邏輯工藝。存儲(chǔ)器陣列500最好采用一種柵格的形式布局，讓列線比如說(shuō)C1和C2與行線比如R1，R2，R3和R4以及源線如S1垂直。使用一塊包含有圖形612，614，622和624(圖6)的n+擴(kuò)散和有源區(qū)掩模板光刻出氧化物隔離結(jié)構(gòu)和有源區(qū)如710(圖7)。氧化物隔離結(jié)構(gòu)包括氧化物溝槽704(圖7)，有源區(qū)包含存儲(chǔ)器陣列的各種晶體管和半晶體管。位于行線R1和列線C1交叉點(diǎn)的MOS半晶體管511和MOS晶體管515以及位于行線R2和列線C1交叉點(diǎn)的MOS半晶體管521和MOS晶體管525是用以下方式在p阱有源區(qū)710中形成的。形成一超薄柵氧化層702后淀積和摻雜多晶硅，制作超薄柵氧化層使用的是一塊包含有圖形如R1，S1和R2的柵掩模板進(jìn)行的光刻，這些圖形起作選擇晶體管515，525，516和526以及半晶體管511，521，512和522的柵極的作用。各種源區(qū)和漏區(qū)是用負(fù)性輕摻雜漏(“NLDD”)工藝步驟(注入，隔離和n+源/漏注入)制作的，形成了n+區(qū)712，714，716和718(圖7)。使用一塊包含有圖形610，616，620和626(圖6)的接觸掩模板光刻出到漏極712和718(圖7)和到其它漏極(未示出)的接觸孔。一塊金屬掩模板包括標(biāo)有C1和C2(圖6)的圖形，用于形成列線如C1和C2，列線C1和C2與多晶硅行線如R1，R2，R3和R4以及多晶硅源線如S1垂直。存儲(chǔ)器500中的其它晶體管—半晶體管對(duì)用同樣的方法同時(shí)形成。
現(xiàn)在參照?qǐng)D8示出的說(shuō)明性電壓來(lái)敘述存儲(chǔ)器陣列100的各種原理。應(yīng)該理解的是這些電壓是說(shuō)明性的，在不同的應(yīng)用中或在使用不同的工藝技術(shù)時(shí)很可能要使用不同的電壓。在編程時(shí)，存儲(chǔ)器陣列100中的各種存儲(chǔ)器單元暴露于四種可能的電壓組合中的一種之中，這在圖8的線條801，802，803和804上示出。讀電壓在線條805，806，807和808上示出假定選擇的行和列(“SR/SC”)是R1和C1，它是對(duì)晶體管115和半晶體管111構(gòu)成的存儲(chǔ)器單元進(jìn)行編程用的。正如801線上所示那樣，行線R1上的電壓是2.5V，源線S1上的電壓是0V，足以開(kāi)啟晶體管115并把晶體管115的漏極電壓變?yōu)?V。列線C1上的電壓是7.0V，它使半晶體管111兩端產(chǎn)生一個(gè)7V的電位差。半晶體管111中的柵氧化層212是設(shè)計(jì)成在這個(gè)電位差下發(fā)生擊穿的，它的擊穿對(duì)存儲(chǔ)器單元編程。當(dāng)半晶體管111擊穿時(shí)，獲得的導(dǎo)電通路有足夠的電阻率來(lái)阻止晶體管115的柵氧化層212衰降或擊穿。作為一個(gè)例子，在有些器件中，晶體管115的溝道電阻為10kΩ左右，而被擊穿的氧化層的電阻大于100kΩ左右。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一個(gè)選擇的行和未選擇的列(“SR/UC”)的交叉點(diǎn)由晶體管116和半晶體管112所構(gòu)成的存儲(chǔ)器單元的影響。正如802線上所示那樣，行線R1上的電壓是2.5V，源線S1上的電壓是0V，足以開(kāi)啟晶體管116并把晶體管115的漏極電壓變?yōu)?V。然而，列線C2上的電壓是0V，使半晶體管112兩端產(chǎn)生一個(gè)0V的電位差。存儲(chǔ)器單元不編程。
假設(shè)R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一未選擇行和一選擇列(“UR/SC”)交叉點(diǎn)由晶體管121和半晶體管125構(gòu)成的存儲(chǔ)器單元的影響。正如803線上所示出的那樣，行線R2上的電壓是0V，源線S1上的電壓是0V，所以晶體管121不導(dǎo)通，晶體管121的漏極和半晶體管125之間的節(jié)點(diǎn)浮置。列線C1上的電壓是7.0V，它使半晶體管125兩端產(chǎn)生一個(gè)大約不到4V的電位差。存儲(chǔ)器單元不編程，沒(méi)有任何電流流動(dòng)的這個(gè)不到4V的電位差不足以使半晶體管125或晶體管121的柵氧化層出現(xiàn)損害或衰降。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于未選擇行和未選擇列(“UR/UC”)交叉點(diǎn)由晶體管122和半晶體管126構(gòu)成的存儲(chǔ)器單元的影響。正如804線上所示那樣，行線R2上的電壓是0V，源線S1上的電壓是0V，所以晶體管122不導(dǎo)通。列線C2上的電壓也是0V，所以在半晶體管126兩端沒(méi)有電位差。存儲(chǔ)器單元不編程。
存儲(chǔ)器陣列100的讀出方式如下。在選擇的行(“SR”)上加上一個(gè)2.5V的行讀選電壓，在選擇的列(“SC”)上加上一個(gè)1.5V的列讀選電壓。所有其它未選擇的行(“UR”)和所有其它未選擇的列(“UC”)設(shè)置為0V。假定R1和C1是所選擇的行和列(“SR/SC”)，由晶體管115和半晶體管111構(gòu)成的存儲(chǔ)器單元已被編程。正如805線所示那樣，通過(guò)行線R1給晶體管115的柵極加上一個(gè)2.5V的電壓(一個(gè)讀選電壓)，通過(guò)源線S1給源極加上一個(gè)0V的電壓，造成電流從列線C1被吸收(列線C1為1.5V)，以表示存儲(chǔ)器單元已被編程。如果存儲(chǔ)器單元未被編程，就不會(huì)有電流流動(dòng)來(lái)指示存儲(chǔ)器單元未被編程。
如果交叉點(diǎn)有一個(gè)未選擇的行或者有一個(gè)未選擇的列，就不會(huì)有電流被存儲(chǔ)器單元吸收。
正如806線上所示那樣，對(duì)于一條選擇的行線和一條未選擇的列線的情況，存儲(chǔ)器單元的晶體管柵極加上一個(gè)2.5V的電壓，但是由于列線上的電壓是0V，所以沒(méi)有電流流動(dòng)。正如807線上所示那樣，對(duì)于一條未選擇的行線和一條選擇的列線的情況，給存儲(chǔ)器單元的晶體管柵極加上一個(gè)0V的電壓。雖然列線上存在1.5V的電壓，但是由于晶體管保持關(guān)態(tài)，所以沒(méi)有電流流動(dòng)。正如808線上所示那樣，對(duì)于一條未選擇的行線和一條未選擇的列線的情況，存儲(chǔ)器單元的晶體管柵極被加上一個(gè)0V的電壓，而且列線上存在的電壓是0V，所以沒(méi)有電流流動(dòng)。
現(xiàn)在參照?qǐng)D9和圖10所示的電壓來(lái)分析存儲(chǔ)器陣列500的工作。這些電壓是說(shuō)明性的，在不同的應(yīng)用中或在使用不同的工藝技術(shù)時(shí)使用的電壓有可能不同。
還要指出的是，雖然在圖8、9和10的表中列出的電壓是不一樣的，但各種電壓后面的原理是一樣的，表明了有用電壓的范圍是很寬的。
首先考慮圖9的表中列出的說(shuō)明性編程電壓。在半晶體管具有一層超薄柵氧化層而選擇晶體管是一些柵氧化層厚度大于50埃的輸入/輸出器件的情況下，這些電壓是合適的。在編程時(shí)，存儲(chǔ)器陣列500中的各種存儲(chǔ)器單元就暴露在四種可能的電壓組合的一種情況下，這在圖9的線條901，902，903和904上示出。所有電壓組合的一個(gè)共同點(diǎn)就是源線S1上的電壓值為0V。
假定選擇的行和列(“SR/SC”)是R1和C1，它是用來(lái)對(duì)由晶體管515和半晶體管511構(gòu)成的存儲(chǔ)器單元進(jìn)行編程用的。正如901線上所示那樣，在行線R1上的電壓是7.0V，在列線C1上的電壓是7.0V，這給柵極和漏極加上7.0V的電壓，足以開(kāi)啟晶體管515。晶體管515的源極被升到不到7.0V，使晶體管515的兩端產(chǎn)生一個(gè)輕微的壓降，從而使半晶體管511的兩端產(chǎn)生一個(gè)6.6V的電位差。半晶體管511的柵氧化層712就是設(shè)計(jì)成在這個(gè)電位差下?lián)舸┒鴮?duì)存儲(chǔ)器單元編程的。當(dāng)半晶體管511擊穿時(shí)，獲得的導(dǎo)電通路具有足夠的電阻率避免晶體管515的柵氧化層712出現(xiàn)衰降或擊穿。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一個(gè)選擇的行和一個(gè)未選擇的列(“SR/UC”)交叉點(diǎn)由晶體管516和半晶體管512構(gòu)成的存儲(chǔ)器單元的影響。正如902線上所示那樣，行線R1上的電壓是7.0V，列線C1上的電壓是0V，這給柵極加上一個(gè)7.0V的電壓，足以開(kāi)啟晶體管516并使晶體管516的源極電壓升到大約等于列線C2上的電壓(該值為0V)。由于半晶體管512兩端的電位差是0V，所以存儲(chǔ)器單元不編程。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條選擇的列(“UR/SC”)交叉點(diǎn)由晶體管525和半晶體管521構(gòu)成的存儲(chǔ)器單元的影響。正如903線上所示那樣，行線R2上的電壓是0V，列線C1上的電壓是7.0V，這給柵極加上一個(gè)0V的電壓，給漏極加上一個(gè)7.0V的電壓。雖然漏極上的電位和源線S1上的電位之間有一個(gè)7.0V的電壓差，而且在晶體管525和半晶體管125之間大致均分，并使半晶體管521的氧化層兩端出現(xiàn)一個(gè)不到4V的電壓，但晶體管525不導(dǎo)通。存儲(chǔ)器單元不編程，而且這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以使半晶體管521或者晶體管525的柵氧化層出現(xiàn)損壞或者衰降。
假定R1和C1是選擇的行和列，考慮這個(gè)選擇對(duì)位于一條未選擇的行和一條未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管526和半晶體管522構(gòu)成的存儲(chǔ)器單元的影響。正如904線上所示那樣，行線R2上的電壓是0V，漏線C2上的電壓是0V，所以晶體管526不導(dǎo)通。源線S1上的電壓也是0V，所以在半晶體管522的兩端不出現(xiàn)電位差。存儲(chǔ)器單元不編程。
接下來(lái)考慮圖10的表中所列出的說(shuō)明性編程電壓。在半晶體管和選擇晶體管都具有超薄柵氧化層的情況下這些電壓是適合的。在編程時(shí)，存儲(chǔ)器陣列500中的各個(gè)存儲(chǔ)器單元就暴露在四種可能的電壓組合的一種情況下，這在圖10的線條1001，1002，1003和1004上示出。所有電壓組合的一個(gè)共同點(diǎn)就是源線S1上的電壓值都是-4.5V。
假定選擇的行和列(“SR/SC”)是R1和C1，這種選擇用來(lái)對(duì)由晶體管515和半晶體管511構(gòu)成的存儲(chǔ)器單元進(jìn)行編程。正如1001線上所示那樣，在行線R1上的電壓是2.5V，在列線C1上的電壓是2.5V，這給柵極和漏極加上一個(gè)2.5V的電壓，足以開(kāi)啟晶體管515。晶體管515的源極電壓被升到2.5V低一點(diǎn)，使晶體管515兩端出現(xiàn)輕微的電壓降，從而使半晶體管511兩端出現(xiàn)一個(gè)6.6V的電位差。半晶體管511的柵氧化層712被設(shè)計(jì)成在這個(gè)電位差下?lián)舸?、從而?shí)現(xiàn)對(duì)存儲(chǔ)器單元編程。當(dāng)半晶體管511擊穿時(shí)，獲得的導(dǎo)電通道具有足夠的電阻率來(lái)阻止晶體管515的柵氧化層出現(xiàn)衰降或者擊穿。
假定R1和C1是選擇的行和列，考慮這個(gè)選擇對(duì)位于一條選擇的行和一條未選擇的列(“SR/UC”)交叉點(diǎn)由晶體管516和半晶體管512構(gòu)成的存儲(chǔ)器單元的影響。正如1002線上所示那樣，行線R1上的電壓是2.5V，列線C1上的電壓是0V，這給柵極加上一個(gè)2.5V的電壓，足以開(kāi)啟晶體管516并使晶體管516的源極電壓升到大約等于列線C2上的電壓，即0V。由于半晶體管512兩端的電位差是4.0V左右，所以存儲(chǔ)器單元不編程。
假定R1和C1是選擇的行和列，考慮這個(gè)選擇對(duì)位于一條未選擇的行和一條選擇的列(“UR/SC”)交叉點(diǎn)由晶體管525和半晶體管521構(gòu)成的存儲(chǔ)器單元的影響。正如1003線上所示那樣，行線R2上的電壓是0V，列線C1上的電壓是2.5V，這給柵極加上一個(gè)0V的電壓，給漏極加上一個(gè)2.5V的電壓。雖然漏極上的電位和源線S1上的電位之間有一個(gè)6.5V的差在晶體管525和半晶體管125之間大致均分，并使半晶體管521的氧化層兩端出現(xiàn)一個(gè)不到4V的電壓，但晶體管525不導(dǎo)通。存儲(chǔ)器單元不編程，而且這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以使半晶體管521或晶體管525的柵氧化層出現(xiàn)損壞或者衰降。
假定R1和C1是選擇的行和列，考慮這種選擇對(duì)位于一條未選擇的行和一條未選擇的列(“UR/UC”)交叉點(diǎn)由晶體管526和半晶體管522構(gòu)成的存儲(chǔ)器單元的影響。正如1004線上所示那樣，行線R2上的電壓是0V，漏線C2上的電壓是0V，所以晶體管526不導(dǎo)通。由于源線S1上的電壓是-4.5V，在半晶體管522兩端出現(xiàn)的電位差不到4V，所以存儲(chǔ)器單元不編程，這個(gè)沒(méi)有任何電流流動(dòng)、不到4V的電位差不足以使半晶體管522或晶體管526的柵氧化層出現(xiàn)損壞或者衰降。
無(wú)論用的是圖9表中的編程電壓還是用的圖10表中的編程電壓，存儲(chǔ)器陣列500都是以下面的方式讀出的。在選擇的行(“SR”)加上一個(gè)2.5V的讀選電壓，在選擇的列(“SC”)加上一個(gè)1.5V的列讀選電壓。所有其它未選擇的行(“UR”)和所有其它未選擇的列(“UC”)被設(shè)置在0V。假定R1和C1是選擇的行和列(“SR/SC”)并且由晶體管515和半晶體管511構(gòu)成的存儲(chǔ)器單元已被編程。正如905線和1005線所示那樣，通過(guò)行線R1給晶體管515的柵極加上一個(gè)2.5V的電壓(讀選電壓)并通過(guò)列線C1給漏極加上一個(gè)1.5V的電壓，使電流從列線C1被吸收以指示存儲(chǔ)器單元已被編程。如果存儲(chǔ)器單元未被編程，就不會(huì)有電流流動(dòng)來(lái)指示存儲(chǔ)器單元未被編程。
如果存儲(chǔ)器所在的交叉點(diǎn)具有一條未選擇的行或者一條未選擇的列，就不會(huì)有電流被存儲(chǔ)器單元吸收。正如906線和1006線所示那樣，對(duì)于一條選擇的行線和一條未選擇的列線的情況，給存儲(chǔ)器單元的晶體管的柵極加上2.5V的電壓，但列線上存在的電壓是0V，所以沒(méi)有電流流動(dòng)。正如907線和1007線上所示那樣，對(duì)于一條未選擇的行線和一條選擇的列線的情況，存儲(chǔ)器單元的晶體管的柵極被加上0V。雖然在列線上存在1.5V，但沒(méi)有電流流動(dòng)，因?yàn)榫w管保持關(guān)態(tài)。正如908線和1008線上所示那樣，對(duì)于一條未選擇的行線和一條未選擇的列線的情況，存儲(chǔ)器單元的晶體管的柵極加的是0V，而且列線上存在的電壓是0V，所以沒(méi)有電流流動(dòng)。
在陣列100(圖1)和500(圖5)中所示出的存儲(chǔ)器單元以外的文字中對(duì)氧化層擊穿進(jìn)行的各種研究表明，擊穿超薄柵氧化層的合適電壓和建立擊穿的合適電壓是可控的。當(dāng)超薄柵氧化層暴露于電壓感應(yīng)的應(yīng)力時(shí)，柵氧化層就出現(xiàn)擊穿。雖然導(dǎo)致柵氧化層本征擊穿的實(shí)際機(jī)制還不清楚，但擊穿過(guò)程是一個(gè)通過(guò)軟擊穿(“SBD”)階段后接著出現(xiàn)硬擊穿(“HBD”)階段的漸進(jìn)過(guò)程。造成擊穿的一個(gè)原因可認(rèn)為是氧化物缺陷中心。這些缺陷中心可以單獨(dú)起作用引起擊穿，也可以俘獲電荷從而形成局部的高電場(chǎng)和大電流以及正反饋條件導(dǎo)致熱逃逸。改進(jìn)制造工藝可以減少氧化物缺陷，從而減少這種擊穿的出現(xiàn)。另一個(gè)擊穿原因可認(rèn)為是各種場(chǎng)所的電子和空穴捕獲，這種電子和空穴即使在無(wú)缺陷的氧化層中也存在，它也會(huì)導(dǎo)致熱逃逸。
Rasras等人曾進(jìn)行過(guò)一項(xiàng)載流子分離實(shí)驗(yàn)。該實(shí)驗(yàn)表明，在正柵偏置下，襯底中電子的碰撞電離是襯底空穴電流的主要來(lái)源。Mahmoud Rasras，Ingrid De Wolf，GuidoGroeseneken，Robin Degraeve，Herman e.Maes，Substrate Hole Current Origin after OxideBreakdown，IEDM 00-537，2000.在包括有溝道反型的一個(gè)結(jié)構(gòu)中的超薄氧化層上進(jìn)行了一項(xiàng)常壓應(yīng)力實(shí)驗(yàn)，結(jié)果表明軟擊穿(SDB)和硬擊穿(HDB)都可用來(lái)保存數(shù)據(jù)，而且通過(guò)控制柵氧化層存儲(chǔ)元件受應(yīng)力的時(shí)間可以獲得所期望的SDB和HDB擊穿程度。
圖11示出的是實(shí)驗(yàn)結(jié)構(gòu)的斷面示意圖。在圖12的圖中示出了常壓應(yīng)力對(duì)于超薄柵氧化層的影響，圖中的x軸是時(shí)間(秒)，y軸是電流(安培)，用對(duì)數(shù)標(biāo)度表示。圖12示出了在常壓應(yīng)力下經(jīng)軟擊穿和硬擊穿前后測(cè)量出的柵極和襯底空穴電流。通過(guò)Ig測(cè)量，在大約12.5秒的時(shí)間里，總電流基本不變而且主要是電子電流。漏泄電流可認(rèn)為是Fowler-Nordheim(“FN”)隧道效應(yīng)和應(yīng)力感應(yīng)的漏泄電流(“SILC”)造成的。在大約12.5秒處，在測(cè)量的襯底空穴電流中觀察到一個(gè)大的跳變，這是建立起軟擊穿(”SDB”)的一個(gè)信號(hào)。雖然從大約12.5秒到大約19秒襯底電流有一些波動(dòng)，但在這個(gè)新的水平上總的電流基本保持不變。在大約19秒處，電子電流和襯底空穴電流都出現(xiàn)了大的跳變，指示出建立起了硬擊穿(“HBD”)。圖10示出，通過(guò)控制柵氧化層存儲(chǔ)元件受應(yīng)力的時(shí)間可以獲得所期望的SDB和HDB擊穿程度。
Sune等人曾研究過(guò)超薄二氧化硅膜中的后SBD傳導(dǎo)。Jordi Sune，EnriqueMiranda，Post Soft Breakdown conduction in SiO2 Gate Oxides，IEDM 00-533，2000.圖13示出一超薄柵氧化層在衰降時(shí)電流—電壓特性(“I-V”)的各個(gè)階段。其中x軸是電壓(伏)，y軸是電流(安培)，用對(duì)數(shù)標(biāo)度表示。從圖13可見(jiàn)，一個(gè)寬范圍的電壓可用來(lái)對(duì)柵氧化層存儲(chǔ)元件進(jìn)行編程，SDB或HDB可用來(lái)在柵氧化層存儲(chǔ)元件中存儲(chǔ)信息。圖中還包括有表明從SDB到HDB演變的幾個(gè)后擊穿I-V特性。在SDB和HDB處以及在這兩種極端的中間狀況下產(chǎn)生的漏泄電流大小與大約2.5V到6V范圍的電壓幅度大致成線性關(guān)系。
Wu等人曾研究過(guò)超薄氧化層的電壓加速的電壓關(guān)系。E.Y.Wu et al.，Voltage-Dependent Voltage-Acceleration of Oxide Breakdown for Ultra-Thin Oxides，IEDM 00-541，2000.圖14是在氧化層厚度從2.3nm到5.0nm變化的n溝FETs(反型)用半對(duì)數(shù)標(biāo)度測(cè)量的63％分布的擊穿時(shí)間對(duì)柵電壓的關(guān)系圖。這些分布總的來(lái)講是一致的和線性的，進(jìn)一步表明擊穿過(guò)程是可控的。
Miranda等人在檢測(cè)到連續(xù)擊穿事件后測(cè)量了氧化層厚度為3nm、面積為6.4×10-5cm2的nMOSFET器件的I-V特性。Miranda et al.，“Analytic Modeling ofLeakage Current Through Multiple Breakdown Paths in SiO2Films”，IEEE 39thAnnualInternational Reliability Physics Symposium，Orlando，F(xiàn)L，2001，pp 367-379.圖15示出了對(duì)應(yīng)于線性區(qū)的結(jié)果，其中“N”是導(dǎo)電溝道數(shù)。這些結(jié)果非常線性，表明通路基本上是阻性的。
圖1示出的存儲(chǔ)器100實(shí)際上是包含許多其它大家所熟知的元件的存儲(chǔ)器集成電路的一個(gè)部分，這些元件有比如說(shuō)讀出放大器、上拉電路、字線放大器、讀出放大器、譯碼器、電壓放大器等等。圖16示出了一個(gè)說(shuō)明性存儲(chǔ)器1600，它包括控制邏輯1602、一個(gè)地址鎖存器1604、一個(gè)高壓泵1606、一個(gè)Y譯碼器1608、一個(gè)X譯碼器1610、一個(gè)輸入/輸出緩沖器1612、一個(gè)讀出放大器1614和一個(gè)存儲(chǔ)器陣列1616，存儲(chǔ)器陣列1616與存儲(chǔ)器陣列100或者存儲(chǔ)器陣列500相類似。高壓泵1606在某些布局中是有用的，比如圖8和9的表中所示需要高編程電壓(比如7.0V)的布局中。高壓只提供給需要的線條上；在圖16中，只是在列線即Y線上才需要，正如圖8表中所示的布局中所需要那樣。由于這些元件以及它們?cè)谀切┬阅軈?shù)都很明確的存儲(chǔ)器陣列中的應(yīng)用在工藝界的其它情況下都是大家所熟知的，在這里就不作進(jìn)一步的敘述。需要指出的是存儲(chǔ)器1600只是說(shuō)明性的，因?yàn)楸匾獣r(shí)可使用許多其它的技術(shù)對(duì)一個(gè)存儲(chǔ)器陣列進(jìn)行尋址，將數(shù)據(jù)傳進(jìn)和傳出一個(gè)存儲(chǔ)器陣列，提供存儲(chǔ)器陣列所需要的各種電壓，等等。
采用存儲(chǔ)器陣列100的存儲(chǔ)器最好采用先進(jìn)的工藝制作，這種工藝能夠制作出n型柵控器件、p型柵控器件或者兩種器件都能制作，能夠制作足夠薄的柵介質(zhì)，即薄到加一個(gè)低于結(jié)電壓的電壓或者加一個(gè)現(xiàn)今最厚的氧化層的擊穿電壓在實(shí)際的時(shí)間里經(jīng)受應(yīng)力而出現(xiàn)SBD或HBD的程度。先進(jìn)地CMOS邏輯工藝是很有用的，這些工藝在文獻(xiàn)中都有敘述。比如說(shuō)請(qǐng)參見(jiàn)1997年12月23日頒發(fā)給Lee等人的一項(xiàng)美國(guó)專利(專利號(hào)5,700,729)。有各個(gè)制造廠家都可提供使用這種工藝的加工服務(wù)，包括位于臺(tái)灣新竹和加州圣何塞的臺(tái)灣半導(dǎo)體制造有限公司(“TSMC”)；位于臺(tái)灣新竹的聯(lián)合微電子公司(“UMC”)以及位于新加坡和加州圣何塞的特許半導(dǎo)體有限公司。然而，在使用不同光刻技術(shù)的許多不同的MOS工藝中，任何一種都可使用，包括但不限于現(xiàn)在普遍采用的0.25μm、0.18μm、0.15μm、和0.13μm技術(shù)和未來(lái)將要普遍采用的0.10μm和更好的光刻技術(shù)。
在本發(fā)明中所述的各種存儲(chǔ)器單元所使用的所有各種MOS晶體管、MOS半晶體管和MOS電容在多數(shù)情況下都是通常的低壓邏輯晶體管，這些晶體管都具有超薄柵氧化層，對(duì)于0.25μm工藝來(lái)講其厚度為50埃左右，對(duì)于0.13μm工藝來(lái)講其厚度為20埃左右。這種超薄柵氧化層兩側(cè)的電壓在編程時(shí)可比VCC高許多，對(duì)于用0.25μm工藝制作的集成電路，VCC一般是2.5V，對(duì)于用0.13μm工藝制作的集成電路，VCC一般為1.2V。這種超薄氧化層通常能夠經(jīng)受4到5V的電壓而不會(huì)使晶體管的性能出現(xiàn)明顯的衰降。如果電壓用在那些使選擇晶體管暴露于4V以上的存儲(chǔ)器陣列中，圖9表中示出的電壓就是這種情況，則單元選擇晶體管最好用較厚的柵氧化層制作，而半晶體管或電容最好用超薄柵氧化層制作。許多CMOS邏輯工藝都能制作超薄柵氧化層和用于輸入/輸出(“I/O”)用途的厚氧化層，厚氧化層比如說(shuō)對(duì)于3.3V I/O的集成電路為70埃左右，對(duì)于2.5V I/O的集成電路為50埃左右。
前面討論的原理和結(jié)構(gòu)可用來(lái)制作可再編程存儲(chǔ)器單元。因此，可再編程存儲(chǔ)器單元可用來(lái)制作可再編程的存儲(chǔ)器陣列。特別是，通過(guò)控制半晶體管或電容的超薄介質(zhì)的擊穿程度，在讀操作時(shí)就可利用存儲(chǔ)器單元吸收的電流的大小來(lái)指示保存在一個(gè)存儲(chǔ)器單元中的數(shù)據(jù)。因此，通過(guò)連續(xù)增大超薄介質(zhì)的擊穿程度或擊穿量就可實(shí)現(xiàn)對(duì)存儲(chǔ)器單元的再編程。
正如前面提到的那樣，存儲(chǔ)器單元在讀出時(shí)吸收的電流大小與超薄介質(zhì)的擊穿程度有關(guān)。因此存儲(chǔ)器單元在硬擊穿條件下吸收的電流比起在軟擊穿條件下吸收的電流來(lái)要大。同樣，存儲(chǔ)器單元在軟擊穿條件下吸收的電流比起在沒(méi)有擊穿條件下吸收的電流來(lái)要大。而且，正如前面所指出的那樣，超薄介質(zhì)可處于幾種(或多種)擊穿態(tài)的任何一種，從無(wú)擊穿到硬擊穿。
舉一個(gè)例子來(lái)進(jìn)一步說(shuō)明，對(duì)于軟擊穿條件，電流將在讀操作時(shí)被吸收。然而，如果存儲(chǔ)器單元未編程，超薄介質(zhì)就沒(méi)有經(jīng)歷任何擊穿應(yīng)力，所以在讀操作時(shí)就不會(huì)有電流被吸收。在這種情況下，當(dāng)存儲(chǔ)器單元被第一次編程時(shí)，從未編程的存儲(chǔ)器單元吸收的電流就特別小，也許不到一個(gè)皮安(pA)。對(duì)于那些經(jīng)過(guò)了第一次編程的存儲(chǔ)器單元，一般都經(jīng)歷了第一次軟擊穿，在讀操作時(shí)吸收的電流是某一個(gè)離散量，也許大于10pA左右。因此，第一次編程后的讀操作應(yīng)該能夠區(qū)分未編程的存儲(chǔ)器單元和已編程的存儲(chǔ)器單元，因?yàn)槲淳幊痰拇鎯?chǔ)器單元吸收的電流特別小(小于1pA)，而已編程的存儲(chǔ)器單元吸收的電流大于10pA。應(yīng)當(dāng)指出的是吸收的電流在很大程度上取決于存儲(chǔ)器單元的幾何結(jié)構(gòu)，而上面討論的例子只是舉例而已。因此其它一些電流吸收量完全是可能的。重要的考慮是一個(gè)已編程存儲(chǔ)器單元和一個(gè)未編程存儲(chǔ)器單元的電流吸收量是有差別的。這種差別對(duì)于電流感測(cè)儀器來(lái)講應(yīng)該是足夠的。
通過(guò)把超薄介質(zhì)層經(jīng)受的應(yīng)力加大到第二個(gè)擊穿態(tài)，就可以對(duì)這種可再編程存儲(chǔ)器單元(和構(gòu)成存儲(chǔ)器陣列的單個(gè)存儲(chǔ)器單元)進(jìn)行再編程(即第二次編程和以后次數(shù)的編程)。這可通過(guò)使用一個(gè)更高的編程電壓或使用同樣的編程電壓經(jīng)歷更長(zhǎng)的時(shí)間對(duì)那些選擇的待編程存儲(chǔ)器單元進(jìn)行編程來(lái)實(shí)現(xiàn)。雖然兩種方法中的任何一種都可使用，但關(guān)鍵的一點(diǎn)是已編程單元中的超薄介質(zhì)應(yīng)該經(jīng)受更大的應(yīng)力來(lái)感應(yīng)更大程度的擊穿。
業(yè)已發(fā)現(xiàn)，應(yīng)力電壓每增高1V，擊穿時(shí)間就會(huì)減少大約三個(gè)數(shù)量級(jí)。作為一個(gè)例子，對(duì)于20埃厚的柵氧化層，在4V下的擊穿時(shí)間約為1秒，而在5V下的擊穿時(shí)間大約為1毫秒。
從圖13可見(jiàn)，在存儲(chǔ)器單元被讀出時(shí)，超薄介質(zhì)的不同擊穿態(tài)提供不同的電流特性。在圖13的例子中，從軟擊穿到硬擊穿可區(qū)分出五個(gè)不同的擊穿態(tài)。對(duì)于一個(gè)處于第一個(gè)軟擊穿態(tài)的存儲(chǔ)器單元，如果使用比如2V的讀出電壓，存儲(chǔ)器單元吸收的電流量從5納安(nA)開(kāi)始變化。這從圖13中的參考號(hào)1301可以看出。而且，在第二個(gè)擊穿態(tài)和2V的讀出電壓下，存儲(chǔ)器單元吸收的電流大約為15nA。這可從參考號(hào)1303看出。再往前，在第三個(gè)擊穿態(tài)下，存儲(chǔ)器單元吸收的電流大約為1微安，如參考號(hào)1305所示。在第4個(gè)擊穿態(tài)下，存儲(chǔ)器單元吸收的電流為5微安左右，如參考號(hào)1307所示。最后在第5個(gè)擊穿態(tài)(硬擊穿)下，存儲(chǔ)器單元吸收的電流為0.5毫安左右，如參考號(hào)1309所示。雖然圖13示出了5個(gè)擊穿態(tài)，但為了增加再編程的潛在次數(shù)，在編程過(guò)程中最好使用較少的擊穿態(tài)或更多的離散擊穿態(tài)。限制大數(shù)量的再編程次數(shù)的主要因數(shù)在于是否能夠制作出能夠區(qū)分一個(gè)存儲(chǔ)器單元吸收的各個(gè)電流大小的電流感測(cè)電路。
因此，總起來(lái)講，每一個(gè)存儲(chǔ)器單元可以編程到許多個(gè)擊穿態(tài)中的一種狀態(tài)。在再編程的時(shí)候，各個(gè)存儲(chǔ)器單元被編程到一些存儲(chǔ)器單元吸收的電流越來(lái)越大的擊穿態(tài)。電流由讀出放大器1614讀出以確定一個(gè)存儲(chǔ)器單元是否已被編程。凡是吸收的電流不大于某一個(gè)預(yù)定的臨界值(隨存儲(chǔ)器單元再編程的次數(shù)而不同)的單元就被判定為處于一種數(shù)據(jù)態(tài)，凡是吸收的電流大于一個(gè)預(yù)定的臨界值的單元就表現(xiàn)為另一種存儲(chǔ)態(tài)。
敘述了存儲(chǔ)器單元和存儲(chǔ)器陣列后，下面敘述采用這種存儲(chǔ)器(不管是可再編程的還是不可再編程的)的一種射頻電子標(biāo)簽。具體地講，轉(zhuǎn)到圖17，就可以看到根據(jù)本發(fā)明制作的一個(gè)射頻電子標(biāo)簽1701。射頻電子標(biāo)簽1701包括存儲(chǔ)器1703、狀態(tài)機(jī)1705、輸入/輸出(I/O)1707，加密部件1709和RF射頻電路1711以及天線1713。射頻電子標(biāo)簽除了前面所述的那種存儲(chǔ)器1703外采用的是常規(guī)設(shè)計(jì)。存儲(chǔ)器1703是使用標(biāo)準(zhǔn)CMOS邏輯工藝制作的不揮發(fā)性存儲(chǔ)器。輸入/輸出(I/O)1707用來(lái)實(shí)現(xiàn)與射頻電路1711的接口。加密部件1709對(duì)數(shù)據(jù)進(jìn)行加密。天線1713通過(guò)微波信號(hào)與射頻電子標(biāo)簽閱讀器(未示出)進(jìn)行通信。狀態(tài)機(jī)1705，RF射頻電路1711，天線1713與存儲(chǔ)器1703一起工作執(zhí)行必要的操作與射頻電子標(biāo)簽閱讀器進(jìn)行對(duì)話。在另一個(gè)體現(xiàn)中，射頻電子標(biāo)簽1701不包括狀態(tài)機(jī)1705，這些種類的射頻電子標(biāo)簽為只讀標(biāo)簽。
本發(fā)明的射頻電子標(biāo)簽的好處在于幾個(gè)方面的原因。第一，制作射頻電子標(biāo)簽存儲(chǔ)器的成本比起以前的工藝方法來(lái)要低得多。這是因?yàn)樯鲜龃鎯?chǔ)器可用標(biāo)準(zhǔn)邏輯工藝制作。第二，因?yàn)閿?shù)據(jù)是作為柵氧化層的物理特性保存的，所以不會(huì)有像快閃或EEPROM存儲(chǔ)器那樣的電流漏泄。因此，數(shù)據(jù)可靠性和數(shù)據(jù)保持性得到增強(qiáng)。而且，射頻電子標(biāo)簽上保存的數(shù)據(jù)的完整性也得到增強(qiáng)。
這里對(duì)于本發(fā)明及其應(yīng)用的敘述只是說(shuō)明性的，并不是為了限制發(fā)明的范圍。這里披露的體現(xiàn)出現(xiàn)一些變動(dòng)和修改都是可能的，這些體現(xiàn)中的各種元件的等效元件和實(shí)用的替換元件對(duì)于那些在工藝界具有普通技能的人都是了解的。例如，各個(gè)例子中舉出的各種電壓只是說(shuō)明性的，因?yàn)樵谝粋€(gè)電壓范圍對(duì)于確切的電壓選擇是有差別的，而且這些電壓不管怎么說(shuō)與器件特性是有關(guān)的。在敘述存儲(chǔ)器中常用的各種線條時(shí)使用了行線、列線和源線等詞語(yǔ)，但有些存儲(chǔ)器可有其它的稱謂。總的說(shuō)來(lái)，行線可看成是一種具體的選線，列線和源線可看成是具體的存取線。對(duì)這里披露的體現(xiàn)作出這些和其它一些變動(dòng)和修改不會(huì)偏離本發(fā)明的范圍和精神。
權(quán)利要求
1.一種射頻電子標(biāo)簽包括一個(gè)處理器或狀態(tài)機(jī)和一個(gè)存儲(chǔ)器，其特征是該存儲(chǔ)器包括(a)一只MOS場(chǎng)效應(yīng)晶體管，該晶體管具有一個(gè)柵極，在柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面有相互隔開(kāi)并在其間確定出一溝道區(qū)的第1和第2摻雜半導(dǎo)體區(qū)；(b)一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件，該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第1摻雜半導(dǎo)體區(qū)，MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第1摻雜半導(dǎo)體區(qū)連接在一起；(c)與MOS場(chǎng)效應(yīng)晶體管的柵極連接在一起的一段選線；與MOS場(chǎng)效應(yīng)晶體管的第2摻雜半導(dǎo)體區(qū)連接在一起的第一段存取線；(d)和與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連接在一起的第2段存取線。
2.按權(quán)利要求1所述的射頻電子標(biāo)簽，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)反型-允許區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面與MOS數(shù)據(jù)存儲(chǔ)元件的第1摻雜區(qū)鄰接。
3.按權(quán)利要求1所述的射頻電子標(biāo)簽，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)第2摻雜區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面與MOS數(shù)據(jù)存儲(chǔ)元件第1摻雜區(qū)集成在一起。
4.按權(quán)利要求1所述的射頻電子標(biāo)簽，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是通過(guò)一層共同的超薄柵氧化層形成的。
5.按權(quán)利要求1所述的射頻電子標(biāo)簽，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)比MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)厚。
6.一種射頻電子標(biāo)簽，該射頻電子標(biāo)簽包括一個(gè)處理器或狀態(tài)機(jī)，和一個(gè)具有選擇線和存取線的存儲(chǔ)器陣列，其特征是該存儲(chǔ)器陣列具有大量的可編程只讀存儲(chǔ)器單元，這些存儲(chǔ)器單元有一只選擇晶體管與兩條存取線之間的一個(gè)數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，選擇晶體管的柵極與其中一條選擇線連接在一起，數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)。
7.按權(quán)利要求6所述的射頻電子標(biāo)簽，其特征是數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
8.按權(quán)利要求6所述的射頻電子標(biāo)簽，其特征是數(shù)據(jù)存儲(chǔ)元件是一種MOS電容。
9.對(duì)于包括有一個(gè)可編程只讀存儲(chǔ)器陣列的一種射頻電子標(biāo)簽進(jìn)行編程的方法，其特征是射頻電子標(biāo)簽的可編程只讀存儲(chǔ)器陣列包括大量的行線、大量的列線、至少一條源線、和大量的存儲(chǔ)器單元位于各自的行線和列線的交叉點(diǎn)，每一個(gè)存儲(chǔ)器單元有一個(gè)MOS場(chǎng)效應(yīng)晶體管與列線和至少一條源線的一條之間的一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件串聯(lián)在一起，MOS晶體管的柵極與其中一條行線連接在一起，MOS數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)，這種編程方法包括給其中一條被選擇的行線加上第一個(gè)電壓，開(kāi)啟其柵極與選擇的行線連在一起的每一個(gè)MOS場(chǎng)效應(yīng)晶體管；給其中一條被選擇的列線加上第二個(gè)電壓；和給至少一條源線加上第三個(gè)電壓；其中第二個(gè)電壓和第三個(gè)電壓使與選擇的行線和選擇的列線連在一起的存儲(chǔ)器單元的超薄介質(zhì)的兩端產(chǎn)生一個(gè)足以使超薄介質(zhì)被擊穿的電位差。
10.按權(quán)利要求9所述的編程方法，其特征是超薄介質(zhì)的擊穿是一種硬擊穿。
11.按權(quán)利要求9所述的編程方法，其特征是超薄介質(zhì)的擊穿是一種軟擊穿。
12.按權(quán)利要求9所述的編程方法，其特征是第一個(gè)電壓是2.5V左右，第二個(gè)電壓是7V左右，第三個(gè)電壓是0V左右。
13.按權(quán)利要求9所述的編程方法，其特征是第一個(gè)電壓是7V左右，第二個(gè)電壓是7V左右，第三個(gè)電壓是0V左右。
14.按權(quán)利要求9所述的編程方法，其特征是第一個(gè)電壓是2.5V左右，第二個(gè)電壓是2.5V左右，第三個(gè)電壓是-4.5V左右。
15.具有一個(gè)可編程只讀存儲(chǔ)器陣列的一種射頻電子標(biāo)簽，其特征是射頻電子標(biāo)簽的可編程只讀存儲(chǔ)器陣列有大量的行線、大量的列線、至少一條共用線，和大量的存儲(chǔ)器單元位于存儲(chǔ)器中各自的行線和列線的交叉點(diǎn)，每一個(gè)存儲(chǔ)器單元有一個(gè)選擇晶體管與位于其中一條列線和至少一條共用線中的一條之間的一個(gè)數(shù)據(jù)存儲(chǔ)元件連接在一起，選擇晶體管的柵極與其中一條行線連接在一起，數(shù)據(jù)存儲(chǔ)元件有一層超薄介質(zhì)用于物理數(shù)據(jù)存儲(chǔ)。
16.按權(quán)利要求15所述的射頻電子標(biāo)簽，其特征是數(shù)據(jù)存儲(chǔ)元件是一種MOS半晶體管。
17.按權(quán)利要求15所述的射頻電子標(biāo)簽，其特征是數(shù)據(jù)存儲(chǔ)元件是一種MOS電容。
18.一種射頻電子標(biāo)簽，該射頻電子標(biāo)簽包括一個(gè)存儲(chǔ)器，其特征是該存儲(chǔ)器包括(a)一個(gè)MOS場(chǎng)效應(yīng)晶體管，該晶體管具有一個(gè)柵極，柵極下面有一層?xùn)沤橘|(zhì)，在柵介質(zhì)和柵極下面具有相互隔開(kāi)并在其間確定一個(gè)溝道區(qū)的第一和第二摻雜半導(dǎo)體區(qū)；(b)一個(gè)MOS存儲(chǔ)元件，該存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)，在導(dǎo)電結(jié)構(gòu)下面有一層超薄介質(zhì)，在超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面有第一摻雜半導(dǎo)體區(qū)，MOS存儲(chǔ)元件的第一摻雜半導(dǎo)體區(qū)與MOS場(chǎng)效應(yīng)晶體管的第一摻雜半導(dǎo)體區(qū)連接在一起；(c)與MOS場(chǎng)效應(yīng)晶體管的柵極連在一起的一段選擇線；與MOS場(chǎng)效應(yīng)晶體管的第二摻雜半導(dǎo)體區(qū)連在一起的第一段存取線；(d)和與MOS數(shù)據(jù)存儲(chǔ)元件的導(dǎo)電結(jié)構(gòu)連在一起的第二段存取線。
19.按權(quán)利要求18所述的射頻電子標(biāo)簽，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)反型-允許區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)的下面與MOS數(shù)據(jù)存儲(chǔ)元件的第一摻雜區(qū)鄰接。
20.按權(quán)利要求18所述的射頻電子標(biāo)簽，其特征是每一個(gè)MOS數(shù)據(jù)存儲(chǔ)元件有第二個(gè)摻雜區(qū)位于超薄介質(zhì)和導(dǎo)電結(jié)構(gòu)下面與MOS數(shù)據(jù)存儲(chǔ)元件的第一個(gè)摻雜區(qū)集成在一起。
21.按權(quán)利要求18所述的射頻電子標(biāo)簽，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)和MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)是通過(guò)一共同的超薄柵氧化層形成的。
22.按權(quán)利要求18所述的射頻電子標(biāo)簽，其特征是MOS場(chǎng)效應(yīng)晶體管的柵介質(zhì)比MOS數(shù)據(jù)存儲(chǔ)元件的超薄介質(zhì)厚。
全文摘要
本發(fā)明披露了一種具有利用超薄介質(zhì)擊穿現(xiàn)象的存儲(chǔ)器的射頻電子標(biāo)簽芯片，系具有改進(jìn)的不揮發(fā)性存儲(chǔ)器的射頻電子標(biāo)簽。射頻電子標(biāo)簽可包括一個(gè)處理器(或狀態(tài)機(jī))和存儲(chǔ)器。存儲(chǔ)器由大量的存儲(chǔ)器單元構(gòu)成。這些半導(dǎo)體存儲(chǔ)器單元每一個(gè)都有一個(gè)在一種超薄介質(zhì)(如柵氧化層)周?chē)鷺?gòu)成的數(shù)據(jù)存儲(chǔ)元件。柵氧化層用于存儲(chǔ)信息，其方法是通過(guò)給超薄介質(zhì)加應(yīng)力使其擊穿(軟擊穿或硬擊穿)建立起存儲(chǔ)器單元的漏泄電流電平。存儲(chǔ)器單元通過(guò)感測(cè)單元的吸收電流進(jìn)行讀出。一種適合的超薄介質(zhì)是厚度為50?；蛐∮?0埃的高質(zhì)量柵氧化層，通常用現(xiàn)有的先進(jìn)CMOS邏輯工藝可以實(shí)現(xiàn)。
文檔編號(hào)H01L21/70GK1527239SQ0313590
公開(kāi)日2004年9月8日 申請(qǐng)日期2003年9月25日 優(yōu)先權(quán)日2003年9月25日
發(fā)明者彭澤忠, 巫向東, 毛軍華, 雷鳴, 帥誼鵬 申請(qǐng)人:綿陽(yáng)凱路微電子有限公司