專(zhuān)利名稱：Mos晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明設(shè)計(jì)半導(dǎo)體器件及其制造方法。特別涉及能夠抑制短溝道效應(yīng)并且降低源/漏結(jié)電容的半導(dǎo)體器件，及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件高度集成化的發(fā)展，有源區(qū)的尺寸變得更小。因此，在有源區(qū)上形成的MOS晶體管的柵極長(zhǎng)度變短了。隨著柵極長(zhǎng)度的減小，源/漏對(duì)于電場(chǎng)的影響或者M(jìn)OS晶體管的溝道區(qū)中的電勢(shì)因此減小了。這就是所知的“短溝道效應(yīng)”并且閾值電壓的降低是通常的結(jié)果。這是因?yàn)闇系绤^(qū)受到了耗盡電荷、電場(chǎng)和源/漏區(qū)的電勢(shì)分布以及柵極電壓的影響。
除了降低閾值電壓之外，在源/漏之間的“穿通效應(yīng)”是伴隨短溝道效應(yīng)的嚴(yán)重問(wèn)題。
具體地，漏耗盡層與漏電壓的增加成正比例地?cái)U(kuò)寬，以便漏耗盡層與源區(qū)靠近。因此，當(dāng)柵電極的長(zhǎng)度減小的時(shí)候，漏耗盡層和源耗盡層完全地彼此連接。漏區(qū)的電場(chǎng)可以最終穿透源區(qū)并且因此降低了源結(jié)的勢(shì)能壁壘。當(dāng)這些發(fā)生的時(shí)候，在源區(qū)中的多數(shù)載流子具有足夠的能量來(lái)克服勢(shì)壘層，并且，增加的電流從源區(qū)流向漏區(qū)。這就是所知的“穿通”現(xiàn)象。當(dāng)穿通發(fā)生的時(shí)候，漏電流沒(méi)有飽和，而是在飽和區(qū)中顯著地增加。
當(dāng)源/漏結(jié)深度增加并且溝道摻雜濃度降低的時(shí)候，短溝道效應(yīng)更嚴(yán)重。已經(jīng)開(kāi)發(fā)了各種方法來(lái)形成淺源/漏結(jié)深度，因此可以一定程度地抑制短溝道效應(yīng)。
通常，淺源/漏結(jié)是用減小在硅襯底上的實(shí)際結(jié)深度的低能離子注入工藝獲得的，會(huì)導(dǎo)致晶體管電流的減小。
此外，在源/漏區(qū)表面上通過(guò)自對(duì)齊的硅化物(即，硅化物)工藝形成金屬硅化物層以便降低在源/漏區(qū)中的寄生電阻，例如薄膜電阻、接觸電阻，并且具有減小的柵極長(zhǎng)度的方法已經(jīng)被使用了。但是，當(dāng)源/漏結(jié)深度變淺的時(shí)候，就更難應(yīng)用硅化物工藝。
因此，為了獲得高性能的晶體管，在源/漏區(qū)中的寄生電阻應(yīng)該被最小化，以便增加晶體管電流，同時(shí)也抑制短溝道效應(yīng)。一種通常的方法是在硅絕緣體(SOI)襯底上形成MOS晶體管。在SOI晶體管中，埋入的氧化物層位于源/漏結(jié)之下以便除區(qū)源/漏結(jié)的耗盡電容。但是，SOI晶體管具有浮體，因?yàn)樵赟OI襯底上沒(méi)有形成體接觸。因此，在SOI層的背面的表面中形成了聚集孔(accumulated hole)層，因此產(chǎn)生了浮體效應(yīng)，例如寄生寄生雙極擊穿、閉鎖等。

發(fā)明內(nèi)容
本發(fā)明解決了上述的問(wèn)題，并且因此，本發(fā)明的第一個(gè)目的是提供一種MOS晶體管，能夠抑制短溝道效應(yīng)并且降低源/漏結(jié)電容。
本發(fā)明的另一個(gè)目的是提供一種制造能夠抑制短溝道效應(yīng)并且降低源/漏結(jié)電容的MOS晶體管的方法。
為了實(shí)現(xiàn)上述的第一個(gè)本發(fā)明的目的，本發(fā)明的實(shí)施例包括半導(dǎo)體襯底和包括柵絕緣層的柵結(jié)構(gòu)，并且柵電極連續(xù)地形成在襯底上。第一絕緣層形成在柵結(jié)構(gòu)的頂部和側(cè)部。第二絕緣層形成在襯底上并且與第一絕緣層分離。輕摻雜區(qū)形成在襯底的表面部分中，在柵結(jié)構(gòu)和第二絕緣層之間。源/漏延展層形成在輕摻雜的源/漏區(qū)上。重?fù)诫s的源/漏區(qū)形成在第二絕緣層上以便與源/漏延展層接觸。
優(yōu)選地，源/漏延展層包括摻雜的外延層，并且重?fù)诫s的源/漏區(qū)包括摻雜的多晶硅層。
此外，根據(jù)本發(fā)明的另一個(gè)實(shí)施例，柵結(jié)構(gòu)形成在半導(dǎo)體襯底上，該柵結(jié)構(gòu)包括柵絕緣層和堆疊在柵絕緣層上的柵電極。第一絕緣層形成在柵結(jié)構(gòu)的頂部和側(cè)部。第二絕緣層形成在襯底上并且與第一絕緣層分離。輕摻雜的源/漏區(qū)形成在襯底的表面部分中，在柵結(jié)構(gòu)和第二絕緣層之間。重?fù)诫s的源/漏區(qū)形成在第二絕緣層上以便填充在柵結(jié)構(gòu)和第二絕緣層之間的間隙。
優(yōu)選地，重?fù)诫s源/漏區(qū)包括摻雜的外延層或者摻雜的多晶硅層。
根據(jù)實(shí)現(xiàn)本發(fā)明的另一個(gè)實(shí)施例，柵結(jié)構(gòu)形成在半導(dǎo)體襯底上，包括柵絕緣層和堆疊在柵絕緣層上的柵電極。第一絕緣層形成在柵結(jié)構(gòu)的頂部和側(cè)部。第二絕緣層形成在襯底上，與第一絕緣層分離。在柵結(jié)構(gòu)和第二絕緣層之間的襯底表面進(jìn)行雜質(zhì)離子注入，因此形成了輕摻雜的源/漏區(qū)。源/漏延展層形成在輕摻雜的源/漏區(qū)。重?fù)诫s的源/漏區(qū)形成在第二絕緣層上，以便與源/漏延展層接觸。
此外，根據(jù)本發(fā)明的另一個(gè)實(shí)施例，其中柵絕緣層和柵電極連續(xù)堆疊的柵結(jié)構(gòu)形成在半導(dǎo)體襯底上，并且隨后，第一絕緣層形成在柵結(jié)構(gòu)的頂部和側(cè)部。第二絕緣層形成在襯底上，與第一絕緣層分離。在柵結(jié)構(gòu)和第二絕緣層之間的襯底表面進(jìn)行雜質(zhì)離子注入，因此形成了輕摻雜的源/漏區(qū)。然后，重?fù)诫s的源/漏區(qū)形成在第二絕緣層上以便填充在柵結(jié)構(gòu)和第二絕緣層之間的間隙。
根據(jù)本發(fā)明的實(shí)施例，溝道區(qū)和輕摻雜的源/漏區(qū)(即，LDD區(qū))形成在半導(dǎo)體襯底的表面中，同時(shí)，重?fù)诫s的源/漏區(qū)形成在絕緣層上，從而獲得了具有與SOI晶體管類(lèi)似的結(jié)構(gòu)的MOS晶體管，并且執(zhí)行與形成在大體積硅襯底上的晶體管相同的操作。所以，抑制了短溝道效應(yīng)，并且降低了源/漏結(jié)電容，使得器件的操作速度提高。


本發(fā)明上述的和其他的目的和優(yōu)點(diǎn)將參照下面結(jié)合附圖的詳細(xì)說(shuō)明而變得更加明了，其中圖1示出了根據(jù)本發(fā)明的實(shí)施例的MOS晶體管的截面圖；圖2A-2G示出了制造圖1示出的根據(jù)本發(fā)明的實(shí)施例的MOS晶體管的方法的截面圖；圖3示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的MOS晶體管的截面圖；圖4示出了根據(jù)本發(fā)明的再一個(gè)實(shí)施例的MOS晶體管的截面圖；圖5示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的存儲(chǔ)器單元的截面圖。
具體實(shí)施例方式
下面，將參照附圖詳細(xì)說(shuō)明本發(fā)明，其中相同的編號(hào)用于相同的部分。
圖1示出了根據(jù)本發(fā)明的實(shí)施例的MOS晶體管的截面圖；如圖1所示，柵結(jié)構(gòu)25包括柵絕緣層12和柵電極18，形成在半導(dǎo)體襯底10上。作為選擇，柵結(jié)構(gòu)25還包括柵封蓋層20，形成在柵電極18上。該柵封蓋層20包括絕緣層，例如硅氮化物或者硅氧化物。在該實(shí)施例中，柵封蓋層20包括硅氮化物。
柵電極18形成為多氯化物結(jié)構(gòu)，其中多晶硅層14和金屬硅化物層16是連續(xù)堆疊的。
第一絕緣層22形成在柵結(jié)構(gòu)25的頂部和側(cè)部(即，第一絕緣層22被形成為使得蓋住柵結(jié)構(gòu))。優(yōu)選地，執(zhí)行氧化工藝以便修護(hù)由于柵結(jié)構(gòu)圖形的蝕刻工藝造成的硅損壞，因此形成了硅氧化物組成的第一絕緣層22。
根據(jù)本發(fā)明的實(shí)施例的MOS晶體管，硅氧化物組成的第二絕緣層26形成在襯底10上，同時(shí)與第一絕緣層22分離。
輕摻雜的源/漏區(qū)28，即，LDD區(qū)形成在柵結(jié)構(gòu)25和第二絕緣層之間的襯底的表面中。
源/漏延展層30形成在輕摻雜的源/漏區(qū)28上。優(yōu)選地，源/漏外延層30是摻雜的外延層。
重?fù)诫s的源/漏區(qū)34形成在第二絕緣層26上，以便與源/漏延展層30接觸。優(yōu)選地，重?fù)诫s的源/漏區(qū)34是摻雜的多晶硅層。
包括注入硅氮化物的絕緣材料柵間隔(gate spacer)32形成在重?fù)诫s的源/漏區(qū)34和柵結(jié)構(gòu)25之間。優(yōu)選地，柵間隔32形成為與在源/漏延展層30中的寬度相同。
作為選擇，用于減小寄生電阻的金屬硅化物層36形成在重?fù)诫s源/漏區(qū)34的表面上。
圖2A-2G示出了制造圖1示出的根據(jù)本發(fā)明的實(shí)施例的MOS晶體管的方法的截面圖。
如圖2A所示，實(shí)施絕緣工藝來(lái)將半導(dǎo)體襯底10分成為有源區(qū)和場(chǎng)區(qū)。接下來(lái)，在襯底上進(jìn)行熱氧化工藝來(lái)因此形成硅氧化物形成的柵氧化物層12。這里，柵氧化物層12可以作為選擇地由硅氮化物形成。
多晶硅層14淀積在柵氧化物層12上并且使用通常的摻雜工藝摻雜有n+雜質(zhì)，例如，POCl3擴(kuò)散、離子注入或者替位摻雜(in-situdoping)。然后，諸如硅化鎢(WSix)、硅化鈦(TiSix)、硅化坦(TiSix)的金屬硅化物層16淀積在多晶硅層14上。
當(dāng)在金屬硅化物層16上淀積了硅氮化物來(lái)形成柵封蓋層20之后，這些層通過(guò)光刻工藝形成圖案，來(lái)形成包括柵氧化物層12、柵電極18、以及柵封蓋層20的柵結(jié)構(gòu)25。
接下來(lái)，進(jìn)行氧化工藝以便修復(fù)由形成圖案的蝕刻工藝引起的硅損壞，從而在柵結(jié)構(gòu)25的頂部和側(cè)部形成了硅氧化物組成的第一絕緣層22，以便蓋住柵結(jié)構(gòu)。
硅氮化物層是淀積在第一絕緣層22和襯底10上的，它隨后被蝕刻以在第一絕緣層22的兩側(cè)上形成犧牲間隔(sacrificing spacer)24。
參照?qǐng)D2B，氧化工藝被實(shí)施來(lái)氧化通過(guò)犧牲間隔24暴露的襯底10的表面。因此，第二絕緣層26形成在襯底上并且因此與第一絕緣層22分離。
參照?qǐng)D2C，犧牲間隔24被有選擇地通過(guò)相對(duì)于硅氧化物具有選擇性的濕蝕刻工藝除掉。這里，蝕刻工藝不會(huì)引起對(duì)于柵結(jié)構(gòu)25的損壞，因?yàn)榈谝唤^緣層22是硅氧化物形成的并且包圍柵極結(jié)構(gòu)25。
參照?qǐng)D2D，諸如磷(P)的n型雜質(zhì)是在傾斜角度離子摻雜的，以形成在襯底10中的作為L(zhǎng)DD區(qū)的輕摻雜的源/漏區(qū)28，在第二絕緣層26和柵結(jié)構(gòu)25之間。
參照?qǐng)D2E，采用選擇性的外延生長(zhǎng)工藝、n型摻雜的外延層在輕摻雜的源/漏區(qū)28上生長(zhǎng)，以形成源/漏延展層30。優(yōu)選地，源/漏延展層30的生長(zhǎng)使得從第二絕緣層26的頂部突出。該源/漏延展層30通過(guò)第一絕緣層22與柵結(jié)構(gòu)28分離。
參照?qǐng)D2F，絕緣層，例如硅氮化物層，淀積在包括源/漏延展層30的整個(gè)襯底的表面上。接下來(lái)，硅氮化物層被深蝕刻來(lái)形成在柵結(jié)構(gòu)25的兩側(cè)上的柵間隔32。優(yōu)選地，柵間隔32被形成為與在源/漏延展層30中的相同的寬度。所以，柵間隔32被形成以只保留在源/漏延展層30上。
參照?qǐng)D2G，n+摻雜的多晶硅層淀積在第二絕緣層26上，并且隨后，深蝕刻直到位于柵結(jié)構(gòu)25之上的第一絕緣層22被暴露，從而形成重?fù)诫s源/漏區(qū)34。該重?fù)诫s的源/漏區(qū)34通過(guò)源/漏延展層30連接到輕摻雜的源/漏區(qū)28，從而完成LDD結(jié)構(gòu)。
接下來(lái)，如果需要，硅化物工藝被實(shí)施來(lái)形成在暴露的硅區(qū)，例如，重?fù)诫s的源/漏區(qū)34上的金屬硅化物層36。
根據(jù)圖1中的本發(fā)明的實(shí)施例，在半導(dǎo)體襯底10的表面部分中形成溝道區(qū)和輕摻雜的源/漏區(qū)28，同時(shí)該重?fù)诫s的源/漏區(qū)28形成在具有插入其間的第二絕緣層26的半導(dǎo)體襯底10上。與SOI結(jié)構(gòu)類(lèi)似，第二絕緣層28位于重?fù)诫s的源/漏區(qū)34之下，以基本上執(zhí)行與在大晶體管中相同的操作。因此，短溝道效應(yīng)百抑制了并且降低了源/漏結(jié)電容，從而提高了器件的操作速度。
圖3示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的MOS晶體管的截面圖。
參照?qǐng)D3，該實(shí)施例類(lèi)似于圖1中的實(shí)施例，除了重?fù)诫s的源/漏區(qū)38形成在第二絕緣層26上以便填充在柵結(jié)構(gòu)25和第二絕緣層26之間的間隙之外。
具體的，當(dāng)在襯底上形成包括柵氧化物層12、柵電極18和柵封蓋層20的柵結(jié)構(gòu)25之后，第一絕緣層22形成在柵結(jié)構(gòu)25的頂部和側(cè)部。
與第一絕緣層22分離的第二絕緣層26形成在襯底10上。然后，輕摻雜的源/漏28區(qū)形成在柵結(jié)構(gòu)和第二絕緣層26之間的半導(dǎo)體襯底10的表面部分中。
接下來(lái)，n+摻雜的多晶硅層淀積在包括輕摻雜的源/漏區(qū)28的襯底10的整個(gè)表面上。該摻雜的多晶硅層被隨后深蝕刻直到位于柵結(jié)構(gòu)25之上的第一絕緣層22暴露，從而形成填充在柵結(jié)構(gòu)25和第二絕緣層26之間的間隙的重?fù)诫s的源/漏區(qū)38。
硅化物工藝百執(zhí)行用來(lái)在重?fù)诫s的源/漏區(qū)38上形成金屬硅化物層36。接下來(lái)，在最終結(jié)構(gòu)的整個(gè)表面上淀積硅氮化物層，并且隨后深蝕刻來(lái)在柵結(jié)構(gòu)25的兩側(cè)上形成柵間隔32。這里，該柵間隔32形成在重?fù)诫s的源/漏區(qū)38之上。
圖4示出了根據(jù)本發(fā)明的再一個(gè)實(shí)施例的MOS晶體管的截面圖。該實(shí)施例與實(shí)施例2類(lèi)似，除了重?fù)诫s的源/漏區(qū)40是摻雜的外延層。
具體地，與圖3中的實(shí)施例一樣，輕摻雜的源/漏區(qū)28通過(guò)使用離子注入工藝形成在位于第二絕緣層26和柵結(jié)構(gòu)25之間的半導(dǎo)體襯底10的表面部分中。然后，n+摻雜的外延層通過(guò)使用選擇性外延生長(zhǎng)工藝在輕摻雜的源/漏區(qū)28上生長(zhǎng)。這里，n+摻雜的外延層生長(zhǎng)為突出于第二絕緣層26的頂部。所以，在第二絕緣層26上形成了重?fù)诫s的源/漏區(qū)40，以便填充在第二絕緣層26和柵結(jié)構(gòu)25之間的間隙。
圖5示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的存儲(chǔ)器單元的截面圖。
參照?qǐng)D5，在襯底10上形成了兩個(gè)柵結(jié)構(gòu)75，以便彼此分開(kāi)。每個(gè)柵結(jié)構(gòu)包括柵絕緣層52、柵電極58、和柵封蓋層60。柵電極58形成在多氯化物結(jié)構(gòu)中，其中多晶硅層54和金屬硅化物層56是連續(xù)堆疊的。如果需要，柵封蓋層60可以省略。在本實(shí)施例中，柵封蓋層60是由硅氮化物制成的。
第一絕緣層62形成在每個(gè)柵結(jié)構(gòu)75的頂部和側(cè)部。優(yōu)選地，第一絕緣層62是通過(guò)氧化工藝形成的以修復(fù)由于在柵結(jié)構(gòu)75上構(gòu)圖的蝕刻工藝引起的硅損傷。
第二絕緣層66形成在與第一絕緣層62分開(kāi)的襯底的表面上。優(yōu)選地，第二絕緣層68是通過(guò)氧化工藝形成的。
輕摻雜的源/漏區(qū)68，即，LDD區(qū)，形成在位于柵結(jié)構(gòu)75和第二絕緣層62之間的半導(dǎo)體襯底的表面部分中。
重?fù)诫s的源/漏區(qū)70a和70b形成在輕摻雜的源/漏區(qū)68上，以便填充在柵結(jié)構(gòu)75和第二絕緣層62之間的間隙，并且突出于第二絕緣層62的頂部。這里，重?fù)诫s的源/漏區(qū)70a和70b的任一個(gè)區(qū)，優(yōu)選地，漏區(qū)70b被形成為在位于兩個(gè)柵結(jié)構(gòu)75之間的第二絕緣層66上彼此連接。所以獲得了存儲(chǔ)單元結(jié)構(gòu)，其中兩個(gè)柵電極58通常具有一個(gè)漏區(qū)70b。
優(yōu)選地，重?fù)诫s的源/漏區(qū)70a和70b包括n+摻雜的通過(guò)以與圖4中的實(shí)施例相同的方式選擇性外延生長(zhǎng)形成的外延層。這里，n+摻雜的外延層被生長(zhǎng)以便在兩個(gè)柵結(jié)構(gòu)75之間彼此接觸。
根據(jù)上述的本發(fā)明的實(shí)施例，溝道區(qū)和輕摻雜的源/漏區(qū)，(既，LDD區(qū))形成在半導(dǎo)體襯底的表面中，同時(shí)重?fù)诫s的源/漏區(qū)形成在絕緣層中，從而獲得了具有與SOI晶體管相類(lèi)似的結(jié)構(gòu)的MOS晶體管，并且執(zhí)行與形成在大的硅襯底上的晶體管中的相同的操作。所以，抑制了短溝道效應(yīng)，并且降低了源/漏結(jié)電容，使得器件的操作速度得到了提高。
盡管說(shuō)明了本發(fā)明的優(yōu)選實(shí)施例，可以理解，本發(fā)明并不局限于這些優(yōu)選實(shí)施例，而是可以由本領(lǐng)域中的不同技術(shù)人員在所附的權(quán)利要求書(shū)所限制的本發(fā)明的精神和范圍內(nèi)對(duì)其進(jìn)行各種改變和修改。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；柵結(jié)構(gòu)，包括柵絕緣層和連續(xù)地形成在半導(dǎo)體襯底上的柵電極；第一絕緣層，形成在柵結(jié)構(gòu)的頂部和第一和第二側(cè)上；第二絕緣層，形成在襯底上并且與第一絕緣層分離；輕摻雜的源/漏區(qū)，形成在柵結(jié)構(gòu)和第二絕緣層之間的襯底的表面部分中；源/漏延展層，形成在輕摻雜的源/漏區(qū)上；以及重?fù)诫s的源/漏區(qū)，形成在第二絕緣層上并且與源/漏延展層接觸。
2.根據(jù)權(quán)利要求1所述的器件，其中源/漏延展層包括摻雜的外延層，并且重?fù)诫s的源/漏區(qū)包括摻雜的多晶硅層。
3.根據(jù)權(quán)利要求1所述的器件，還包括形成在重?fù)诫s源/漏區(qū)和柵結(jié)構(gòu)之間的絕緣材料的柵間隔
4.根據(jù)權(quán)利要求3所述的器件，其中柵間隔包括硅氮化物。
5.根據(jù)權(quán)利要求3所述的器件，其中柵間隔被形成為具有與源/漏延展層相同的寬度。
6.根據(jù)權(quán)利要求1所述的器件，還包括形成在重?fù)诫s的源/漏區(qū)的表面的上的金屬硅化物層。
7.根據(jù)權(quán)利要求1所述的器件，其中第一和第二絕緣層包括硅氧化物。
8.根據(jù)權(quán)利要求1所述的器件，其中柵結(jié)構(gòu)還包括形成在柵電極上的柵封蓋層。
9.根據(jù)權(quán)利要求8所述的器件，其中柵封蓋層包括硅氮化物。
10.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；柵結(jié)構(gòu)，包括柵絕緣層和連續(xù)地形成在襯底上的柵電極；第一絕緣層，形成在柵結(jié)構(gòu)的頂部和第一和第二側(cè)；第二絕緣層，形成在襯底上并且與第一絕緣層分離；輕摻雜的源/漏區(qū)，形成在柵結(jié)構(gòu)和第二絕緣層之間的襯底的表面部分中；以及重?fù)诫s的源/漏區(qū)，形成在第二絕緣層上并且填充在柵結(jié)構(gòu)和第二絕緣層之間的間隙。
11.根據(jù)權(quán)利要求10所述的器件，其中重?fù)诫s的源/漏區(qū)包括摻雜的外延層。
12.根據(jù)權(quán)利要求10所述的器件，其中重?fù)诫s的源/漏區(qū)包括摻雜的多晶硅層。
13.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；兩個(gè)柵結(jié)構(gòu)，形成在半導(dǎo)體襯底上，兩個(gè)柵結(jié)構(gòu)中的每一個(gè)包括柵絕緣層和連續(xù)形成的柵電極；第一絕緣層，形成在兩個(gè)柵結(jié)構(gòu)的每一個(gè)的頂部和第一和第二側(cè)上；第二絕緣層，形成在襯底上并且與第一絕緣層分離；輕摻雜的源/漏區(qū)，形成在兩個(gè)柵結(jié)構(gòu)和第二絕緣層之間的襯底的表面部分中；以及重?fù)诫s的源/漏區(qū)，形成在第二絕緣層上并且填充在兩個(gè)柵結(jié)構(gòu)和第二絕緣層之間的間隙，并且從第二絕緣層的頂部突出，該重?fù)诫s的源/漏區(qū)形成在兩個(gè)柵電極之間并且與在第二絕緣層之上的另一個(gè)重?fù)诫s的源/漏區(qū)接觸。
14.根據(jù)權(quán)利要求13所述的器件，其中重?fù)诫s的源/漏區(qū)包括摻雜的外延層。
15.一種制造半導(dǎo)體器件的方法，包括形成柵結(jié)構(gòu)，其中柵絕緣層和柵電極連續(xù)堆疊在半導(dǎo)體襯底上；在柵結(jié)構(gòu)的頂部和第一和第二側(cè)上形成第一絕緣層；在襯底上形成第二絕緣層，并且與第一絕緣層分離；在柵結(jié)構(gòu)和第二絕緣層之間的襯底表面部分進(jìn)行雜質(zhì)離子注入，形成輕摻雜的源/漏區(qū)；在輕摻雜的源/漏區(qū)上形成源/漏延展層；以及在第二絕緣層上形成重?fù)诫s的源/漏區(qū)并且與源/漏延展層接觸。
16.根據(jù)權(quán)利要求15所述的方法，其中源/漏延展層包括通過(guò)選擇性外延生長(zhǎng)工藝形成的摻雜的外延層。
17.根據(jù)權(quán)利要求16所述的方法，其中形成重?fù)诫s的源/漏區(qū)包括淀積摻雜的多晶硅層。
18.根據(jù)權(quán)利要求15所述的方法，其中形成第二絕緣層包括在第一絕緣層的第一和第二側(cè)上形成犧牲間隔；執(zhí)行氧化工藝以在通過(guò)犧牲間隔暴露的襯底上形成第二絕緣層；以及除掉犧牲間隔。
19.根據(jù)權(quán)利要求18所述的方法，其中犧牲間隔包括硅氮化物。
20.根據(jù)權(quán)利要求15所述的方法，還包括在形成重?fù)诫s的源/漏區(qū)之前，在柵結(jié)構(gòu)的兩個(gè)側(cè)壁上形成絕緣材料的柵間隔。
21.根據(jù)權(quán)利要求20所述的方法，其中柵間隔包括硅氮化物。
22.根據(jù)權(quán)利要求20所述的方法，其中柵間隔形成為與源/漏延展層具有相同的寬度。
23.根據(jù)權(quán)利要求15所述的方法，其中第一和第二絕緣層包括硅氧化物。
24.根據(jù)權(quán)利要求15所述的方法，其中柵結(jié)構(gòu)還包括形成在柵電極上的柵封蓋層。
25.根據(jù)權(quán)利要求24所述的方法，其中柵封蓋層包括硅氮化物。
26.根據(jù)權(quán)利要求15所述的方法，還包括在形成重?fù)诫s的源/漏區(qū)之后，在重?fù)诫s的源/漏區(qū)的表面上形成金屬硅化物層。
27.一種制造半導(dǎo)體器件的方法，包括形成柵結(jié)構(gòu)，其中柵絕緣層和柵電極連續(xù)堆疊在半導(dǎo)體襯底上；在柵結(jié)構(gòu)的頂部和第一和第二側(cè)上形成第一絕緣層；在襯底上形成第二絕緣層，并且與第一絕緣層分離；在柵結(jié)構(gòu)和第二絕緣層之間的襯底表面部分進(jìn)行雜質(zhì)離子注入，形成輕摻雜的源/漏區(qū)；以及在第二絕緣層上形成填充柵結(jié)構(gòu)和第二絕緣層之間的間隙的重?fù)诫s的源/漏區(qū)。
28.根據(jù)權(quán)利要求27所述的方法，其中重?fù)诫s的源/漏區(qū)包括摻雜的外延層。
29.根據(jù)權(quán)利要求27所述的方法，其中重?fù)诫s的源/漏區(qū)包括淀積摻雜的多晶硅層。
全文摘要
在MOS晶體管及其制造方法中，在襯底上形成了包括柵絕緣層和柵電極的柵結(jié)構(gòu)。第一絕緣層被形成以便蓋住柵結(jié)構(gòu)。第二絕緣層形成在與第一絕緣層分離的襯底上。輕摻雜的源/漏區(qū)形成在柵結(jié)構(gòu)和第二絕緣層之間的襯底的表面部分中。源/漏延展層形成在輕摻雜的源/漏區(qū)上。重?fù)诫s的源/漏區(qū)形成在第二絕緣層上并且與源/漏延展層接觸。短溝道效應(yīng)被抑制并且源/漏結(jié)電容被降低。
文檔編號(hào)H01L21/336GK1492515SQ03136988
公開(kāi)日2004年4月28日 申請(qǐng)日期2003年5月26日 優(yōu)先權(quán)日2002年10月26日
發(fā)明者李宰圭 申請(qǐng)人:三星電子株式會(huì)社