專利名稱：一種雙柵金屬氧化物半導(dǎo)體晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域中的一種金屬氧化物半導(dǎo)體晶體管及其制備方法，特別涉及一種雙柵金屬氧化物半導(dǎo)體晶體管及其制備方法。
背景技術(shù)：
隨著半導(dǎo)體器件尺寸的不斷減小，半導(dǎo)體集成電路的電源電壓也相應(yīng)地不斷降低。在低電源電壓下，既要保證高的電路速度，又要降低系統(tǒng)功耗通常是非常困難的。在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS，Complementary Metal Oxide Semiconductor)電路中，這兩者之間的矛盾很難調(diào)和。這是因?yàn)槿绻撝惦妷篤T固定，則驅(qū)動(dòng)電流會(huì)降低，相應(yīng)地電路的速度減慢。而在另一方面，如果降低VT去增加驅(qū)動(dòng)電流，則關(guān)態(tài)電流會(huì)上升，相應(yīng)地電路的靜態(tài)功耗增加。這是因?yàn)閬嗛撝刀付仁遣荒芟鄳?yīng)變化的。通常VT每減少80～90mV，關(guān)態(tài)電流將增加1個(gè)數(shù)量級，即靜態(tài)功耗增加一個(gè)數(shù)量級。
雙柵MOS晶體管技術(shù)是一種能同時(shí)實(shí)現(xiàn)高速和低功耗集成電路的器件技術(shù)。但在此應(yīng)用領(lǐng)域，雙柵MOS晶體管的兩個(gè)柵必須是電分離，即必須是可以獨(dú)立偏置。目前的雙柵MOS晶體管技術(shù)所制成的電分離雙柵器件在結(jié)構(gòu)上都是非自對準(zhǔn)的。非自對準(zhǔn)的電分離雙柵MOS晶體管存在嚴(yán)重的寄生元件會(huì)給電路帶來額外的功耗和時(shí)間延遲，妨礙該類器件在高速低功耗集成電路上的應(yīng)用潛力。
發(fā)明創(chuàng)造內(nèi)容本發(fā)明的目的是提供一種自對準(zhǔn)的電分離雙柵金屬氧化物半導(dǎo)體晶體管(MOS晶體管)。
本發(fā)明所提供的雙柵MOS晶體管，包括硅襯底及其上的絕緣介質(zhì)層、源/漏區(qū)、溝道(體)區(qū)、柵介質(zhì)層、柵電極。其特征在于所述溝道區(qū)為所述絕緣介質(zhì)層上一垂直于所述硅襯底的硅墻；所述溝道區(qū)左右兩側(cè)對稱地依次縱向排列所述柵介質(zhì)層、柵電極；分布在所述溝道區(qū)左右兩側(cè)的柵電極相互自對準(zhǔn)且電分離。
本發(fā)明的第二個(gè)目的是提供一種制備上述自對準(zhǔn)雙柵MOS晶體管的方法。
本發(fā)明所提供的制備上述雙柵MOS晶體管的方法，包括以下步驟1)對SOI硅片上的硅膜進(jìn)行光刻和刻蝕形成溝道區(qū)；2)在所述溝道區(qū)的兩側(cè)生長柵氧化層，然后在柵氧化層的兩側(cè)和所述SOI硅片上淀積原位摻雜的多晶硅；
3)去除所述溝道區(qū)頂部的所述原位摻雜的多晶硅，并光刻和刻蝕所述原位摻雜多晶硅，在所述溝道區(qū)兩側(cè)形成相互分離的雙柵；4)對所述原位摻雜多晶硅進(jìn)行離子注入摻雜形成源區(qū)和漏區(qū)，制備得到雙柵MOS晶體管。
步驟1)中所述溝道區(qū)的具體形成過程為首先在所述SOI硅片的硅膜上熱生長一層數(shù)納米到數(shù)十納米的二氧化硅并用LPCVD淀積一層數(shù)十納米的氮化硅；接著光刻并刻蝕所述氮化硅、二氧化硅、所述SOI硅片的硅膜和所述SOI硅片的部分隱埋二氧化硅，得到所述溝道區(qū)。
步驟2)中，在所述溝道區(qū)的兩側(cè)生長柵氧化層之前，預(yù)生長一層數(shù)納米到數(shù)十納米的二氧化硅并用BOE將其腐蝕掉；所述溝道區(qū)頂部的所述原位摻雜的多晶硅用化學(xué)機(jī)械拋光(CMP)去除，在CMP之前，在所述原位摻雜的多晶硅上形成一氮化硅自停止層；在去除所述溝道區(qū)頂部的所述原位摻雜的多晶硅之后、并光刻和刻蝕剩余的所述原位摻雜多晶硅之前，用熱磷酸腐蝕掉所述溝道區(qū)頂部的氮化硅；所述注入摻雜的離子為砷離子或硼離子。
本發(fā)明的雙柵MOS晶體管主要應(yīng)用于動(dòng)態(tài)和多閾值電壓控制，動(dòng)態(tài)和多閾值電壓控制是實(shí)現(xiàn)高速低功耗集成電路的最有效方法之一。本發(fā)明的雙柵MOS晶體管能同時(shí)實(shí)現(xiàn)高速和低功耗電路的原理為該晶體管的雙柵中，一個(gè)柵為主柵(工作柵)，另一個(gè)為輔柵。當(dāng)溝道區(qū)的厚度足夠薄時(shí)，兩個(gè)柵的電勢互相耦合，即主柵(器件)的閾值電壓受輔柵的偏置電壓調(diào)節(jié)。對NMOS晶體管而言，當(dāng)輔柵電位較高時(shí)，器件的閾值電壓較低。而當(dāng)輔柵電位較低時(shí)器件的閾值電壓較高。這樣，當(dāng)電路處于運(yùn)算狀態(tài)時(shí)使相關(guān)器件的輔柵偏置于高電位而實(shí)現(xiàn)高速；而當(dāng)電路處于閑置或等待狀態(tài)時(shí)使相關(guān)器件的輔柵偏置于低電位從而實(shí)現(xiàn)低功耗。
本發(fā)明的雙柵MOS晶體管避免了產(chǎn)生寄生元件，使得其在高速低功耗集成電路上的應(yīng)用潛力得以充分發(fā)揮。


圖1A為本發(fā)明的雙柵MOS晶體管立體結(jié)構(gòu)示意1B為圖1A的剖面結(jié)構(gòu)示意2A-2F為本發(fā)明的雙柵MOS晶體管的制備方法示意圖具體實(shí)施方式
實(shí)施例1、雙柵MOS晶體管如圖1A和1B所示，本發(fā)明的雙柵MOS晶體管包括硅襯底1、隱埋二氧化硅介質(zhì)層21、重?fù)诫s硅源區(qū)9、重?fù)诫s硅漏區(qū)10、柵介質(zhì)層5’和5、未或輕摻雜的溝道(體)區(qū)4以及重?fù)诫s多晶硅的柵電極7和重?fù)诫s多晶硅柵電極8；所述溝道(體)區(qū)4為一豎直硅墻；所述多晶硅柵電極7和8、二氧化硅柵介質(zhì)5和5’在所述溝道區(qū)4兩側(cè)縱向排列；所述多晶硅柵電極7和8相互自對準(zhǔn)且電分離。
實(shí)施例2、制備雙柵MOS晶體管1)如圖2A所示，起始襯底為SOI硅片，包括硅襯底1，隱埋二氧化硅層21和其上的硅膜40。
2)如圖2B所示，首先在SOI硅片的硅膜40上熱生長一層10納米的二氧化硅(隔離介質(zhì))2并用LPCVD淀積一層20納米的氮化硅(隔離介質(zhì))3。接著光刻并刻蝕氮化硅3、二氧化硅2、硅膜40和部分隱埋二氧化硅(隱埋介質(zhì)層)21以確定溝道區(qū)4。
3)如圖2C所示，先熱生長一層5～10納米的二氧化硅，并用BOE將其腐蝕掉。接著熱生長柵二氧化硅(柵介質(zhì))5(5’)和淀積原位摻雜的多晶硅(柵電極材料)26。
4)如圖2D所示，在原位摻雜的多晶硅26上，淀積一層氮化硅6。多晶硅26和氮化硅6的厚度的確定原則是使氮化硅6的表面與有源區(qū)氮化硅3的表面大致在同一水平面。接著光刻和刻蝕氮化硅6以露出溝道區(qū)域。
5)如圖2E所示，用CMP磨去溝道區(qū)4頂端的多晶硅26。氮化硅3和6作為CMP的自停止層。
6)如圖2F所示，用熱磷酸腐蝕掉氮化硅6和3，然后光刻和刻蝕多晶硅26，在溝道區(qū)4兩側(cè)形成相互分離的雙柵電極7和8。接著進(jìn)行離子注入摻雜形成源區(qū)9和漏區(qū)10(如圖1A所示)。對nMOS器件，摻雜劑為砷或磷；對pMOS器件，摻雜劑為硼或氟化硼。
7)利用常規(guī)方法進(jìn)行后道工序制作處理，得到雙柵MOS晶體管。
權(quán)利要求
1.一種雙柵MOS晶體管，包括硅襯底及其上的絕緣介質(zhì)層、源/漏區(qū)、溝道(體)區(qū)、柵介質(zhì)層、柵電極。其特征在于所述溝道區(qū)為所述絕緣介質(zhì)層上一垂直于所述硅襯底的硅墻；所述溝道區(qū)左右兩側(cè)對稱地依次縱向排列所述柵介質(zhì)層、柵電極；分布在所述溝道區(qū)左右兩側(cè)的柵電極相互自對準(zhǔn)且電分離。
2.根據(jù)權(quán)利要求1所述的雙柵MOS晶體管，其特征在于所述雙柵是可獨(dú)立偏置的。
3.一種制備權(quán)利要求1所述的雙柵MOS晶體管的方法，包括以下步驟1)對SOI硅片上的硅膜進(jìn)行光刻和刻蝕形成溝道區(qū)；2)在所述溝道區(qū)的兩側(cè)生長柵氧化層，然后在柵氧化層的兩側(cè)和所述SOI硅片上淀積原位摻雜的多晶硅；3)去除所述溝道區(qū)頂部的所述原位摻雜的多晶硅，并光刻和刻蝕所述原位摻雜多晶硅，在所述溝道區(qū)兩側(cè)形成相互分離的雙柵；4)對所述原位摻雜多晶硅進(jìn)行離子注入摻雜形成源區(qū)和漏區(qū)，制備得到雙柵MOS晶體管。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于所述步驟1)中溝道區(qū)的具體形成過程為首先在所述SOI硅片的硅膜上熱生長一層數(shù)納米到數(shù)十納米的二氧化硅并用LPCVD淀積一層數(shù)十納米的氮化硅；接著光刻并刻蝕所述氮化硅、二氧化硅、所述SOI硅片的硅膜和所述SOI硅片的部分隱埋二氧化硅，得到所述溝道區(qū)。
5.根據(jù)權(quán)利要求3或4所述的方法，其特征在于所述步驟2)中，在所述溝道區(qū)的兩側(cè)生長柵氧化層之前，預(yù)生長數(shù)納米到數(shù)十納米的二氧化硅并用BOE將其腐蝕掉。
6.根據(jù)權(quán)利要求3或4所述的方法，其特征在于所述步驟2)中，所述溝道區(qū)頂部的所述原位摻雜的多晶硅用化學(xué)機(jī)械拋光(CMP)去除。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于在所述CMP之前，在所述原位摻雜的多晶硅上形成一氮化硅自停止層。
8.根據(jù)權(quán)利要求3或4所述的方法，其特征在于在去除所述溝道區(qū)頂部的所述原位摻雜的多晶硅之后、光刻和刻蝕剩余的所述原位摻雜多晶硅之前，用熱磷酸腐蝕掉所述溝道區(qū)頂部和所述原位摻雜的多晶硅上的氮化硅。
9.根據(jù)權(quán)利要求3或4所述的方法，其特征在于所述步驟2)中的摻雜劑為砷或硼。
全文摘要
本發(fā)明公開了半導(dǎo)體集成電路制造技術(shù)領(lǐng)域中一種雙柵金屬氧化物半導(dǎo)體晶體管及其制備方法，目的是提供一種自對準(zhǔn)的電分離雙柵金屬氧化物半導(dǎo)體晶體管(MOS晶體管)。本發(fā)明所提供的雙柵金屬氧化物半導(dǎo)體晶體管，包括硅襯底及其上的絕緣介質(zhì)層、源/漏區(qū)、溝道(體)區(qū)、柵介質(zhì)層、柵電極。其特征在于所述溝道區(qū)為所述絕緣介質(zhì)層上一垂直于所述硅襯底的硅墻；所述溝道區(qū)左右兩側(cè)對稱地依次縱向排列所述柵介質(zhì)層、柵電極；分布在所述溝道區(qū)左右兩側(cè)的柵電極相互自對準(zhǔn)且電分離。本發(fā)明還提供了制備該雙柵MOS晶體管的方法。本發(fā)明的雙柵MOS晶體管避免了產(chǎn)生寄生元件，使得其在高速低功耗集成電路上的應(yīng)用潛力得以充分發(fā)揮。
文檔編號H01L29/66GK1567595SQ0313777
公開日2005年1月19日 申請日期2003年6月24日 優(yōu)先權(quán)日2003年6月24日
發(fā)明者張盛東, 陳文新, 黃如, 劉曉彥, 張興, 韓汝琦, 王陽元 申請人:北京大學(xué)