專(zhuān)利名稱(chēng)：半導(dǎo)體襯底的生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體襯底的生產(chǎn)方法。具體來(lái)說(shuō)，本發(fā)明涉及一種能有效地得到高質(zhì)量硅襯底的半導(dǎo)體襯底的生產(chǎn)方法，在該方法中利用了硅的畸變(distortion)。
用圖3(a)-3(e)所示的技術(shù)作為利用畸變生產(chǎn)MOSFET技術(shù)的一個(gè)例子。
首先，如圖3(a)所示，在硅襯底1上以外延方式生長(zhǎng)厚度約為300nm的SiGe層2，其中Ge的濃度是20atom％，接著在SiGe層上以外延方式生長(zhǎng)厚度約為20nm的Si層3。
然后如圖3(b)所示，在得到的硅襯底1的整個(gè)表面上注入氫離子，然后在約800℃下進(jìn)行熱處理。這種熱處理的結(jié)果是，在氫注入峰達(dá)到SiGe層2和硅襯底1的界面附近時(shí)發(fā)生氫氣的微孔4延伸的堆垛層錯(cuò)(stackingfault)5，還在界面方向上造成攻絲位錯(cuò)(threading dislocation)6。界面方向上的這些攻絲位錯(cuò)6使得SiGe層2中的畸變松弛。同時(shí)，在SiGe層2上面的Si層3中產(chǎn)生由于拉伸造成的畸變，其中，Si層3中的畸變松弛(relaxed)，而遷移率升高。
然后如圖3(c)和3(d)所示，該工藝經(jīng)過(guò)一個(gè)傳統(tǒng)的STI(淺層溝槽電離(Shallow Trench Isolation))工序，形成元素隔離區(qū)11，然后如圖3(e)所示，用通常的生產(chǎn)方法形成柵絕緣膜12、柵電極13和源/漏區(qū)14，從而制成MOSFET。
但是，根據(jù)上述生產(chǎn)方法，在圖3(b)所示的注入氫離子的步驟中，如果氫離子的注入量足以完成SiGe層2的松弛(relaxation)，則后續(xù)的熱處理將形成過(guò)多的氫氣的微孔4，并且形成過(guò)多的堆垛層錯(cuò)。這些過(guò)多的堆垛層錯(cuò)在SiGe層2和硅襯底1的界面處不會(huì)停止，而是形成抵達(dá)Si層3表面的攻絲位錯(cuò)6。氫氣的微孔4將由其造成的攻絲位錯(cuò)6固定，因而在后續(xù)步驟中難以除去這些攻絲位錯(cuò)6。
因此，將氫離子的注入量設(shè)置為低于完全松弛SiGe層2的量，試圖以此防止在后續(xù)的熱處理中發(fā)生由于氫氣的微孔4造成攻絲位錯(cuò)6。
但是，即使將氫離子的注入量設(shè)置為低于完全松弛SiGe層2的量，也不能避免圖3(b)所示的在后續(xù)的熱處理中發(fā)生由SiGe層2和硅襯底1的界面產(chǎn)生的新攻絲位錯(cuò)6。因此，在這種情況下使該工藝經(jīng)過(guò)圖3(c)和3(d)所示的一個(gè)傳統(tǒng)STI工序，制成MOSFET后會(huì)發(fā)現(xiàn)如圖3(e)所示在源/漏區(qū)14下面有許多攻絲位錯(cuò)6，當(dāng)在這些結(jié)點(diǎn)上施加反向電壓時(shí)，其中的漏電流增加，因此，這種生產(chǎn)技術(shù)存在的問(wèn)題是無(wú)法生產(chǎn)高質(zhì)量的MOSFET。
本發(fā)明提供一種半導(dǎo)體襯底的生產(chǎn)方法，其包括下述步驟(a)在表面由硅制成的襯底上形成SiGe層；(b)再在SiGe層上形成半導(dǎo)體層；和(c)將離子注入襯底上的SiGe層區(qū)域中，這些區(qū)域形成元素隔離(isolation)形成區(qū)，然后進(jìn)行熱處理。
圖2是示出利用由

圖1(a)-1(e)所示的方法得到的半導(dǎo)體襯底的半導(dǎo)體器件的主要部分的示意性橫斷面圖；和圖3(a)-3(e)是描述現(xiàn)有技術(shù)的一種半導(dǎo)體器件的生產(chǎn)方法的示意性橫斷面圖，其示出在各個(gè)步驟中半導(dǎo)體器件的主要部分。
表面由硅制成的襯底可以是用無(wú)定形硅、微晶硅、單晶硅、多晶硅或混合有兩種或多種這些晶體狀態(tài)的硅制成的硅襯底，也可以是表面上有這些硅層的所謂SOI襯底。特別優(yōu)選單晶硅襯底。
可以用各種傳統(tǒng)方法形成SiGe層，例如CVD法、濺射法、真空沉積法或MEB法。具體來(lái)說(shuō)，優(yōu)選用CVD法中的外延生長(zhǎng)法形成SiGe層。這種情況下的成膜條件可選自本領(lǐng)域公知的條件，具體來(lái)說(shuō)，例如，400℃-900℃，優(yōu)選約400℃-650℃的成膜溫度是合適的。具體來(lái)說(shuō)，如果生長(zhǎng)的SiGe層中的Ge濃度范圍如下，例如，生長(zhǎng)的SiGe層中的Ge濃度是30atom％，則成膜溫度優(yōu)選是500℃或更低。這種SiGe層中的Ge濃度沒(méi)有具體限定，其濃度可以是約1atom％-50atom％，優(yōu)選10atom％-40atom％，更優(yōu)選20atom％-30atom％。SiGe層優(yōu)選是厚膜，使得為松弛位錯(cuò)而在后續(xù)退火步驟中發(fā)生在SiGe層和硅襯底界面處的位移錯(cuò)位不會(huì)對(duì)形成在其頂部上的半導(dǎo)體器件如MOSFET產(chǎn)生負(fù)面影響。一般來(lái)說(shuō)，降低生長(zhǎng)溫度是增加膜厚的一種有效技術(shù)。另一方面，該膜的膜厚優(yōu)選小于SiGe層沉積在襯底上時(shí)SiGe層中發(fā)生晶格畸變的松弛時(shí)的膜厚，即，其膜厚小于臨界膜厚。具體來(lái)說(shuō)，其膜厚可以是約50nm-500nm，另外，約100nm-500nm的膜厚是合適的。具體來(lái)說(shuō)，當(dāng)考慮到在后續(xù)步驟中要形成PN結(jié)時(shí)，SiGe層的膜厚優(yōu)選是300nm或更大。
然后在步驟(b)中，在得到的襯底上形成半導(dǎo)體層。對(duì)半導(dǎo)體層沒(méi)有特別限定，只要其具有和硅同樣的菱形結(jié)構(gòu)即可。例如，Si、其中已經(jīng)加入C的Si或其中的Ge濃度低于上述SiGe層中的Ge濃度的SiGe層可以作為半導(dǎo)體層。特別優(yōu)選硅(Si)層。SiC中的C濃度沒(méi)有具體限定，例如，其濃度可以是約0.1atom％-2atom％。另外，SiGe層中的Ge濃度約為10atom％或更低時(shí)是合適的?？梢杂门c形成SiGe層同樣的方法形成半導(dǎo)體層，優(yōu)選在形成SiGe層后通過(guò)如轉(zhuǎn)換生長(zhǎng)氣在同一個(gè)器件中形成半導(dǎo)體層。這樣可以減少SiGe層表面上的氧氣污染等。這種情況下的襯底溫度優(yōu)選約為400℃-650℃?？紤]到在生產(chǎn)半導(dǎo)體器件的后續(xù)步驟中膜厚的減少及SiGe層中的Ge擴(kuò)散等，優(yōu)選使半導(dǎo)體層是厚膜，為了抑制由于松弛SiGe層的畸變步驟后的拉伸產(chǎn)生的畸變所造成的發(fā)生在Si層上的缺陷，同時(shí)還優(yōu)選是形成的半導(dǎo)體層的膜厚小于臨界膜厚。在本申請(qǐng)中優(yōu)選地是，SiGe層中的Ge濃度越高，半導(dǎo)體層越薄，在生產(chǎn)半導(dǎo)體器件的后續(xù)工序中進(jìn)行熱處理的溫度越高，半導(dǎo)體層越薄。具體來(lái)說(shuō)，其膜厚約為1nm-100nm，更優(yōu)選約5nm-30nm，具體來(lái)說(shuō)，如果半導(dǎo)體層形成在Ge濃度為30atom％的SiGe層上，則合適的膜厚約為20nm或更小，如果半導(dǎo)體層形成在Ge濃度為20atom％的SiGe層上，則合適的膜厚約為50nm或更小。
在本申請(qǐng)中優(yōu)選地是，在形成SiGe層和半導(dǎo)體層后向得到的襯底注入離子和進(jìn)行熱處理。宜于用能夠在使用的硅襯底表面中導(dǎo)入晶格缺陷的元素和作為離子注入后退火的結(jié)果是能夠在硅襯底中產(chǎn)生微孔的元素等進(jìn)行離子注入。這樣的元素可以選自氫、惰性氣體和IV族元素。具體來(lái)說(shuō)，可以用氫、氦、氖、硅、碳、鍺等作為這樣的元素。特別優(yōu)選氫?？梢愿鶕?jù)使用的離子類(lèi)型、SiGe層的膜厚、半導(dǎo)體層的材料和膜厚等適當(dāng)調(diào)節(jié)離子注入的加速能量。要求將加速能量設(shè)定為一個(gè)值，例如，使注入峰在硅襯底中位于SiGe層和襯底的界面附近的位置處，更具體地說(shuō)，為了防止SiGe層中出現(xiàn)缺陷和防止SiGe層成為薄膜，注入峰在襯底中的位置是從界面開(kāi)始的深度約為20nm或更大(深度優(yōu)選約為30nm-70nm)。注入能量的值可以是約20keV-150keV，優(yōu)選約30keV-35keV，更具體地說(shuō)，如果SiGe層的膜厚約為200nm且使用氫，則注入能量的值可以是約18keV-25keV?？梢允褂玫膭┝恐导s為2×1016cm-2或更低。
例如，可以用爐內(nèi)退火、燈光退火、RTA等作為退火的類(lèi)型，退火可以在600℃-900℃的惰性氣氛中、標(biāo)準(zhǔn)大氣中、氮?dú)鈿夥罩?、氧氣氣氛中、氫氣氣氛中等進(jìn)行約10分鐘-30分鐘。
另外，在步驟(c)中，將離子注入襯底上的SiGe層中將形成元素隔離形成區(qū)的區(qū)域，然后進(jìn)行熱處理。在本申請(qǐng)中，例如，注入離子可以選自氫、惰性氣體和II-V族元素。具體來(lái)說(shuō)，可以使用氫、氦、氖、硅、碳、鍺、砷、磷、硼等的離子。特別優(yōu)選硅離子、鍺離子、砷離子等，更優(yōu)選硅離子?？梢愿鶕?jù)使用的離子類(lèi)型、SiGe層的膜厚、半導(dǎo)體層的材料和膜厚等適當(dāng)調(diào)節(jié)離子注入的加速能量。優(yōu)選將加速能量設(shè)定為一個(gè)值，例如，使注入峰位于SiGe層的頂部，更具體地說(shuō)，注入峰在SiGe層中的位置是界面上方約20nm。注入能量的值可以是約20keV-150keV?？梢允褂玫膭┝恐导s為1×1015cm-2或更大。
在上述步驟中，在離子注入前本發(fā)明優(yōu)選在將形成元素隔離形成區(qū)的區(qū)域中形成其底部位于SiGe層中的溝槽，使得離子能夠注入這些溝槽的底部?？梢杂霉恼障嗥桨嬗∷⒎ê臀g刻法形成溝槽。在本申請(qǐng)中，蝕刻可以是各向異性或各向同性蝕刻或者干法或濕法蝕刻，優(yōu)選各向異性蝕刻。溝槽的大小和形式?jīng)]有具體限定，可以根據(jù)所要得到的半導(dǎo)體器件的設(shè)計(jì)進(jìn)行適當(dāng)調(diào)節(jié)?？梢愿鶕?jù)SiGe層的膜厚等適當(dāng)調(diào)節(jié)溝槽深度，其深度可以約為200nm-450nm。在本申請(qǐng)中，如果形成溝槽，則進(jìn)行離子注入時(shí)優(yōu)選使離子的注入峰位于溝槽的底部附近，所以必須將離子注入的加速能量值設(shè)定為約20keV-60keV。
可以用與上述同樣的方法進(jìn)行熱處理。具體來(lái)說(shuō)，優(yōu)選將溫度設(shè)定為約550℃-650℃。
下面參照?qǐng)D1(a)-1(e)詳述本發(fā)明生產(chǎn)半導(dǎo)體器件的方法。
根據(jù)本發(fā)明生產(chǎn)半導(dǎo)體器件的方法，首先，如圖1(a)所示，在用氫氣稀釋的SiH4和GeH4混合氣氛中在400℃-900℃的溫度下用公知的CVD(化學(xué)氣相沉積)法在p型Si單晶襯底(后面稱(chēng)為硅襯底1)表面上以外延方式生長(zhǎng)厚度約為300nm、Ge的濃度是30atom％的SiGe層2，p型Si單晶襯底是傳統(tǒng)的Si生產(chǎn)方法中使用的，其平面向(plane direction)(100)中的摻雜硼濃度約為1×1015cm-3。然后用相同的生產(chǎn)單元將生長(zhǎng)氣轉(zhuǎn)換成用氫氣稀釋的SiH4氣體，在400℃-900℃的溫度下用CVD法在SiGe層2上以外延方式生長(zhǎng)厚度約為20nm的Si半導(dǎo)體層3。
然后如圖1(b)所示，用30keV-35keV的注入能量注入2×1016cm-2或更少劑量的氫離子，然后在600℃或更高的溫度下進(jìn)行熱處理。
對(duì)注入的氫離子熱處理的結(jié)果是生成微孔4和在這些微孔周?chē)晕⒖诪楹诵纳傻亩讯鈱渝e(cuò)(位錯(cuò))5，在SiGe層2和硅襯底1的界面處造成位移，從而松弛SiGe層2的畸變。在本申請(qǐng)中，產(chǎn)生氫離子的微孔4的位置對(duì)應(yīng)于注入峰和攻絲位錯(cuò)6的位置，攻絲位錯(cuò)6達(dá)到此時(shí)由于除氫以外的因素所造成的堆垛層錯(cuò)的內(nèi)表面，攻絲位錯(cuò)6具有熱力學(xué)的穩(wěn)定性，在沒(méi)有消除位的情況下能夠保留到最后的步驟，這將造成來(lái)自PN結(jié)的電漏，因此必須減少這些攻絲位錯(cuò)。
然后如圖1(c)所示，用公知的照相平版印刷術(shù)形成抗蝕圖案7，用于形成元素隔離區(qū)，用SF6氣體通過(guò)公知的RIE(反應(yīng)離子蝕刻)法，利用抗蝕圖案(用抗蝕劑作為蝕刻掩模)7蝕刻SiGe層2和Si層3，蝕刻深度為350nm，從而形成用于元素隔離的溝槽8。然后用公知的離子注入法用40KeV的注入能量將劑量為1×1015cm-2的Si離子注入用于元素隔離的溝槽8的底部。然后在約600℃的較低溫度下進(jìn)行熱處理，從而在用于元素隔離的溝槽8的底部形成堆垛層錯(cuò)9。
在本申請(qǐng)中，為了將SiGe層2轉(zhuǎn)變成無(wú)定形層，Si離子的注入量必須是1×1015cm-2或更大，為了形成堆垛層錯(cuò)的核心，選擇的關(guān)于注入能量方面的條件應(yīng)當(dāng)使注入峰是20nm或更大。在使用SiGe的情況下，將退火溫度設(shè)置為600℃，以恢復(fù)破損和形成核心。
然后如圖1(d)所示，用于元素隔離的溝槽8中填滿(mǎn)SiO2，SiO2是SiH4氣體和O2氣體通過(guò)公知的CVD法形成的，然后用公知的CMP(化學(xué)機(jī)械拋光)法除去除元素隔離區(qū)之外的其它區(qū)域中的SiO2膜，以此進(jìn)行平整，從而形成元素隔離區(qū)11。
可以用公知的CVD法形成SiO2膜，然后，為了增加用上述CMP法蝕刻SiO2時(shí)的加工余地，可以在圖1(b)的步驟后用公知的CVD法在SiH4和NH3的氣氛中形成SiN膜。在CMP時(shí)用SiN膜停止蝕刻。
然后在800℃-1000℃的溫度下進(jìn)行熱處理。從而可以使圖1(c)的活性區(qū)中的攻絲位錯(cuò)6移向圖1(d)中產(chǎn)生的堆垛層錯(cuò)9，使其截留在堆垛層錯(cuò)9中。在Si生產(chǎn)工藝中隨后進(jìn)行的在1000℃或更低的溫度下進(jìn)行的熱處理的結(jié)果是使這些截留的位錯(cuò)10具有熱穩(wěn)定性，不會(huì)再次釋放。
然后如圖1(e)所示，用公知的MOSFET生產(chǎn)技術(shù)形成柵絕緣膜12、由N型多晶Si膜制成的柵電極13和N型源/漏區(qū)14，從而制成MOSFET。
如圖2所示，厚度為300nm的SiGe層2和厚度為20nm的Si層3形成在其中摻有1×1015cm-2的p型雜質(zhì)的硅襯底1上，柵電極13形成在Si層上，柵絕緣膜12插入按照上述方法生產(chǎn)的半導(dǎo)體器件中。源/漏區(qū)14形成在柵電極13的兩側(cè)，在SiGe層2中形成通道區(qū)，通道區(qū)在柵電極13的正下面和源/漏區(qū)14之間。這種半導(dǎo)體器件通過(guò)溝槽型元素隔離區(qū)11與其它元件隔離。
另外，在從SiGe層2和硅襯底1的界面開(kāi)始深度約為50nm處形成微孔4，有這些微孔4形成的堆垛層錯(cuò)(位錯(cuò))5延伸至SiGe層2和硅襯底1的界面，以松弛SiGe層2中的大部分畸變。
另外，在元素隔離區(qū)11下面形成堆垛層錯(cuò)9，其中，由于松弛SiGe層2中的畸變而發(fā)生的位錯(cuò)10被這些堆垛層錯(cuò)9截留。
因此，在其中形成MOS晶體管的SiGe層2的區(qū)域中發(fā)生的攻絲位錯(cuò)6移向堆垛層錯(cuò)9，使其被堆垛層錯(cuò)9截留，結(jié)果在其中形成MOS晶體管的區(qū)域中幾乎沒(méi)有發(fā)現(xiàn)缺陷。即，利用通過(guò)向元素隔離區(qū)11下面的SiGe層2中注入離子產(chǎn)生的堆垛層錯(cuò)可以減少SiGe層2的活性區(qū)域中的缺陷數(shù)量。
如本發(fā)明前面所述，本發(fā)明能夠促進(jìn)硅襯底和SiGe層的界面處畸變的松弛，同時(shí)，利用在由于氫離子注入而松弛畸變后的熱處理而由微觀缺陷所形成的堆垛層錯(cuò)可以防止由于SiGe/Si界面處的位移所發(fā)生的堆垛層錯(cuò)。
但是，如果由因?yàn)闅潆x子的注入而產(chǎn)生的微觀缺陷形成的堆垛層錯(cuò)過(guò)量，則這些堆垛層錯(cuò)將是SiGe層中發(fā)生缺陷的原因。為了完全松弛SiGe層中的畸變，必須形成過(guò)量的由于離子注入而產(chǎn)生的微觀缺陷，從而在SiGe層中發(fā)生位錯(cuò)。
因此，注入其量少于完全松弛SiGe層所需要的量的離子，然后進(jìn)行熱處理，使得從SiGe層和硅層的界面處形成的堆垛層錯(cuò)也能夠部分松弛SiGe層。在這種情況下，當(dāng)溫度升高時(shí)，從SiGe層和硅層的界面處形成的堆垛層錯(cuò)和抵達(dá)表面的堆垛層錯(cuò)沿垂直于襯底表面的方向以無(wú)規(guī)方式移動(dòng)。因此，根據(jù)本發(fā)明，堆垛層錯(cuò)移向覆蓋正?；钚詤^(qū)域周緣的元素隔離區(qū)，從而消去其中的位錯(cuò)。
因此，用離子注入法將過(guò)量的硅離子導(dǎo)入硅襯底，從而利用在較低溫度下形成器件時(shí)發(fā)生的堆垛層錯(cuò)。被這些堆垛層錯(cuò)截留的位錯(cuò)轉(zhuǎn)化為能量穩(wěn)定態(tài)，因此在傳統(tǒng)的晶體管生產(chǎn)方法中，在熱處理過(guò)程中這些位錯(cuò)大都不會(huì)移向活性區(qū)域，所以不會(huì)出現(xiàn)問(wèn)題。
因此可以消除在MOS晶體管的電操作過(guò)程中可能導(dǎo)致結(jié)點(diǎn)漏電流的缺陷，并且可以實(shí)現(xiàn)具有優(yōu)異性能的MOS晶體管。
根據(jù)本發(fā)明，在用包括SiGe的暫行襯底(provisional substrate)形成高速M(fèi)OSFET的情況下導(dǎo)致問(wèn)題的活性區(qū)域中的位錯(cuò)截留在元素隔離區(qū)下面，所以活性區(qū)域不會(huì)受到負(fù)面影響，從而可以生產(chǎn)出可大幅減少作為傳統(tǒng)問(wèn)題的結(jié)點(diǎn)漏電流的半導(dǎo)體襯底。用這種半導(dǎo)體襯底可以生產(chǎn)需要的能耗低且傳統(tǒng)上不能用畸變Si生產(chǎn)的高速LSI。
權(quán)利要求
1.一種半導(dǎo)體襯底的生產(chǎn)方法，其包括下述步驟(a)在表面由硅制成的襯底上形成SiGe層；(b)再在SiGe層上形成半導(dǎo)體層；和(c)將離子注入襯底上的SiGe層中將變成元素隔離形成區(qū)的區(qū)域，并進(jìn)行熱處理。
2.根據(jù)權(quán)利要求1所述的方法，其中，在步驟(c)中注入的離子選自氫、惰性氣體和II-V族元素，離子的劑量是1×1015cm-2或更大。
3.根據(jù)權(quán)利要求2所述的方法，其中，離子是硅離子、鍺離子或砷離子。
4.根據(jù)權(quán)利要求1所述的方法，其中，在離子注入步驟(c)前在將變成元素隔離形成區(qū)的區(qū)域中形成其底部位于SiGe層中的溝槽，使得在步驟(c)中能夠?qū)㈦x子注入所述溝槽的底部。
5.根據(jù)權(quán)利要求1所述的方法，其中，形成SiGe層，以使其具有的Ge濃度是10atom％-50atom％，膜厚是50nm-500nm。
6.根據(jù)權(quán)利要求1所述的方法，其中，半導(dǎo)體層是其中的Ge濃度比Si中的Ge濃度低的SiGe層和其中加入Si或C的SiGe層。
7.根據(jù)權(quán)利要求1所述的方法，其中，半導(dǎo)體襯底用于MOS晶體管。
8.一種半導(dǎo)體襯底的生產(chǎn)方法，其包括下述步驟(a)在表面由硅制成的襯底上形成SiGe層；(b)再在SiGe層上形成半導(dǎo)體層；(c)將離子注入襯底上的SiGe層中將變成元素隔離形成區(qū)的區(qū)域，然后進(jìn)行熱處理；和(d)將離子注入襯底，然后進(jìn)行熱處理；其中，步驟(d)是在步驟(a)和(b)之后和步驟(c)之前進(jìn)行的。
9.根據(jù)權(quán)利要求8所述的方法，其中，在步驟(c)中注入的離子選自氫、惰性氣體和II-V族元素，離子的劑量是1×1015cm-2或更大。
10.根據(jù)權(quán)利要求9所述的方法，其中，離子是硅離子、鍺離子或砷離子。
11.根據(jù)權(quán)利要求8所述的方法，其中，在離子注入步驟(c)前在將變成元素隔離形成區(qū)的區(qū)域中形成其底部位于SiGe層中的溝槽，使得在步驟(c)中能夠?qū)㈦x子注入這些溝槽的底部。
12.根據(jù)權(quán)利要求8所述的方法，其中，在步驟(d)中注入的離子選自氫、惰性氣體和IV族元素，離子的劑量是2×1016cm-2或更小。
13.根據(jù)權(quán)利要求12所述的方法，其中，離子是氫離子、氦離子、氖離子、硅離子、碳離子或鍺離子。
14.根據(jù)權(quán)利要求8所述的方法，其中，通過(guò)調(diào)節(jié)加速能量進(jìn)行離子注入步驟(d)，使注入峰在硅襯底中位于SiGe層/襯底的界面附近的位置處。
15.根據(jù)權(quán)利要求8所述的方法，其中，通過(guò)調(diào)節(jié)加速能量進(jìn)行離子注入步驟(d)，使注入峰在襯底中的位置是從SiGe層和襯底的界面開(kāi)始20nm或更大的深度處。
16.根據(jù)權(quán)利要求8所述的方法，其中，在步驟(d)中注入的離子量低于使SiGe層完全松弛的量。
17.根據(jù)權(quán)利要求8所述的方法，其中，形成SiGe層，使其具有的Ge濃度是10atom％-50atom％，膜厚是50nm-500nm。
18.根據(jù)權(quán)利要求8所述的方法，其中，半導(dǎo)體層是其中的Ge濃度比Si中的Ge濃度低的SiGe層和其中加入Si或C的SiGe層。
19.根據(jù)權(quán)利要求8所述的方法，其中，半導(dǎo)體襯底用于MOS晶體管。
20.一種半導(dǎo)體襯底的生產(chǎn)方法，包括如下步驟(a)在襯底上形成SiGe層，所述襯底的表面由硅制成；(b)在所述SiGe層上進(jìn)一步形成半導(dǎo)體層；(c)將離子注入襯底上的SiGe層中將變成元素隔離形成區(qū)的區(qū)域，并進(jìn)行熱處理；和(d)將能夠產(chǎn)生微空穴的離子注入襯底，然后進(jìn)行熱處理，其中，步驟(d)是在步驟(a)和(b)之后和步驟(c)之前進(jìn)行的，和，在離子注入步驟(c)前在將變成元素隔離形成區(qū)的區(qū)域中形成其底部位于SiGe層中的溝槽，使得在步驟(c)中能夠?qū)⒐桦x子注入所述溝槽的底部。
全文摘要
一種半導(dǎo)體襯底的生產(chǎn)方法，其包括下述步驟(a)在表面由硅制成的襯底上形成SiGe層；(b)再在SiGe層上形成半導(dǎo)體層；和(c)將離子注入襯底上的SiGe層中將形成元素隔離形成區(qū)的區(qū)域，然后進(jìn)行熱處理。
文檔編號(hào)H01L21/70GK1461042SQ0313781
公開(kāi)日2003年12月10日 申請(qǐng)日期2003年5月21日 優(yōu)先權(quán)日2002年5月23日
發(fā)明者馬場(chǎng)智也 申請(qǐng)人:夏普株式會(huì)社