專利名稱：線路基板的制作方法
技術領域：
本發(fā)明有關一種線路基板(circuit substrate)，且特別有關一種具有高布線密度(high layout density)及低制作成本的線路基板(circuit substrate)。
背景技術：
芯片倒裝焊技術(Flip Chip Bonding Technology)主要是利用面陣列(areaarray)的排列方式，將多個芯片墊(die pad)配置于芯片(die)的有源表面(activesurface)，并形成凸塊(bump)于各個芯片墊上，接著將芯片翻面(flip)之后，利用芯片的芯片墊上的凸塊分別電(electrically)及機械(mechanically)連接至承載器(carrier)的表面所對應的接合墊(bonding pad)。由于芯片倒裝焊技術可應用于高接腳數(High Pin Count)的芯片封裝結構，并具有縮小封裝面積及縮短信號傳輸路徑等優(yōu)點，使得芯片倒裝焊技術目前已經廣泛地應用在芯片封裝領域。值得注意的是，由于線路基板可同時提供高密度接合墊及微細化線路，所以線路基板已經成為目前芯片封裝領域所最常見的芯片倒裝焊用的承載器。
請參考圖1，其示出現有的一種由增層法(build-up process)所制作的四導電層的線路基板，其內部線路結構的局部示意圖。值得注意的是，線路基板100僅示出其導電部分，但未示出其介電部分于圖中。線路基板100包括已圖案化的四層導電層102，即導電層102a、導電層102b、導電層102c及導電層102d，任二相鄰的導電層102之間均配置一介電層(未示出)。為了電連接導電層102b及導電層102c，現有技術通常是利用鍍通孔(platingthrough hole)的工藝，將鍍通孔(through via)104形成于導電層102b及導電層102c之間。此外，為了電連接導電層102a及導電層102b，現有技術通常是利用導電層102b在鍍通孔104的兩端分別形成環(huán)形墊(ring pad)106，用以讓導通孔(conductive via)108的一端能夠連接(落著)至環(huán)形墊106的局部表面，而導通孔108的另一端則連接至由導電層102a及所構成的接合墊(bonding pad)110。同樣地，導電層102c及導電層102d之間亦是利用上述的垂直繞線結構作電連接。因此，導電層102a的接合墊110可依序經由上面的導通孔108及上面的環(huán)形墊106而繞線至導電層102b。接著，再經由鍍通孔104及下面的環(huán)形墊106而繞線至導電層102c。最后，更可經由下面的導通孔108連接至導電層102d的接合墊110，而繞線至導電層102d。
請同樣參考圖1，由于利用增層法所制成的線路基板100，必須使用外徑較大的環(huán)形墊106作為導通孔108的捕捉墊(capture pad)，使得導通孔108的一端能夠易于準確地連接至環(huán)形墊106的局部表面。此外，就導電層102b而言。為了預防環(huán)形墊106與鄰近的環(huán)形墊106或鄰近的導線112發(fā)生短路的現象，環(huán)形墊106的外圍必須更設計一絕緣環(huán)(isolation ring)114。然而，由于環(huán)形墊106的外徑必須設計大于一預設值，并且環(huán)形墊106的外圍的絕緣環(huán)114必須存在，因而導致相鄰的鍍通孔104的間距無法有效減少，因此，當上面的接合墊110直接作為線路基板100的與倒裝芯片凸塊(未示出)相接合的媒介時，這些接合墊110之間的密度將無法有效地提升，所以現有的線路基板100無法提供更高的布線密度(layout density)。換言之，現有的線路基板100的線路布局浪費掉許多布線空間。另外，由于利用增層法來制作高密度線路(high-density circuit)的線路基板100的良率較低，便得利用增層法所制成的線路基板100的成本相對較高。

發(fā)明內容
有鑒于此，本發(fā)明的目的就是在于提供一種線路基板，用以提供較高的布線密度，故可適用于高集成度(high integrated)的芯片封裝形態(tài)。
為實現本發(fā)明的上述目的，本發(fā)明提出一種線路基板，其包括一介電芯層，具有一第一面及對應的一第二面，且介電芯層更具有一貫孔，其貫穿介電芯層，而連接介電芯層的第一面及第二面；一導電墻，配置于貫孔的內面；一介電柱，配置于導電墻所圍成的柱狀空間；圖案化的一第一導電層，配置于介電芯層的第一面；一導電柱，其一端連接于第一導電層；一介電層，覆蓋第一導電層，且環(huán)繞于導電柱的側緣；以及圖案化的一第二導電層，配置于介電層之上，并連接于導電柱的另一端。
為實現本發(fā)明的上述目的，本發(fā)明還提出一種線路基板，其包括一導電芯層，具有一第一面及對應的一第二面，且導電芯層更具有一貫孔，其貫穿導電芯層，而連接導電芯層的第一面及第二面；一介電墻，配置于貫孔的內面；一導電墻，配置于介電墻的內面，且位于貫孔之中；一介電柱，配置于導電墻所圍成的柱狀空間；至少一導電柱，其一端的局部表面連接于導電墻的鄰近導電芯層的第一面的側面；一介電層，配置于導電芯層的第一面，且環(huán)繞于導電柱的側緣；以及圖案化的一導電層，配置于介電層之上，且導電層具有一接合墊，其連接于導電柱的另一端。
基于上述，本發(fā)明主要是采用導電墻及導電柱一體成型的作法，即一次制作完成三到四層導電層之間的電連接媒介。因此，在相同的布線密度之下，此線路基板可以增加線路基板的導電墻及導電柱之間的對位裕度，或在相同的布線面積下，此線路基板更可提高較高的布線密度。此外，此線路基板的工藝更可減少線路基板的工藝的步驟數目，進而減少線路基板的制作成本及工藝周期。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖，作詳細說明如下，其中圖1示出現有的一種由增層法所制作的四導電層的線路基板，其內部線路結構的局部示意圖；圖2A～2I示出依照本發(fā)明的第一實施例的線路基板工藝的剖面流程圖；圖3示出第一實施例的四導電層的線路基板，其內部線路結構的局部示意圖；圖4A～4J示出依照本發(fā)明第二實施例的線路基板工藝的剖面流程圖；圖5示出第二實施例的三導電層的線路基板，其內部線路結構的局部示意圖；以及圖6A、6B分別示出圖5的線路基板，其兩種不同布線設計的內部線路結構的局部示意圖。
具體實施例方式
第一實施例請依序參考圖2A～2I，其示出依照本發(fā)明第一實施例的線路基板工藝的剖面流程圖。本發(fā)明的第一實施例是以制作四導電層的線路基板為例。
請參考圖2A，提供一介電芯層(dielectric core layer)202、導電層204及導電層206，其中介電芯層202具有一第一面202a及對應的一第二面202b，而導電層204配置于介電芯層202的第一面202a，而另一導電層206則配置于介電芯層202的第二面202b。因此，介電芯層202、導電層204及導電層206的組成可視為一般常見的雙面板，并且介電芯層202、導電層204及導電層206的組成更作為工藝開始的初始層。
請參考圖2B，例如以機械鉆孔(mechanical drilling)或激光鉆孔(laserdrilling)的方式，形成多個貫孔208于介電芯層202、導電層204及導電層206上，而這些貫孔208均分布貫穿介電芯層202、導電層204及導電層206。
請參考圖2C，例如以光刻(photolithography)及蝕刻(etching)的方式，圖案化導電層204及導電層206，使得圖案化后的導電層204及導電層206將各自形成至少一接合墊205及至少一接合墊207。
請參考圖2D，為了有助于后續(xù)的有電電鍍(electrical plating)的步驟，例如以化學電鍍(即無電電鍍)的方式，全面性地形成一電鍍種子層(plating seedlayer)210于介電芯層202、導電層204及導電層206所暴露出的表面，其中電鍍種子層210更形成于這些貫孔208的內面。值得注意的是，電鍍種子層210的厚度遠小于導電層204(或導電層206)的厚度。
請參考圖2E，形成圖案化的光致抗蝕劑層212于導電層204的表面，且形成圖案化的光致抗蝕劑層214于導電層206的表面，其中光致抗蝕劑層212具有多個開口216，用以暴露出導電層204的局部表面(包括接合墊205的表面)，即暴露出局部的電鍍種子層210，并且光致抗蝕劑層214亦具有多個開口216，用以暴露出導電層206的局部表面(包括接合墊207的表面)，即暴露出局部的電鍍種子層210。另外，已圖案化的光致抗蝕劑層212及光致抗蝕劑層214更分別具有多個開口217，其亦分別暴露出局部的電鍍種子層210。值得注意的是，當光致抗蝕劑層212在利用曝光及顯影的步驟來形成開口216時，由于對光致抗蝕劑層212進行顯影時，仍會去除局部已曝光的光致抗蝕劑層212，故在對光致抗蝕劑層212進行曝光時，可預先將曝光區(qū)域略微延伸至開口216的預設位置以內，使得后續(xù)在對光致抗蝕劑層212進行顯影時，可讓開口216的最終的橫截面積較小，并符合一預設值。
請參考圖2F，以電鍍的方式，經由電鍍種子層210，將導電材料電鍍于貫孔208的內面，而形成導電墻220，并同時將導電材料電鍍于光致抗蝕劑層212所暴露出的導電層204的局部表面(包括接合墊205的表面)。同時，更將導電材料電鍍于光致抗蝕劑層214所暴露出的導電層206的局部表面(包括接合墊207的表面)，用以分別形成多個導電柱218。此外，更同時將導電材料電鍍于光致抗蝕劑層212及光致抗蝕劑層214的多個開口217的局部電鍍種子層210上，而形成多個導電柱219。另外，更可視實際上的需要，而在導電柱218、219的表面鍍上阻擋金屬層(barrier metal layer)(未示出)，用以作為導電柱218、219的后續(xù)蝕刻工藝的保護。
請參考圖2G，在形成這些導電柱218及導電墻220之后，接著去除圖2F的光致抗蝕劑層212及光致抗蝕劑層214，而暴露出電鍍種子層210、導電層204及導電層206，并利用快速蝕刻(flash etching)的方式，來去除電鍍種子層210，以避免由導電層204或導電層206所構成的導線經由電鍍種子層210而彼此電連接。
請參考圖2H，將介電材料填入這些導電墻220所圍成的柱狀空間，用以分別形成一介電柱226，并可在形成介電柱226時，同時將介電層222及介電層224分別形成于介電芯層202的兩面，且分別覆蓋于導電層204及導電層206的表面，而分別圍繞于這些導電柱218及導電柱219的側緣。值得注意的是，當介電材料一旦殘留于導電柱218的遠離介電芯層202的端面時，可利用研磨(polish)或等離子體蝕刻(plasma etching)的方式，來去除殘留的介電材料，并同時平坦化介電層222(或介電層224)的表面，如此將有助于后續(xù)的工藝步驟。
請參考圖2I，在形成介電層222、介電層224及介電柱226之后，更分別形成圖案化的導電層228及導電層230于介電層222及介電層224之上，其中導電層228更經由其所構成的接合墊232，而連接于導電柱218a的一端，而導電層230更經由其所構成的接合墊234，而間接地連接于導電柱218b的一端。因此，由導電層228所構成的接合墊232將可依序經由導電柱218a、導電墻220及導電柱218b，而電連接至導電層230所構成的接合墊234。
請參考圖3，其示出第一實施例的四導電層的線路基板，其內部線路結構的局部示意圖。線路基板300僅示出其導電部分，但未示出其介電部分于圖中。線路基板300包括四層導電層302，即導電層302a、導電層302b、導電層302c及導電層302d，兩相鄰的導電層302之間均配置一介電層(未示出)，其中導電層302a的接合墊308a可依序經由導電柱306a、接合墊307a、導電墻304、接合墊307b及導電柱306b，而電連接于導電層302d的接合墊308b，而導線310位于兩接合墊308a之間。
為了更清楚地比較第一實施例的線路基板與現有的線路基板兩者在布線密度上的差異，請參考圖1、3。首先，如圖1所示，就現有的以增層法來制作線路基板100的工藝而言，由于鍍通孔104的制作時間早于導通孔108的制作時間，為了提供在制作導通孔108時的對位裕度，無法以鍍通孔104的環(huán)形端面來直接提供導通孔108的著陸表面，使得鍍通孔104的兩端必須額外地形成環(huán)形墊106，如此將相對增加了兩相鄰的鍍通孔104的間距。然而，如圖3所示，在第一實施例的線路基板300的工藝期間，由于導電墻304及導電柱306(即導電柱306a及導電柱306b)是同時制作完成，使得導電墻304及導電柱306之間的對位精度僅牽涉到圖2E的單一光致抗蝕劑層212及光致抗蝕劑層214的對位精度。因此，兩相鄰的導電墻304的距離將可以進一步地減少，相對使得兩相鄰的接合墊308(特別是接合墊308a)的間距可以進一步地減少。
就本發(fā)明的第一實施例而言，相較于現有的線路基板，第一實施例將可提供高布線密度的線路基板。此外，相較于現有的以增層法來制作線路基板的工藝，第一實施例可以減少線路基板的工藝的步驟數目，因而降低線路基板的制作成本及工藝周期。
第二實施例第一實施例是以雙面板(即一介電芯層的兩面分別配置有一導電層的結構)作為工藝的初始層。然而，第二實施例是以導電芯層(conductive corelayer)作為工藝的初始層。
請依序參考圖4A～4J，其示出依照本發(fā)明的第二實施例的線路基板工藝的剖面流程圖。本發(fā)明的第二實施例是以制作三導電層的線路基板為例。
請參考圖4A，提供一導電芯層402，其材料例如為導電性好的材料，例如銅。導電芯層402具有一第一面402a及對應的一第二面402b。
請參考圖4B，例如以光刻蝕刻或機械鉆孔的方式，形成多個貫孔404于導電芯層402上，且這些貫孔404更分別貫穿導電芯層402，而連接導電芯層402的第一面402a及第二面402b。
請參考圖4C，填入介電材料于這些貫孔404之內，用以形成這些介電柱406，或者是將這些已成形的介電柱406分別對應插入這些貫孔404內。其中，這些介電柱406的兩端面分別切齊于導電芯層402的第一面402a及第二面402b，而這些介電柱406的材料例如為樹脂(resin)。
請參考圖4D，例如以機械鉆孔或激光鉆孔的方式，分別形成另一貫孔408于這些介電柱406上，同樣地，這些貫孔408分別貫穿這些介電柱406，而連接這些介電柱406的兩端面。
請參考圖4E，為了有助于后續(xù)的電鍍的步驟，例如以化學電鍍(即無電電鍍)的方式，全面性地形成一電鍍種子層410于導電芯層402及介電柱406所暴露出的表面，其中電鍍種子層410的厚度相當地薄。
請參考圖4F，形成圖案化的光致抗蝕劑層412于導電芯層402的第一面402a，其中已圖案化的光致抗蝕劑層412具有多個開口416，用以暴露出這些介電柱406的一端的局部側面(即暴露出局部的電鍍種子層410)。此外，更同時形成圖案化的光致抗蝕劑層414于導電芯層402的第二面402b，其中已圖案化的光致抗蝕劑層414同樣具有多個開口416，用以暴露出這些介電柱406的另一端的局部側面(即暴露出局部的電鍍種子層410)。另外，圖案化的光致抗蝕劑層412及光致抗蝕劑層414更分別具有多個開口417，其亦分別暴露出局部的電鍍種子層410。值得注意的是，當光致抗蝕劑層412在利用曝光及顯影的步驟來形成開口416時，由于對光致抗蝕劑層412進行顯影時，仍會去除局部已曝光的光致抗蝕劑層412，故在對光致抗蝕劑層412進行曝光時，可預先將曝光區(qū)域略微延伸至開口416的預設位置以內，使得后續(xù)在對光致抗蝕劑層412進行顯影時，可讓開口416的最終的橫截面積較小，并符合一預設值。
請參考圖4G，以電鍍的方式，經由電鍍種子層，將導電材料電鍍于貫孔408的內面，而形成導電墻420，并同時將導電材料電鍍于光致抗蝕劑層412及光致抗蝕劑層414的多個開口416所暴露出介電柱406的鄰近導電芯層402的第一面402a及第二面402b的局部側面上，而形成多個導電柱418，其中導電柱418連接于對應的導電墻420的端緣。此外，更同時將導電材料電鍍于光致抗蝕劑層412及光致抗蝕劑層414的多個開口417的局部電鍍種子層410上，而形成多個導電柱419。另外，更可視實際上的需要，而在導電柱418、419的表面鍍上阻擋金屬層(未示出)，用以作為導電柱418、419的后續(xù)蝕刻工藝的保護。
請參考圖4H，在形成這些導電柱418、導電柱419及導電墻420之后，接著去除圖4G所示的已圖案化的光致抗蝕劑層412及光致抗蝕劑層414，并利用快速蝕刻的方式，來去除圖4G所示的電鍍種子層410，特別是去除介電柱406的兩端面的局部電鍍種子層410。
請參考圖4I，將介電材料填入這些導電墻420所圍成的柱狀空間，用以分別形成一介電柱426，并可在形成介電柱426之時，同時將介電層422及介電層424分別形成于導電芯層402的兩面，且分別圍繞于這些導電柱418及導電柱419的側緣。值得注意的是，當介電材料一旦殘留于導電柱418或導電柱419的遠離導電芯層402的端面時，可利用研磨或等離子體蝕刻的方式，來去除殘留的介電材料，并同時平坦化介電層422(或介電層424)的表面，如此將有助于后續(xù)的工藝步驟。
請參考圖4J，在形成介電層422、介電層424及介電柱426之后，更分別形成圖案化的導電層428及導電層430于介電層422及介電層424之上，其中導電層428更經由其所構成的接合墊432，而連接于導電柱418a的一端，而導電層430更經由其所構成的接合墊434，而連接于導電柱418b的一端。因此，由導電層428所構成的接合墊432將可依序經由導電柱418a、導電墻420及導電柱418b，而電連接至導電層430所構成的接合墊434。
請參考圖5，其示出第二實施例的三導電層的線路基板，其內部線路結構的局部示意圖。線路基板500僅示出其局部的導電部分及局部的介電部分于圖中。線路基板500包括三層導電層502，即導電層502a、局部的導電層502b及導電層502c，而導電層502b示出其局部于圖的中央，且導電墻504與導電層502b之間以介電柱505加以隔離，其中導電層502a的接合墊508a可依序經由導電柱506a、導電墻504及導電柱506b，而電連接于導電層502d的接合墊508b，而導線510位于兩接合墊508a之間。
為了更清楚地比較第二實施例的線路基板與現有的線路基板兩者在布線密度上的差異，請參考圖1、5。首先，如圖1所示，就現有的以增層法來制作線路基板100的工藝而言，由于鍍通孔104的制作時間早于導通孔108的制作時間，為了提供在制作導通孔108時的對位裕度，無法以鍍通孔104的環(huán)形端面來直接提供導通孔108的著陸表面，使得鍍通孔104的兩端必須額外地形成環(huán)形墊106，如此將相對增加了兩相鄰的鍍通孔104的間距。然而，如圖5所示，在第二實施例的線路基板500的工藝期間，由于導電墻504及導電柱506(即導電柱506a及導電柱506b)是同時制作完成，使得導電墻504及導電柱508之間的對位精度僅牽涉到圖4F的單一光致抗蝕劑層412及光致抗蝕劑層414的對位精度。因此，兩相鄰的導電墻504的距離將可以進一步地減少，相對使得兩相鄰的接合墊508(特別是接合墊508a)的間距可以進一步地減少。
請依序參考圖6A、6B，其分別示出圖5的線路基板，其兩種不同布線設計的內部線路結構的局部示意圖。首先，如圖6A所示，在第二實施例的線路基板500的工藝期間，由于導電墻504及導電柱506是同時制作完成，故無須預留導電柱506相對于導電墻504的對位裕度，使得兩相鄰的導電墻504之間的距離可進一步地減少，相對地，使得接合墊508與其相鄰的導線510之間的距離亦可進一步地減少。此外，如圖6B所示，同樣地，在第二實施例的線路基板500的工藝期間，由于導電墻504及導電柱506是同時制作完成，故無須預留導電柱506相對于導電墻504的對位裕度，使得兩相鄰的導電墻504之間的距離可進一步地減少，相對地，使得兩相鄰的接合墊508之間的距離亦可進一步地減少。
就本發(fā)明的第二實施例而言，相較于現有的線路基板，第二實施例將可提供高布線密度的線路基板。此外，相較于現有的以增層法來制作線路基板的工藝，第二實施例可以減少線路基板的工藝的步驟數目，因而降低線路基板的制作成本及工藝周期。
綜上所述，本發(fā)明的線路基板主要是采用導電墻及導電柱一體成型的作法，即一次制作完成三到四層的導電層之間的電連接媒介，故在相同的布線密度之下，此線路基板可以增加線路基板的導電墻及導電柱之間的對位裕度，或在相同的布線面積之下，此線路基板更可提高較高的布線密度，包括高導線密度及高接合墊密度。此外，與現有的制作相同導電層層數設計的線路基板相較之下，本發(fā)明的線路基板的工藝更可減少線路基板的工藝的步驟數目，進而減少線路基板的制作成本及工藝周期。
雖然本發(fā)明已以優(yōu)選實施例公開如上，但是其并非用以限定本發(fā)明，在不脫離本發(fā)明的精神和范圍的情況下，本領域技術人員可作些許的更動與潤飾，因此本發(fā)明的保護范圍當以所附的權利要求所確定的為準。
權利要求
1.一種線路基板，包括一初始層，具有一第一面及對應的一第二面，且該初始層更具有一貫孔，其貫穿該初始層，而連接該初始層的該第一面及該第二面；一導電墻，配置于該貫孔的內面；一介電柱，配置于該導電墻所圍成的柱狀空間；至少一導電柱，其一端的局部表面連接于該導電墻的鄰近該初始層的該第一面的端面；一介電層，配置于該初始層的該第一面，且該介電層環(huán)繞于該導電柱的側緣；以及圖案化的一第一導電層，配置于該介電層上，且該第一導電層具有一第一接合墊，其連接于該導電柱的另一端。
2.如權利要求1所述的線路基板，其中當該初始層為一導電芯層時，該線路基板更包括一介電墻，其配置于該貫孔及該導電墻之間。
3.如權利要求1所述的線路基板，其中該初始層包括一介電芯層、圖案化的一第二導電層及圖案化的一第三導電層，而該第二導電層及該第三導電層分別配置于該介電芯層的兩面，且該第二導電層鄰近于該初始層的該第一面。
4.如權利要求3所述的線路基板，其中該第二導電層更具有一第二接合墊，其配置于該導電墻的鄰近該貫孔的該端的局部端面，而該導電柱的該一端是經由該第二接合墊，而間接地連接于該導電墻的鄰近該貫孔的該端的局部端面。
全文摘要
本發(fā)明提供一種線路基板，其主要是采用導電墻及導電柱一體成型的作法，即一次制作完成三到四層導電層之間的電連接媒介，故在相同的布線密度下，此線路基板可以增加線路基板的導電墻及導電柱之間的對位裕度，或在相同的布線面積之下，此線路基板更可提高較高的布線密度。此外，此線路基板的工藝更可減少線路基板的工藝的步驟數目，進而減少線路基板的制作成本及工藝周期。
文檔編號H01L23/48GK1479372SQ03142340
公開日2004年3月3日 申請日期2003年6月13日 優(yōu)先權日2003年6月13日
發(fā)明者何昆耀, 宮振越 申請人:威盛電子股份有限公司