專利名稱：具有硅氧化膜的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別涉及包含用于柵絕緣膜和隧道絕緣膜等的SiO2膜(硅氧化膜)的半導(dǎo)體裝置。
背景技術(shù)：
近年來，可實(shí)現(xiàn)輕巧、小型化顯示的液晶顯示裝置正受到人們的注意。在該顯示裝置中，由于驅(qū)動(dòng)時(shí)需要15V左右的高電壓，因此一般采用由高電壓負(fù)載下也不致破壞的可靠性高的場(chǎng)效應(yīng)晶體管(高耐壓晶體管)和為實(shí)現(xiàn)低電力消耗及高速運(yùn)行的微晶體管(低耐壓晶體管)構(gòu)成的控制用LSI(大規(guī)模集成電路)。
過去，為提高高耐壓晶體管的耐電特性、獲得高可靠性，有效的辦法是提高夾在構(gòu)成高耐壓晶體管的柵電極和硅基片之間的柵絕緣膜的絕緣性。而提高柵絕緣膜絕緣性的方法，一般是采用增加由SiO2膜構(gòu)成的柵絕緣膜膜厚的方法。
近年來，采用干蝕刻技術(shù)在基片的表面形成淺溝后，再將絕緣體埋于該溝部，從而進(jìn)行元件之間分離的STI(淺溝分離)技術(shù)被廣泛應(yīng)用。作為高耐壓晶體管的元件分離采用STI時(shí)，若用熱氧化法形成由SiO2厚膜構(gòu)成的高耐壓晶體管用柵絕緣膜，則STI溝部上端的角落處柵絕緣膜的厚度將變小。為此，有時(shí)會(huì)產(chǎn)生高耐壓晶體管耐壓特性降低之類的不足。因此，作為高耐壓晶體管柵絕緣膜的形成方法，比較有效的方法是能對(duì)包括STI溝部上端角落處在內(nèi)全面進(jìn)行厚度均勻包覆的CVD(化學(xué)蒸鍍)法。
但是，由CVD法形成的柵絕緣膜和由熱氧化法形成的較薄的柵絕緣膜，一般其膜質(zhì)均不良。即，在SiO2膜形成初期，容易形成起因于自然氧化膜和結(jié)構(gòu)過渡層的不完全SiO2。該不完全SiO2包含不能取代完全O-Si-O形態(tài)的懸空鍵(未結(jié)合鍵)。為此，由CVD法形成的柵絕緣膜和由熱氧化法形成的較薄的柵絕緣膜，在對(duì)柵絕緣膜連續(xù)注入電子時(shí)，柵絕緣膜中有時(shí)會(huì)產(chǎn)生許多電子陷阱。其結(jié)果是，隨著電子注入時(shí)間的經(jīng)過，被電子陷阱捕獲的電子數(shù)目增加，從而引起高耐壓晶體管的閾值電壓發(fā)生較大變化。因此，由于到達(dá)高耐壓晶體管特性上能允許的閾值電壓變化量的最大值的時(shí)間縮短，存在著運(yùn)行可靠性(運(yùn)行壽命)降低之類的問題。
另一方面，近年來作為可代替磁存儲(chǔ)器的硬盤和軟盤的半導(dǎo)體存儲(chǔ)器，EPROM(可擦的可編程序只讀存儲(chǔ)器)和EEPROM(電氣可擦的可編程序只讀存儲(chǔ)器)之類的非易失性存儲(chǔ)器正受到人們的注意。在EPROM和EEPROM中，根據(jù)累積于構(gòu)成存儲(chǔ)單元的浮置柵電極有無電子可進(jìn)行數(shù)據(jù)的存儲(chǔ)。此外，數(shù)據(jù)的讀出可根據(jù)累積于浮置柵電極上有無電子，檢測(cè)閾值電壓的變化來進(jìn)行。在EEPROM中，用整個(gè)存儲(chǔ)單元陣列進(jìn)行數(shù)據(jù)清除或是將存儲(chǔ)單元陣列劃分在任意的程序塊中、以各程序塊為單位成批進(jìn)行數(shù)據(jù)清除的特快(flash)EEPROM已為公眾所知。該特快EEPROM稱為快速存儲(chǔ)器(flash memory)，具有大容量、低電力消耗、高速以及耐沖擊性優(yōu)良的特點(diǎn)。為此，快速存儲(chǔ)器可用于各種便攜儀器。此外，在快速存儲(chǔ)器中，一個(gè)存儲(chǔ)單元是由一個(gè)晶體管構(gòu)成，所以具有容易高集成化的優(yōu)點(diǎn)。
以往，作為構(gòu)成快速存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)的例子，有疊層?xùn)判偷拇鎯?chǔ)單元。該疊層?xùn)判涂焖俅鎯?chǔ)器的儲(chǔ)存單元，是在半導(dǎo)體基片的表面設(shè)有源極區(qū)域及漏極區(qū)域，使之按照規(guī)定的間隔隔著通道區(qū)域。此外，通道區(qū)域上通過隧道絕緣膜設(shè)有浮置柵電極。浮置柵電極上通過柵絕緣膜形成控制柵電極。
該疊層?xùn)判涂焖俅鎯?chǔ)器的數(shù)據(jù)寫入是在控制柵電極上外加十?dāng)?shù)V電壓，同時(shí)在漏極區(qū)域外加電壓，使在半導(dǎo)體基片的通道區(qū)域中流過的電子變?yōu)檫^熱電子而進(jìn)行的。由此將過熱電子注入到浮置柵電極，可寫入數(shù)據(jù)。此外，數(shù)據(jù)的清除是在源極區(qū)域外加十?dāng)?shù)V電壓，由此從源極區(qū)域向浮置柵電極流過FN(fowler-Nordheim)隧道電流，通過隧道絕緣膜，將累積于浮置柵電極內(nèi)的電子引出而進(jìn)行的。數(shù)據(jù)的讀出是根據(jù)積累于浮置柵電極的電子的有無，使流過源極區(qū)域和漏極區(qū)域之間的電流(單元電流)產(chǎn)生變化，檢測(cè)該單元電流，由此進(jìn)行數(shù)據(jù)的判斷。
如上所述，以往疊層?xùn)判偷拇鎯?chǔ)單元中，寫入是在將電子注入到浮置柵電極時(shí)利用過熱電子而進(jìn)行的，清除則是在引出累積于浮置柵電極上的電子時(shí)利用FN隧道電流而進(jìn)行的。
快速存儲(chǔ)器的隧道絕緣膜，一般是采用由熱氧化法形成的SiO2薄膜。但是，如上所述SiO2薄膜有時(shí)含有過多的不完全SiO2。因此，在源極區(qū)域外加電壓進(jìn)行數(shù)據(jù)清除時(shí)，由高電場(chǎng)加速的電子通過含有不完全SiO2的隧道絕緣膜，會(huì)使隧道絕緣膜承受大的應(yīng)力。其結(jié)果是，在隧道絕緣膜中發(fā)生許多電子陷阱。隧道絕緣膜中的電子陷阱阻礙從數(shù)據(jù)清除時(shí)浮置柵電極向源極區(qū)域的電子移動(dòng)，從浮置柵電極引出電子變得不夠充分。而且，隨著數(shù)據(jù)的寫入次數(shù)及清除次數(shù)的增加，由于不完全SiO2電子陷阱的增加，從浮置柵電極引出的電子量更加減少。為此，累積于清除后的浮置柵電極的電子數(shù)目增加，使處于清除狀態(tài)的數(shù)據(jù)讀出時(shí)的單元電流降低。這時(shí)隨著數(shù)據(jù)寫入次數(shù)及清除次數(shù)的增加，處于寫入狀態(tài)的單元電流和處于清除狀態(tài)的單元電流之差將變少，從而引起數(shù)據(jù)判別的困難。因此，在過去要想增加數(shù)據(jù)的重寫次數(shù)是困難的，其結(jié)果是存在著難以提高運(yùn)行壽命的問題。

發(fā)明內(nèi)容
本發(fā)明的目的之一是要提供能提高運(yùn)行壽命的半導(dǎo)體裝置。
本發(fā)明的另一目的是抑制上述半導(dǎo)體裝置的SiO2膜(硅氧化膜)中的電子陷阱的生成。
為達(dá)到上述目的，本發(fā)明的半導(dǎo)體裝置具有第1導(dǎo)電層、第2導(dǎo)電層、以及在第1導(dǎo)電層和第2導(dǎo)電層之間形成的導(dǎo)入了氯的硅氧化膜。
如上所述，本發(fā)明的半導(dǎo)體裝置中，在第1導(dǎo)電層和第2導(dǎo)電層之間設(shè)有導(dǎo)入了氯的硅氧化膜，例如，將導(dǎo)入了氯的硅氧化膜作為在半導(dǎo)體基片(第1導(dǎo)電層)和柵電極(第2導(dǎo)電層)之間設(shè)有柵絕緣膜的高耐壓場(chǎng)效應(yīng)晶體管的柵絕緣膜使用時(shí)，對(duì)于由導(dǎo)入了氯的硅氧化膜構(gòu)成的柵絕緣膜來說，可以認(rèn)為構(gòu)成柵絕緣膜的硅氧化膜中Si的懸空鍵(未結(jié)合鍵)和氯結(jié)合，所以可抑制構(gòu)成柵絕緣膜的硅氧化膜上在注入電子初期狀態(tài)下的電子陷阱的生成。此外，對(duì)于由導(dǎo)入了氯的硅氧化膜構(gòu)成的柵絕緣膜來說，電子注入柵絕緣膜的初期狀態(tài)，在半導(dǎo)體基片和柵絕緣膜的界面附近會(huì)產(chǎn)生許多空穴。由于上述抑制電子陷阱的生成和產(chǎn)生許多空穴，在電子注入柵絕緣膜的初期階段，柵極電位(閾值電壓)朝正方向變動(dòng)。以后隨著電子注入時(shí)間的增加，電子陷阱增加，同時(shí)該電子陷阱捕獲的電子也增加，柵極電位(閾值電壓)慢慢地朝負(fù)方向變動(dòng)。這樣，一種趨勢(shì)是閾值電壓在初期階段朝正方向變動(dòng)，然后朝負(fù)方向變動(dòng)，經(jīng)過規(guī)定時(shí)間后的閾值電壓從初期閾值電壓起的變化量就可減少。其結(jié)果是，到達(dá)場(chǎng)效應(yīng)型晶體管特性上能允許的閾值電壓變化量的最大值的時(shí)間變長(zhǎng)，從而可使運(yùn)行可靠性(運(yùn)行壽命)提高。
此外，如將導(dǎo)入了氯的硅氧化膜作為在半導(dǎo)體基片(第1導(dǎo)電層)和浮置柵極(第2導(dǎo)電層)之間設(shè)有的非易失性存儲(chǔ)器的隧道絕緣膜使用時(shí)，對(duì)于由導(dǎo)入了氯的硅氧化膜構(gòu)成的隧道絕緣膜來說，可以認(rèn)為構(gòu)成隧道絕緣膜的硅氧化膜中的Si的懸空鍵(未結(jié)合鍵)和氯結(jié)合，所以可抑制構(gòu)成隧道絕緣膜的硅氧化膜上在注入電子初期狀態(tài)下的電子陷阱的生成。此外，對(duì)于由導(dǎo)入了氯的硅氧化膜構(gòu)成的隧道絕緣膜來說，電子注入隧道絕緣膜的初期狀態(tài)，在半導(dǎo)體基片和隧道絕緣膜的界面附近會(huì)產(chǎn)生許多空穴。由于上述抑制電子陷阱的生成和產(chǎn)生許多空穴，在電子注入隧道絕緣膜的初期狀態(tài)，浮置柵電極電位朝正方向變動(dòng)。以后伴隨著電子注入時(shí)間的增加，電子陷阱增加，同時(shí)該電子陷阱捕獲的電子也增加，浮置柵電極電位慢慢地朝負(fù)方向變動(dòng)。這樣，一種趨勢(shì)是浮置柵電極電位在初期階段朝正方向變動(dòng)，然后朝負(fù)方向變動(dòng)，經(jīng)過規(guī)定時(shí)間后的浮置柵電極電位的變化量就可減少。即，經(jīng)過規(guī)定時(shí)間后，在數(shù)據(jù)清除時(shí)電子從浮置柵極朝源極/漏極區(qū)域引出時(shí)，與過去相比電子更容易引出，所以經(jīng)過規(guī)定時(shí)間后，進(jìn)行數(shù)據(jù)清除(電子引出)時(shí)，可使殘留于浮置柵極內(nèi)的電子數(shù)減少。由此，在數(shù)據(jù)清除后伴隨著殘留于浮置柵極內(nèi)的電子數(shù)增加，就可緩和在清除狀態(tài)數(shù)據(jù)讀出時(shí)的單元電流降低的狀況。因此，在經(jīng)過規(guī)定時(shí)間后，就可緩和在清除狀態(tài)讀出時(shí)的單元電流降低而引起的數(shù)據(jù)判別困難的狀況，這樣就能增加數(shù)據(jù)的重寫次數(shù)。其結(jié)果是可以提高運(yùn)行壽命。
上述半導(dǎo)體裝置中，硅氧化膜中的氯濃度最好是在1×1019原子/cm3以上。這樣，在電子注入硅氧化膜的初期階段，就能方便地抑制硅氧化膜的電子陷阱的生成，同時(shí)可產(chǎn)生許多空穴。
上述半導(dǎo)體裝置中，硅氧化膜中的最大氯濃度最好是在1×1021原子/cm3以下。這樣，在電子注入硅氧化膜的初期階段，就能方便地抑制硅氧化膜的電子陷阱的生成，同時(shí)可發(fā)生許多空穴。此外還可抑制由于導(dǎo)入過剩的氯而引起的硅氧化膜膜質(zhì)的降低。
上述半導(dǎo)體裝置中，硅氧化膜中除了加入氯之外，最好以1×1020原子/cm3以上的濃度導(dǎo)入氮。這樣，氮容易和硅氧化膜中Si的懸空鍵(未結(jié)合鍵)結(jié)合，在電子注入硅氧化膜的初期階段，可進(jìn)一步抑制電子陷阱的生成。
在導(dǎo)入了上述氯和氮的半導(dǎo)體裝置中，導(dǎo)入在硅氧化膜中的氯的濃度曲線最大值最好比導(dǎo)入硅氧化膜中的氮的濃度曲線最大值小。
此外，在導(dǎo)入了上述氯和氮的半導(dǎo)體裝置中，導(dǎo)入在硅氧化膜中的氮的濃度曲線的最大位置，最好比導(dǎo)入在硅氧化膜中的氯的濃度曲線的最大位置更靠近硅氧化膜和第1導(dǎo)電層的界面?zhèn)?。這樣，在第1導(dǎo)電層的界面附近，就能形成和Si的鍵能強(qiáng)而難以切斷結(jié)合的SiN。因此，在電子注入硅氧化膜的初期階段，就更能方便地抑制電子陷阱的生成。
這時(shí)，在硅氧化膜和第1導(dǎo)電層的界面附近最好形成SiN。
此外，導(dǎo)入在硅氧化膜中的氯的濃度曲線的最大位置，最好比硅氧化膜厚度方向的中央部更靠近硅氧化膜和第1導(dǎo)電層的界面?zhèn)取＿@樣，在硅氧化膜和第1導(dǎo)電層的界面?zhèn)?，就能在電子注入的初期階段抑制硅氧化膜的電子陷阱的生成，同時(shí)可產(chǎn)生許多空穴。
在導(dǎo)入了上述氯和氮的半導(dǎo)體裝置中，導(dǎo)入在硅氧化膜中的氮的濃度曲線的最大位置，最好比導(dǎo)入在硅氧化膜中的氯的濃度曲線的最大位置更靠近硅氧化膜和第2導(dǎo)電層的界面?zhèn)取＿@樣，在第2導(dǎo)電層的界面附近，就能形成和Si的鍵能強(qiáng)而難以切斷結(jié)合的SiN。因此，在電子注入硅氧化膜的初期階段，更能方便地抑制電子陷阱的生成。
這時(shí)，在硅氧化膜和第2導(dǎo)電層的界面附近最好形成SiN。
此外，導(dǎo)入在硅氧化膜中的氯的濃度曲線的最大位置，最好比硅氧化膜厚度方向的中央部更靠近硅氧化膜和第2導(dǎo)電層的界面?zhèn)?。這樣，在硅氧化膜和第2導(dǎo)電層的界面?zhèn)?，就能在電子注入初期階段抑制硅氧化膜的電子陷阱的生成，同時(shí)還能產(chǎn)生許多空穴。
上述半導(dǎo)體裝置中，導(dǎo)入了氯的硅氧化膜最好包含非易失性存儲(chǔ)器的隧道絕緣膜。這樣，對(duì)于導(dǎo)入了氯的硅氧化膜構(gòu)成的隧道絕緣膜來說，可以認(rèn)為構(gòu)成隧道絕緣膜的硅氧化膜中Si的懸空鍵(未結(jié)合鍵)和氯結(jié)合，所以可抑制構(gòu)成隧道絕緣膜的硅氧化膜上在注入電子初期狀態(tài)下的電子陷阱的生成。此外，對(duì)于由導(dǎo)入了氯的硅氧化膜構(gòu)成的隧道絕緣膜來說，電子注入隧道絕緣膜的初期狀態(tài)，在半導(dǎo)體基片和隧道絕緣膜的界面附近會(huì)產(chǎn)生許多空穴。由于上述抑制電子陷阱的生成和產(chǎn)生許多空穴，在電子注入隧道絕緣膜的初期狀態(tài)，浮置柵電極電位朝正方向變動(dòng)。以后伴隨著電子注入時(shí)間的增加，電子陷阱增加，同時(shí)該電子陷阱捕獲的電子也增加，浮置柵電極電位慢慢地朝負(fù)方向變動(dòng)。這樣，浮置柵電極電位在初期階段朝正方向變動(dòng)，然后朝負(fù)方向變動(dòng)，經(jīng)過規(guī)定時(shí)間后的浮置柵電極電位的變化量就可減少。即，經(jīng)過規(guī)定時(shí)間后，在數(shù)據(jù)清除時(shí)電子從浮置柵極朝源極/漏極區(qū)域引出時(shí)，與過去相比電子更容易引出，所以經(jīng)過規(guī)定時(shí)間后，進(jìn)行數(shù)據(jù)清除(電子引出)時(shí)，可使殘留于浮置柵極內(nèi)的電子數(shù)減少。由此，在數(shù)據(jù)清除后伴隨著殘留于浮置柵極內(nèi)的電子數(shù)增加，就可緩和在清除狀態(tài)數(shù)據(jù)讀出時(shí)的單元電流降低的狀況。因此，在經(jīng)過規(guī)定時(shí)間后，就可緩和在清除狀態(tài)讀出時(shí)的單元電流降低而引起的數(shù)據(jù)判別困難的狀況，這樣就能增加數(shù)據(jù)的重寫次數(shù)。其結(jié)果是可以提高運(yùn)行壽命。
在包含由上述導(dǎo)入了氯的硅氧化膜形成的隧道絕緣膜的非易失性存儲(chǔ)器中，最好是在電子注入隧道絕緣膜的初期階段，浮置柵極的電位朝正方向變動(dòng)，然后隨著向隧道絕緣膜的電子注入時(shí)間的增加，浮置柵極的電位慢慢地朝負(fù)方向變動(dòng)。這樣，經(jīng)過規(guī)定時(shí)間后浮置柵極電位的變化量就可以減少。
在包含由上述導(dǎo)入了氯的硅氧化膜形成的隧道絕緣膜的非易失性存儲(chǔ)器中，非易失性存儲(chǔ)器最好包含在半導(dǎo)體基片上形成的浮置柵電極和在浮置柵電極上形成的控制柵電極，包含上述導(dǎo)入了氯的硅氧化膜的隧道絕緣膜配置在半導(dǎo)體基片和浮置柵電極之間。這樣構(gòu)成后，疊層?xùn)判偷姆且资源鎯?chǔ)器就能方便地增加數(shù)據(jù)的重寫次數(shù)。
在包含由上述導(dǎo)入了氯的硅氧化膜形成的隧道絕緣膜的非易失性存儲(chǔ)器中，非易失性存儲(chǔ)器最好包含在半導(dǎo)體基片上形成的浮置柵電極和橫跨在半導(dǎo)體基片上及浮置柵電極上而形成的控制柵電極，包含上述導(dǎo)入了氯的硅氧化膜的隧道絕緣膜配置在浮置柵電極和控制柵電極之間。這樣構(gòu)成后，分離柵型的非易失性存儲(chǔ)器就能方便地增加數(shù)據(jù)的重寫次數(shù)。
這種情況下，上述半導(dǎo)體裝置中，硅氧化膜中的氯濃度最好是在1×1019原子/cm3以上。這樣，在電子注入硅氧化膜的初期階段，就能方便地抑制硅氧化膜的電子陷阱的生成，同時(shí)可產(chǎn)生許多空穴。
這種情況下，上述半導(dǎo)體裝置中，硅氧化膜中的最大氯濃度最好是在1×1021原子/cm3以下。這樣，在電子注入硅氧化膜的初期階段，就能方便地抑制硅氧化膜的電子陷阱的生成，同時(shí)可發(fā)生許多空穴。此外還可抑制由于導(dǎo)入過剩的氯而引起的硅氧化膜膜質(zhì)的降低。
這種情況下，上述半導(dǎo)體裝置中，硅氧化膜中除了加入氯之外，最好以1×1020原子/cm3以上的濃度導(dǎo)入氮。這樣，氮容易和硅氧化膜中Si的懸空鍵(未結(jié)合鍵)結(jié)合，在電子注入硅氧化膜的初期階段，可進(jìn)一步抑制電子陷阱的生成。
上述半導(dǎo)體裝置中，最好第1導(dǎo)電層是場(chǎng)效應(yīng)晶體管的通道區(qū)域，第2導(dǎo)電層是場(chǎng)效應(yīng)晶體管的柵電極，硅氧化膜是場(chǎng)效應(yīng)晶體管的柵絕緣膜。這樣構(gòu)成后，對(duì)于導(dǎo)入了氯的硅氧化膜構(gòu)成的柵絕緣膜來說，可以認(rèn)為構(gòu)成柵絕緣膜的硅氧化膜中Si的懸空鍵(未結(jié)合鍵)和氯結(jié)合，所以可抑制構(gòu)成柵絕緣膜的硅氧化膜上在注入電子初期狀態(tài)下的電子陷阱的生成。此外，對(duì)于由導(dǎo)入了氯的硅氧化膜構(gòu)成的柵絕緣膜來說，電子注入柵絕緣膜的初期狀態(tài)，在半導(dǎo)體基片和柵絕緣膜的界面附近會(huì)產(chǎn)生許多空穴。由于上述抑制電子陷阱的生成和產(chǎn)生許多空穴，在電子注入柵絕緣膜的初期階段，柵極電位(閾值電壓)朝正方向變動(dòng)。以后隨著電子注入時(shí)間的增加，電子陷阱增加，同時(shí)該電子陷阱捕獲的電子也增加，柵極電位(閾值電壓)慢慢地朝負(fù)方向變動(dòng)。這樣，閾值電壓在初期階段朝正方向變動(dòng)，然后朝負(fù)方向變動(dòng)，經(jīng)過規(guī)定時(shí)間后的閾值電壓從初期閾值電壓起的變化量就可減少。其結(jié)果是，到達(dá)場(chǎng)效應(yīng)晶體管特性上能允許的閾值電壓變化量的最大值的時(shí)間變長(zhǎng)，從而可使運(yùn)行可靠性(運(yùn)行壽命)提高。
這時(shí)，在電子注入柵絕緣膜的初期階段，閾值電壓朝正方向變動(dòng)，然后隨著向柵絕緣膜的電子注入時(shí)間的增加，閾值電壓最好慢慢地朝負(fù)方向變動(dòng)。這樣構(gòu)成后，經(jīng)過規(guī)定時(shí)間后就能方便地減少閾值電壓的變化量。


圖1是表示本發(fā)明實(shí)施方式1的高耐壓晶體管(半導(dǎo)體裝置)的剖面圖。
圖2是說明圖1所示的實(shí)施方式1的高耐壓晶體管效果的特性圖。
圖3～圖11是說明圖1所示的實(shí)施方式1的高耐壓晶體管的制造工藝過程的剖面圖。
圖12是表示實(shí)施方式1的高耐壓晶體管的柵絕緣膜堆積之后的Si、O、Cl及N的濃度曲線特性圖。
圖13是表示實(shí)施方式1的高耐壓晶體管的柵絕緣膜經(jīng)熱處理后的Si、O、Cl及N的濃度曲線特性圖。
圖14是表示構(gòu)成本發(fā)明實(shí)施方式2的疊層?xùn)判涂焖俅鎯?chǔ)器(半導(dǎo)體裝置)的存儲(chǔ)單元剖面圖。
圖15是說明圖14所示的實(shí)施方式2的快速存儲(chǔ)器效果的特性圖。
圖16是說明圖14所示的實(shí)施方式2的快速存儲(chǔ)器效果的特性圖。
圖17～圖26是說明構(gòu)成圖14所示的實(shí)施方式2的疊層?xùn)判涂焖俅鎯?chǔ)器的存儲(chǔ)單元的制造工藝過程的剖面圖。
圖27是表示實(shí)施方式2的存儲(chǔ)單元的隧道絕緣膜堆積之后的Si、O、Cl及N的濃度曲線特性圖。
圖28是表示實(shí)施方式2的存儲(chǔ)單元的隧道絕緣膜經(jīng)熱處理后的Si、O、Cl及N的濃度曲線特性圖。
圖29是表示構(gòu)成本發(fā)明實(shí)施方式3的分離柵型快速存儲(chǔ)器(半導(dǎo)體裝置)的存儲(chǔ)單元的剖面圖。
圖30～圖39是說明圖29所示的實(shí)施方式3的分離柵型快速存儲(chǔ)器的存儲(chǔ)單元的制造工藝過程的剖面圖。
具體實(shí)施例方式
下面按照

本發(fā)明的實(shí)施方式。
實(shí)施方式1首先參照?qǐng)D1對(duì)實(shí)施方式1的高耐壓晶體管的結(jié)構(gòu)加以說明。如圖1所示，在實(shí)施方式1中，p型硅基片1的表面相隔規(guī)定的間隔，形成n型源極區(qū)域2及漏極區(qū)域3。在源極區(qū)域2和漏極區(qū)域3之間的通道區(qū)域上，形成厚度約為15nm、且含有氯和氮的SiO2膜(硅氧化膜)構(gòu)成的柵絕緣膜4。在柵絕緣膜4的上面，形成厚度約為15nm、且將磷(P)作為雜質(zhì)導(dǎo)入的聚硅膜構(gòu)成的柵電極5。在柵絕緣膜4和柵電極5的側(cè)面以及p型硅基片1的上面的一部分，形成SiO2膜構(gòu)成的側(cè)壁絕緣膜6。p型硅基片1是本發(fā)明的第1導(dǎo)電層的一例，柵電極5是本發(fā)明的第2導(dǎo)電層的一例，柵絕緣膜4是本發(fā)明的硅氧化膜的一例。
此外，p型硅基片1、柵電極5及側(cè)壁絕緣膜6上面，形成具有接觸孔7a的層間絕緣膜7，使之全面覆蓋。在接觸孔7a內(nèi)形成插塞電極8，使之分別連接于源極區(qū)域2、漏極區(qū)域3以及柵電極5。層間絕緣膜7上形成金屬配線9，使之連接于插塞電極8。
圖2是表示具有柵絕緣膜的高耐壓晶體管的外加電壓時(shí)間和閾值電壓之間關(guān)系的特性圖，柵絕緣膜分別由沒有導(dǎo)入氮及氯的以往的SiO2膜、導(dǎo)入了氮的SiO2膜以及導(dǎo)入了氮及氯的實(shí)施方式1的SiO2膜構(gòu)成。下面是參照?qǐng)D2，對(duì)于實(shí)施方式1的高耐壓晶體管的效果加以說明，該高耐壓晶體管具有由導(dǎo)入了氯和氮的SiO2膜構(gòu)成的柵絕緣膜4。在圖2中，分別對(duì)下列三種情況的高耐壓晶體管連續(xù)注入電子，即，以沒有導(dǎo)入氮及氯的以往的SiO2膜為柵絕緣膜的高耐壓晶體管，以導(dǎo)入氮最大約為5×1020原子/cm3的SiO2膜為柵絕緣膜的高耐壓晶體管，以導(dǎo)入氯最大約為2×1020原子/cm3、且導(dǎo)入氮最大約為5×1020原子/cm3的SiO2膜為柵絕緣膜4的實(shí)施方式1的高耐壓晶體管。這時(shí)，各高耐壓晶體管的閾值電壓如圖2所示變動(dòng)。±ΔVthmax是高耐壓晶體管特性上能允許的閾值電壓變化量的最大值。
閾值電壓達(dá)到負(fù)方向最大值-ΔVthmax的時(shí)間如圖2所示，可知具有導(dǎo)入了氮和氯的SiO2膜構(gòu)成的柵絕緣膜4的實(shí)施方式1的高耐壓晶體管最長(zhǎng)。對(duì)于實(shí)施方式1的高耐壓晶體管來說，這是由于電子注入柵絕緣膜4的初期階段，閾值電壓朝正方向變動(dòng)，然后伴隨著電子注入時(shí)間的增加，慢慢朝負(fù)方向變動(dòng)的所謂換向效果的緣故。具有只導(dǎo)入了氮的SiO2膜構(gòu)成的柵絕緣膜的高耐壓晶體管，雖然也顯示出換向效果，但與具有導(dǎo)入了氮和氯的SiO2膜構(gòu)成的柵絕緣膜4的實(shí)施方式1的高耐壓晶體管相比，閾值電壓Vth朝正方向變動(dòng)的變化量ΔVth少。
如上所述，在實(shí)施方式1中，由于在柵絕緣膜4中導(dǎo)入氯和氮，所以在電子注入柵絕緣膜4的初期階段，閾值電壓朝正方向變動(dòng)，然后伴隨著電子注入時(shí)間的增加，顯示出閾值電壓慢慢地朝負(fù)方向變動(dòng)的換向效果，所以經(jīng)過規(guī)定時(shí)間后的閾值電壓Vth從初期閾值電壓起的變動(dòng)量ΔVth就可減少。因此，到達(dá)高耐壓晶體管特性上能允許的閾值電壓變化量的負(fù)最大值-ΔVthmax的時(shí)間可以變長(zhǎng)。其結(jié)果是提高運(yùn)行可靠性(運(yùn)行壽命)。
實(shí)施方式1的高耐壓晶體管顯示換向效果還可以考慮以下理由。即，對(duì)于實(shí)施方式1的高耐壓晶體管來說，由于在構(gòu)成柵絕緣膜4的SiO2膜導(dǎo)入了氯，所以可認(rèn)為SiO2膜中Si的懸空鍵(未結(jié)合鍵)容易和氯結(jié)合，因而可抑制構(gòu)成柵絕緣膜4的SiO2膜上在注入電子初期階段的電子陷阱的生成。而且，對(duì)于由含有氯的SiO2膜構(gòu)成柵絕緣膜4來說，電子注入柵絕緣膜4的初期階段，在p型硅基片1和柵絕緣膜4的界面附近會(huì)產(chǎn)生許多空穴。由于上述抑制電子陷阱的生成和產(chǎn)生許多空穴，所以在電子注入柵絕緣膜4的初期階段，如圖2所示，閾值電壓朝正方向變動(dòng)，然后伴隨著電子注入時(shí)間的增加，電子陷阱增加，同時(shí)該電子陷阱捕獲的電子也增加，閾值電壓慢慢地朝負(fù)方向變動(dòng)。這樣就可認(rèn)為是產(chǎn)生了換向效果。
如上所述，在實(shí)施方式1中，構(gòu)成柵絕緣膜4的SiO2膜中除了導(dǎo)入氯之外，還導(dǎo)入了氮，氮和柵絕緣膜中Si的懸空鍵(未結(jié)合鍵)容易結(jié)合，所以在電子注入柵絕緣膜4中的初期階段，更能抑制電子陷阱的生成。
圖3、圖5～圖11表示和圖1相同剖面的制造工藝過程，圖4表示沿著圖3所示剖面旋轉(zhuǎn)90°的面的剖面的制造工藝過程。圖12表示實(shí)施方式1的高耐壓晶體管的柵絕緣膜堆積之后的Si、O、Cl及N濃度曲線的特性圖。圖13表示實(shí)施方式1的高耐壓晶體管的柵絕緣膜經(jīng)熱處理后的Si、O、Cl及N濃度曲線的特性圖。下面參照?qǐng)D1及圖3～圖13，對(duì)實(shí)施方式1的高耐壓晶體管的制造工藝過程加以說明。
首先，如圖3及圖4所示，在p型硅基片1的表面規(guī)定區(qū)域，采用STI(淺溝分離)技術(shù)形成絕緣膜10，進(jìn)行元件間的分離。
然后如圖5所示，采用減壓CVD(化學(xué)蒸鍍)法，在p型硅基片上形成由導(dǎo)入了氯和氮的SiO2膜構(gòu)成的厚度約為15nm的柵絕緣膜4。具體的形成條件是，壓力為133×10Pa、基片溫度約800℃、材料氣體為二氯硅烷氣體(10sccm～20sccm)、N2O氣體(0.5SLM(標(biāo)準(zhǔn)立升/分)～1.0SLM)的條件下，以約1nm/min的堆積速度形成。由此，形成了由具有圖12所示濃度曲線的SiO2膜構(gòu)成的柵絕緣膜4。然后，采用RTA(快速熱處理)法在約1000℃的氧化氮氛圍氣中，進(jìn)行約30秒鐘的熱處理，使由SiO2膜構(gòu)成的柵絕緣膜4致密化，同時(shí)進(jìn)一步導(dǎo)入氮。這樣，經(jīng)過在氧化氮氛圍氣中進(jìn)行的熱處理后，構(gòu)成柵絕緣膜4的SiO2膜的濃度曲線就變?yōu)閳D13所示的濃度曲線。
實(shí)施方式1中，如圖13所示，構(gòu)成柵絕緣膜4的SiO2膜的氯濃度的最大值約為2×1021原子/cm3，氮濃度的最大值約為5×1020原子/cm3。此外，構(gòu)成柵絕緣膜的SiO2膜中的氮濃度曲線的最大峰值位置a比氯濃度曲線的最大峰值位置b更靠近柵絕緣膜4與p型硅基片1的界面?zhèn)取?br> 如上所述，在實(shí)施方式1中，柵絕緣膜4中的氮(N)濃度曲線的最大峰值位置a，要比氯濃度曲線的最大峰值位置b更靠近柵絕緣膜4和p型硅基片1的界面?zhèn)?，所以可以在界面附近形成和Si的鍵能強(qiáng)而難以切斷結(jié)合的SiN，因此在電子注入到柵絕緣膜4的初期階段，就更能抑制電子陷阱的生成。
如圖6所示，接著在由SiO2膜構(gòu)成的柵絕緣膜4上，以約150nm的厚度堆積聚硅膜5a。然后從聚硅膜5a的上方注入磷離子，使聚硅膜5a具有導(dǎo)電性。
然后，如圖7所示，采用光刻蝕技術(shù)在聚硅膜5a的規(guī)定區(qū)域形成保護(hù)膜11。接著，以保護(hù)膜11作為遮蔽，選擇性地對(duì)聚硅膜5a及柵絕緣膜4進(jìn)行刻蝕，形成圖案。這樣就形成圖8所示的柵絕緣膜4及柵電極5。然后將保護(hù)膜11去除。
如圖9所示，接著堆積由SiO2膜構(gòu)成的絕緣膜6a，使p型硅基片1及柵電極5的表面全部被覆蓋。然后，采用RIE(往復(fù)離子蝕刻)技術(shù)，對(duì)絕緣膜6a的全部進(jìn)行背面腐蝕，形成圖10所示的側(cè)壁絕緣膜6。
然后，如圖11所示，以側(cè)壁絕緣膜6為遮蔽，在注入能量為65KeV、劑量為5.0×1015cm-2的條件下，注入As(砷)離子，形成n型的源極區(qū)域2及漏極區(qū)域3。
最后，和通常的MOS-LSI(金屬氧化硅大規(guī)模集成電路)制造工藝一樣，如圖1所示，全面覆蓋p型硅基片1、柵電極5及側(cè)壁絕緣膜6的表面，形成層間絕緣膜7，再在該層間絕緣膜7上形成接觸孔7a。然后在該接觸孔7a內(nèi)形成插塞電極8，使之分別通電連接于源極區(qū)域2、漏極區(qū)域3及柵電極5。再形成金屬配線9，使之連接于插塞電極8。這樣就制得了實(shí)施方式1的構(gòu)成LSI(大規(guī)模集成電路)的高耐壓晶體管。
實(shí)施方式2參照?qǐng)D14，在該實(shí)施方式2中，對(duì)于構(gòu)成疊層?xùn)判涂焖俅鎯?chǔ)器的隧道絕緣膜的SiO2膜中導(dǎo)入氯和氮的例子加以說明。
參照?qǐng)D14，首先對(duì)實(shí)施方式2的疊層?xùn)判涂焖俅鎯?chǔ)器的存儲(chǔ)單元結(jié)構(gòu)加以說明。如圖14所示，實(shí)施方式2中，在p型硅基片21的表面相隔規(guī)定的間隔形成n型的源極區(qū)域22及漏極區(qū)域23。
實(shí)施方式2中，在p型硅基片21的表面由厚度約為8nm～10nm的導(dǎo)入了氯和氮的SiO2膜(硅氧化膜)形成隧道絕緣膜24。在源極區(qū)域22和漏極區(qū)域23之間的隧道絕緣膜24上由厚度約為100nm的摻入了磷的聚硅膜形成浮置柵電極25。浮置柵電極25形成時(shí)與源極區(qū)域22重疊。該浮置柵電極25上，通過厚度約為15nm的SiO2膜構(gòu)成的柵絕緣膜26，由摻入了磷的聚硅膜形成控制柵電極27。p型硅基片21是本發(fā)明的第1導(dǎo)電層的一例，浮置柵電極25是本發(fā)明的第2導(dǎo)電層的一例，隧道絕緣膜24是本發(fā)明的硅氧化膜的一例。
接著，對(duì)于實(shí)施方式2的存儲(chǔ)單元的運(yùn)行加以說明。運(yùn)行時(shí)，在存儲(chǔ)單元的源極區(qū)域22、漏極區(qū)域23及控制柵電極27上分別外加的電壓如以下的表1所示。
表1

參照上述表1，在疊層?xùn)判痛鎯?chǔ)單元的數(shù)據(jù)寫入時(shí)，在控制柵電極27上外加10V～15V的電壓，同時(shí)將源極區(qū)域22接地，在漏極區(qū)域23上外加4V電壓。這樣，在漏極區(qū)域23附近產(chǎn)生的通道過熱電子(電子)注入到浮置柵電極25內(nèi)，可進(jìn)行數(shù)據(jù)的寫入。數(shù)據(jù)清除時(shí)，如上述表1所示，在源極區(qū)域22上外加10V～15V的電壓，將控制柵電極25接地，使漏極區(qū)域23處于斷開狀態(tài)。這樣，從源極區(qū)域22向浮置電極25流過FN隧道電流。即，累積于浮置柵電極25的電子通過隧道絕緣膜24引出到源極區(qū)域22，進(jìn)行數(shù)據(jù)的清除。此外，數(shù)據(jù)讀出時(shí)，如上述表1所示，在控制柵電極27上外加5V電壓，同時(shí)將源極區(qū)域22接地，在漏極區(qū)域23上外加0.5V～1.0V的電壓。這樣，根據(jù)累積于浮置柵電極25的電子的有無，流過源極區(qū)域22和漏極區(qū)域23之間的單元電流發(fā)生變化，通過檢測(cè)該單元電流的值，就可以判別是數(shù)據(jù)1還是數(shù)據(jù)0。
圖15是表示具有隧道絕緣膜的存儲(chǔ)單元的電壓外加時(shí)間和柵極電位之間關(guān)系的特性圖，該隧道絕緣膜分別由沒有導(dǎo)入氮及氯的以往的SiO2膜、導(dǎo)入了氮的SiO2膜以及導(dǎo)入了氯和氮的實(shí)施方式2的SiO2膜形成。圖16是表示具有由導(dǎo)入了氮和氯的實(shí)施方式2的SiO2膜構(gòu)成的隧道絕緣膜的存儲(chǔ)單元和具有由未導(dǎo)入氯和氮的以往的SiO2膜構(gòu)成的隧道絕緣膜的存儲(chǔ)單元，經(jīng)數(shù)次數(shù)據(jù)重寫后單元電流變動(dòng)的特性圖。下面，參照?qǐng)D15及圖16，對(duì)于具有由導(dǎo)入了氮和氯的實(shí)施方式2的SiO2膜構(gòu)成的隧道絕緣膜24的存儲(chǔ)單元效果加以說明。
在圖15中，分別對(duì)下列三種存儲(chǔ)單元連續(xù)注入電子，即，以未導(dǎo)入氯和氮的以往的SiO2膜為隧道絕緣膜的存儲(chǔ)單元，以導(dǎo)入氮最大約為5×1020原子/cm3的SiO2膜為隧道絕緣膜的存儲(chǔ)單元，以及以導(dǎo)入氯最大約為2×1020原子/cm3、且導(dǎo)入氮最大約為5×1020的實(shí)施方式2的SiO2膜為隧道絕緣膜24的存儲(chǔ)單元。這時(shí)，各自的存儲(chǔ)單元的浮置柵電極的電位(柵極電位)如圖15所示變動(dòng)。±ΔVgmax是存儲(chǔ)單元能讀出的柵極電位變動(dòng)量ΔVg的最大允許值。這里，柵極電位達(dá)到負(fù)方向最大值-ΔVgmax的時(shí)間如圖15所示，可知具有由導(dǎo)入了氮和氯的實(shí)施方式2的SiO2膜構(gòu)成的隧道絕緣膜24的存儲(chǔ)單元最長(zhǎng)。對(duì)于實(shí)施方式2的存儲(chǔ)單元來說，這是由于電子注入隧道絕緣膜24的初期階段，柵極電位朝正方向變動(dòng)，然后伴隨著電子注入時(shí)間的增加，慢慢地朝負(fù)方向變動(dòng)的所謂換向效果的緣故。具有只導(dǎo)入了氮的SiO2膜構(gòu)成的隧道絕緣膜的存儲(chǔ)單元，雖然也顯示出換向效果，但與具有由導(dǎo)入了氮和氯的SiO2膜構(gòu)成的隧道絕緣膜24的存儲(chǔ)單元相比，柵極電位Vg朝正方向變動(dòng)的變化量ΔVg較少。
如上所述，在實(shí)施方式2中，由于在隧道絕緣膜24中導(dǎo)入了氯和氮，所以在電子注入隧道絕緣膜24的初期階段，柵極電位朝正方向變動(dòng)，然后伴隨著電子注入時(shí)間的增加，顯示出柵極電位慢慢地朝負(fù)方向變動(dòng)的換向效果，所以可減少經(jīng)過規(guī)定時(shí)間后柵極電位的變化量ΔVg。即，經(jīng)過規(guī)定時(shí)間后，在數(shù)據(jù)清除時(shí)，從浮置柵電極25向源極區(qū)域22引出電子時(shí)，能更方便地引出電子，所以經(jīng)過規(guī)定時(shí)間后，當(dāng)進(jìn)行數(shù)據(jù)清除(引出電子)時(shí)，就可使浮置柵電極25內(nèi)殘留的電子數(shù)減少。這樣，隨著浮置柵電極25中累積的電子數(shù)增加，就可以緩和數(shù)據(jù)讀出時(shí)在清除狀態(tài)下的單元電流降低的不良狀況(參照?qǐng)D16)，因此，經(jīng)過規(guī)定時(shí)間后在數(shù)據(jù)讀出時(shí)，起因于清除狀態(tài)的單元電流降低而使數(shù)據(jù)的判別產(chǎn)生困難的狀況可以得到緩和，所以就能增加數(shù)據(jù)的重寫次數(shù)。其結(jié)果是可以使運(yùn)行壽命提高。
如上所述，在實(shí)施方式2中，構(gòu)成隧道絕緣膜24的SiO2膜中，除了導(dǎo)入氯之外還導(dǎo)入了氮，氮容易和隧道絕緣膜24中的Si的懸空鍵(未結(jié)合鍵)結(jié)合，所以在電子注入隧道絕緣膜24的初期階段，更能抑制電子陷阱的生成。
圖17～圖20表示沿著圖14所示的存儲(chǔ)單元的剖面旋轉(zhuǎn)90°的面的剖面的制造工藝過程，圖21～圖26表示和圖14所示的存儲(chǔ)單元相同的剖面的制造工藝過程。圖27是表示實(shí)施方式2的存儲(chǔ)單元的隧道絕緣膜堆積后的Si、O、Cl及N濃度曲線的特性圖。圖28是表示實(shí)施方式2的存儲(chǔ)單元的隧道絕緣膜經(jīng)熱處理后的Si、O、Cl及N濃度曲線的特性圖。下面，參照?qǐng)D14及圖17～圖26，對(duì)于實(shí)施方式2的快速存儲(chǔ)器的制造工藝過程加以說明。
首先，如圖17所示，在p型硅基片21的表面規(guī)定區(qū)域采用STI(淺溝分離)技術(shù)形成絕緣膜30，進(jìn)行元件間的分離。
然后如圖18所示，采用熱氧化法，在p型硅基片21上由導(dǎo)入了氯和氮的SiO2膜形成厚度約為8nm～10nm的隧道絕緣膜24。具體是在基片溫度約800℃，導(dǎo)入氣體為氧氣(5SLM～10SLM)、氯氣(10sccm～50sccm)的條件下，以約1nm/min的速度形成的。由此，由具有圖27所示濃度曲線的SiO2膜形成隧道絕緣膜24。然后，采用RTA法在約1000℃的氧化氮氛圍氣中，進(jìn)行約30秒鐘的熱處理，使由SiO2膜構(gòu)成的隧道絕緣膜24致密化，同時(shí)進(jìn)一步導(dǎo)入氮。這樣，經(jīng)過在氧化氮氛圍氣中進(jìn)行熱處理后，構(gòu)成隧道絕緣膜24的SiO2膜的濃度曲線就變?yōu)閳D28所示的濃度曲線。
實(shí)施方式2中，如圖28所示，構(gòu)成隧道絕緣膜24的SiO2膜中的氯濃度最大值約為2×1020原子/cm3，氮濃度最大值約為5×1020原子/cm3。對(duì)于構(gòu)成隧道絕緣膜24的SiO2膜來說，氮濃度曲線的最大峰值位置c比氯濃度曲線的最大峰值位置d更靠近隧道絕緣膜24和p型硅基片21的界面?zhèn)取?br> 如上所述，在實(shí)施方式2中，隧道絕緣膜24中的氮濃度曲線的最大峰值位置c比氯濃度曲線的最大峰值位置d更靠近隧道絕緣膜24和p型硅基片21的界面?zhèn)?，所以可在界面附近形成和Si的鍵能強(qiáng)而難以切斷結(jié)合的SiN，固此在電子注入到隧道絕緣膜24的初期狀態(tài)，更能抑制電子陷阱的生成。
接著，如圖18所示，在由SiO2膜構(gòu)成的隧道絕緣膜24上，以約100nm的厚度堆積聚硅膜25a。然后，從聚硅膜25a的上方注入磷離子，使聚硅膜25a中的磷濃度達(dá)到5×1019原子/cm3左右的濃度，使聚硅膜25a具有導(dǎo)電性。
然后，如圖19所示，采用光蝕刻技術(shù)在聚硅膜25a的規(guī)定區(qū)域形成沿紙面垂直方向延伸的具有線條狀的保護(hù)膜31。接著，以保護(hù)膜31為遮蔽，采用RIE技術(shù)對(duì)聚硅膜25a進(jìn)行選擇性地刻蝕，形成圖案。這樣，就形成了圖20所示的在沿紙面垂直方向延伸的具有線條狀的聚硅膜25b。然后將保護(hù)膜31去除。
接著，參照?qǐng)D21～圖26對(duì)圖20所示工序以后的工序中的與圖17～圖20所示剖面相差90°的剖面加以說明。圖20所示工序之后，如圖21所示，采用熱氧化法，在聚硅膜25b的表面形成厚度約為15nm的SiO2膜26a。
然后，如圖22所示，將聚硅膜27a堆積于SiO2膜26a上后，為了賦予導(dǎo)電性，從聚硅膜27a的上方注入磷離子。
接著，如圖23所示，采用光刻蝕技術(shù)在聚硅膜27a上的規(guī)定區(qū)域形成保護(hù)膜32。
然后，以保護(hù)膜32為遮蔽，采用RIE技術(shù)，對(duì)聚硅膜27a、SiO2膜26a及聚硅膜25b選擇性地進(jìn)行刻蝕，形成圖案。由此，形成如圖24所示的浮置柵電極25、柵絕緣膜26及控制柵電極27。然后除去保護(hù)膜32。
接著，如圖25所示，形成離子注入遮蔽層33，使形成源極區(qū)域22的區(qū)域以外的區(qū)域被覆蓋。而且，以離子注入遮蔽層33為遮蔽，在p型硅基片21中注入磷離子，注入條件是注入能量約40KeV、劑量約1×1015～4×1015原子/cm-2，形成n型的源極區(qū)域22。然后去除離子注入遮蔽層33。
然后，如圖26所示，形成離子注入遮蔽層34，使形成漏極區(qū)域23的區(qū)域以外的區(qū)域被覆蓋。而且，以離子注入遮蔽層34為遮蔽，在p型硅基片21中注入砷離子，注入條件是注入能量約60KeV、劑量約1×1015～4×1015原子/cm-2，形成n型的漏極區(qū)域23。然后去除離子注入遮蔽層34。由此，完成了包含圖14所示存儲(chǔ)單元的實(shí)施方式2的疊層?xùn)判涂焖俅鎯?chǔ)器。
實(shí)施方式3參照?qǐng)D29，對(duì)實(shí)施方式3的構(gòu)成分離柵型快速存儲(chǔ)器的隧道絕緣膜的SiO2膜中導(dǎo)入氯和氮的例子加以說明。
參照?qǐng)D29，首先對(duì)實(shí)施方式3的分離柵型快速存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)加以說明。如圖29所示，實(shí)施方式3中，在p型硅基片41的表面相隔規(guī)定的間隔形成n型的源極區(qū)域42及漏極區(qū)域43。在p型硅基片41的表面由厚度約為10nm～15nm的SiO2膜形成柵絕緣膜44。在源極區(qū)域42和漏極區(qū)域43之間的柵絕緣膜44上由厚度約100nm的摻入了磷的聚硅膜形成浮置柵電極45。浮置柵電極45形成時(shí)與源極區(qū)域42重疊。
在實(shí)施方式3中，由厚度約為8nm～10nm的導(dǎo)入了氯和氮的SiO2膜(硅氧化膜)形成隧道絕緣膜46，使浮置柵電極45的上面及側(cè)面被覆蓋。此外，在位于源極區(qū)域42和漏極區(qū)域43之間的部分柵絕緣膜44上由摻入了磷的聚硅膜形成控制柵電極47，使其搭在部分浮置柵電極45的上面。浮置柵電極45是本發(fā)明的第1導(dǎo)電層的一例，控制柵電極47是本發(fā)明的第2導(dǎo)電層的一例，隧道絕緣膜46是本發(fā)明的硅氧化膜的一例。
實(shí)施方式3的隧道絕緣膜46的O、Si、N及Cl濃度曲線和圖28所示的實(shí)施方式2相同。
接著，對(duì)于實(shí)施方式3的存儲(chǔ)單元的運(yùn)行加以說明。運(yùn)行時(shí)，在存儲(chǔ)單元的漏極區(qū)域43、源極區(qū)域42及控制柵電極47上分別外加的電壓如以下的表2所示。
表2

參照上述表2，在分離柵型存儲(chǔ)單元的數(shù)據(jù)寫入時(shí)，在控制柵電極47上外加1.5V～3V的電壓，同時(shí)在漏極區(qū)域43上外加0.3V～1.0V的電壓，在源極區(qū)域42上外加8V～10V的電壓。這樣，流過p型半導(dǎo)體基片41的通道區(qū)域中的過熱電子(電子)注入到浮置柵電極45內(nèi)，進(jìn)行數(shù)據(jù)的寫入。數(shù)據(jù)清除時(shí)，如上述表2所示，在控制柵電極47上外加9V～14V的電壓，同時(shí)將源極區(qū)域42及漏極區(qū)域43變成接地電位。這樣，從控制柵電極47向浮置柵電極45流過FN隧道電流。即，累積于浮置柵電極45的電子，通過隧道絕緣膜46引出到控制柵電極47，進(jìn)行數(shù)據(jù)的清除。此外，數(shù)據(jù)讀出時(shí)，如上述表2所示，在控制柵電極47上外加2.5V～5V的電壓，同時(shí)將源極區(qū)域42接地，在漏極區(qū)域43上外加0.5V～1.0V的電壓。這樣，根據(jù)累積于浮置柵電極45上的電子的有無，單元電流發(fā)生變化，通過檢測(cè)該單元電流值，就可以判別是數(shù)據(jù)1還是數(shù)據(jù)0。
如上所述，在實(shí)施方式3中，由于在位于控制柵電極47和浮置柵電極45之間的隧道絕緣膜46中導(dǎo)入了氯和氮，所以和圖15所示的實(shí)施方式2的情況相同，在電子注入隧道絕緣膜46的初期階段，柵極電位朝正方向變動(dòng)，然后伴隨著電子注入時(shí)間的增加，顯示出柵極電位慢慢地朝負(fù)方向變動(dòng)的換向效果，所以可減少經(jīng)過規(guī)定時(shí)間后柵極電位的變化量ΔVg。即，經(jīng)過規(guī)定時(shí)間后，在數(shù)據(jù)清除時(shí)，從浮置柵電極45向控制柵電極47引出電子時(shí)，能更容易地引出電子，所以經(jīng)過規(guī)定時(shí)間后，當(dāng)進(jìn)行數(shù)據(jù)清除(引出電子)時(shí)，就可使浮置柵電極45內(nèi)殘留的電子數(shù)減少。這樣，和實(shí)施方式2相同，隨著浮置柵電極45內(nèi)累積的電子數(shù)增加，就可以緩和數(shù)據(jù)讀出時(shí)在清除狀態(tài)下的單元電流降低的不良狀況(參照?qǐng)D16)，因此，經(jīng)過規(guī)定時(shí)間后在數(shù)據(jù)讀出時(shí)，起因于清除狀態(tài)的單元電流降低而使數(shù)據(jù)的判別產(chǎn)生困難的狀況可以得到緩和，所以就能增加數(shù)據(jù)的重寫次數(shù)。其結(jié)果是可以使運(yùn)行壽命提高。
構(gòu)成實(shí)施方式3的快速存儲(chǔ)器的存儲(chǔ)單元的其他效果和實(shí)施方式2相同。
下面，參照?qǐng)D29～圖39，對(duì)實(shí)施方式3的快速存儲(chǔ)器的制造工藝過程加以說明。
如圖30所示，首先采用熱氧化法，在p型硅基片41上由厚度約為10nm～15nm的SiO2膜形成柵絕緣膜44。
接著，如圖31所示，在柵絕緣膜44上堆積厚度約為100nm的聚硅膜45a，然后為了賦予導(dǎo)電性，注入磷離子，使聚硅膜45a中的磷濃度達(dá)到約5×1019原子/cm3。
然后，如圖32所示，采用光刻蝕技術(shù)在聚硅膜45a上的規(guī)定區(qū)域形成保護(hù)膜50。
然后，以保護(hù)膜50為遮蔽，采用RIE技術(shù)，選擇性地對(duì)聚硅膜45a進(jìn)行刻蝕形成圖案。這樣，就形成了圖33所示的浮置柵電極45。隨后將保護(hù)膜50去除。
接著，如圖34所示，采用減壓CVD(化學(xué)蒸鍍)法，由導(dǎo)入了氯和氮的SiO2膜形成厚度約為8nm～10nm的隧道絕緣膜46，使浮置柵電極45的表面及側(cè)面被覆蓋。具體是在壓力133×10Pa、基片溫度約800℃、材料氣體為二氯硅烷氣體(10sccm～20sccm)和N2O氣體(0.5SLM～1.0SLM)的條件下，以約1nm/min的堆積速度形成。由此，由具有與圖27所示的實(shí)施方式2相同的濃度曲線的SiO2膜形成隧道絕緣膜46。然后，采用RTA(快速熱處理)法在約1000℃的氧化氮氛圍氣中，進(jìn)行約30秒鐘的熱處理，使由SiO2膜形成的隧道絕緣膜46致密化，同時(shí)進(jìn)一步導(dǎo)入氮。這樣，在氧化氮氛圍氣中進(jìn)行熱處理后，形成隧道絕緣膜46的SiO2膜的濃度曲線就變?yōu)榕c圖28所示的實(shí)施方式2相同的濃度曲線。
實(shí)施方式3中，形成隧道絕緣膜46的SiO2膜中的氯濃度最大值和圖28所示的實(shí)施方式2相同，約為2×1020原子/cm3，氮濃度最大值約為5×1020原子/cm3。構(gòu)成隧道絕緣膜46的SiO2膜的氮濃度曲線的最大峰值位置比氯濃度曲線的最大峰值位置更靠近隧道絕緣膜46和浮置柵電極45的界面?zhèn)取?br> 實(shí)施方式3和實(shí)施方式2一樣，隧道絕緣膜46中的氮濃度曲線的最大峰值位置比氯濃度曲線的最大峰值位置更靠近隧道絕緣膜46和浮置柵電極45的界面?zhèn)?，所以可在界面附近形成和Si的鍵能強(qiáng)而難以切斷結(jié)合的SiN，固此在電子注入到隧道絕緣膜46的初期狀態(tài)，就更能方便地抑制電子陷阱的生成。
接著，如圖35所示，堆積聚硅膜47a全面覆蓋柵絕緣膜44及隧道絕緣膜46的表面。然后，為了賦予導(dǎo)電性，對(duì)聚硅膜47a注入磷離子。
然后，如圖36所示，采用光蝕刻技術(shù)在聚硅膜47a的規(guī)定區(qū)域形成保護(hù)膜51。再以保護(hù)膜51為遮蔽，采用RIE技術(shù)選擇性地對(duì)聚硅膜47a進(jìn)行刻蝕，形成具有圖37所示形狀的控制柵電極47。隨后將保護(hù)膜51去除。
接著，如圖38所示，采用光刻蝕技術(shù)形成離子注入遮蔽層52，覆蓋形成源極區(qū)域42的區(qū)域以外的區(qū)域。接著，以離子注入遮蔽層52為遮蔽，在注入能量約40KeV、劑量約1×1015～4×1015原子/cm-2的條件下，在p型硅基片41注入磷離子，形成n型的源極區(qū)域42。隨后將離子注入遮蔽層52去除。
然后，如圖39所示，形成離子注入遮蔽層53，覆蓋形成漏極區(qū)域43的區(qū)域以外的區(qū)域。接著，以離子注入遮蔽層53為遮蔽，在注入能量約60KeV、劑量約1×1015～4×1015原子/cm-2的條件下，在p型硅基片41注入砷離子，形成n型的漏極區(qū)域43。隨著將離子注入遮蔽層53去除。這樣就制得包含圖29所示的存儲(chǔ)單元的實(shí)施方式3的分離柵型快速存儲(chǔ)器。
此次揭示的實(shí)施方式的全部?jī)?nèi)容只是示例，本發(fā)明并不僅限于此。本發(fā)明的范圍并不只限于上述實(shí)施方式的說明，而是包括權(quán)利要求所述的范圍，以及和權(quán)利要求范圍具有同等意義的全部變更。
例如，上述實(shí)施方式1～3中，例示了在形成柵絕緣膜或隧道絕緣膜的SiO2膜(硅氧化膜)中導(dǎo)入氯和氮的例子，但本發(fā)明不受其限制，也可以在形成柵絕緣膜或隧道絕緣膜的SiO2膜(硅氧化膜)中只導(dǎo)入氯。這時(shí)也能獲得同樣效果。
上述實(shí)施方式1～3中，對(duì)于具有SiO2膜(硅氧化膜)的高耐壓晶體管及快速存儲(chǔ)器進(jìn)行了說明，但本發(fā)明不受其限制，對(duì)于具有SiO2膜(硅氧化膜)形成的絕緣膜的其他半導(dǎo)體裝置也適用。
上述實(shí)施方式1～3中，形成柵絕緣膜或隧道絕緣膜的SiO2膜(硅氧化膜)中的氮濃度最大值有設(shè)定在約5×1020原子/cm3的示例，但本發(fā)明不受其限制，只要氮濃度達(dá)到1×1020原子/cm3以上，就能得到同樣的效果。
上述實(shí)施方式1～3中，對(duì)于由SiO2膜(硅氧化膜)構(gòu)成的柵絕緣膜或隧道絕緣膜中的氯濃度的最大值設(shè)定為約2×1020原子/cm3的例子進(jìn)行了說明，但本發(fā)明不受其限制，SiO2膜(硅氧化膜)的氯濃度只要在1×1019原子/cm3以上、1×1021原子/cm3以下的范圍內(nèi)即可。若在該范圍內(nèi)，在電子導(dǎo)入柵絕緣膜或隧道絕緣膜的初期階段，就能抑制柵絕緣膜或隧道絕緣膜中電子陷阱的生成，同時(shí)還能產(chǎn)生許多空穴。此外，還可抑制導(dǎo)入過剩氯而引起的柵絕緣膜或隧道絕緣膜的膜質(zhì)降低。
上述實(shí)施方式1及3中，作為由SiO2膜(硅氧化膜)構(gòu)成的柵絕緣膜或隧道絕緣膜的材料氣體，采用了二氯硅烷及N2O氣體，但本發(fā)明不受其限制，也可以采用其他材料氣體。例如，也可以采用在單硅烷氣體中添加了氯的混合氣體，或者是采用含硅氣體和含氯氣體的混合氣體。
上述實(shí)施方式1～3中，將由SiO2膜(硅氧化膜)構(gòu)成的柵絕緣膜或隧道絕緣膜在氧化氮(N2O)氛圍氣中進(jìn)行熱處理，在SiO2膜(硅氧化膜)中導(dǎo)入氮，但本發(fā)明不受其限制，也可以采用其他氛圍氣。例如，也可采用NO氣體或NH3氣體，或采用含N2O氣體、NO氣體及NH3氣體的混合氣體。
上述實(shí)施方式1～3中，為了賦予聚硅膜以導(dǎo)電性，采用離子注入法導(dǎo)入雜質(zhì)元素，但本發(fā)明不受其限制，也可采用其他方法導(dǎo)入雜質(zhì)元素。例如，可通過使用了POCl3氣體的擴(kuò)散技術(shù)導(dǎo)入雜質(zhì)元素。
上述實(shí)施方式1中，對(duì)于高耐壓晶體管進(jìn)行了說明，但本發(fā)明不受其限制，也可以是通常的場(chǎng)效應(yīng)晶體管。
權(quán)利要求
1.半導(dǎo)體裝置，其特征在于，具有第1導(dǎo)電層、第2導(dǎo)電層以及在上述第1導(dǎo)電層和上述第2導(dǎo)電層之間形成的導(dǎo)入了氯的硅氧化膜。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征還在于，上述硅氧化膜中的氯濃度在1×1019原子/cm3以上。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征還在于，上述硅氧化膜中的最大氯濃度在1×1021原子/cm3以下。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征還在于，上述硅氧化膜中除了導(dǎo)入上述氯之外，還以1×1020原子/cm3以上的濃度導(dǎo)入了氮。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征還在于，導(dǎo)入上述硅氧化膜中的氯的濃度曲線的最大值比導(dǎo)入上述硅氧化膜中的上述氮的濃度曲線的最大值小。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征還在于，導(dǎo)入上述硅氧化膜的上述氮的濃度曲線的最大位置比導(dǎo)入上述硅氧化膜的氯的濃度曲線的最大位置更靠近上述硅氧化膜和上述第1導(dǎo)電層的界面?zhèn)取?br> 7.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征還在于，在上述硅氧化膜和上述第1導(dǎo)電層的界面附近形成了SiN。
8.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征還在于，導(dǎo)入上述硅氧化膜的上述氯的濃度曲線的最大位置比上述硅氧化膜厚度方向的中央部更靠近上述硅氧化膜和上述第1導(dǎo)電層的界面?zhèn)取?br> 9.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征還在于，導(dǎo)入上述硅氧化膜的上述氮的濃度曲線的最大位置比導(dǎo)入上述硅氧化膜的氯的濃度曲線的最大位置更靠近上述硅氧化膜和上述第2導(dǎo)電層的界面?zhèn)取?br> 10.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征還在于，在上述硅氧化膜和上述第2導(dǎo)電層的界面附近形成了SiN。
11.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征還在于，導(dǎo)入上述硅氧化膜的上述氯的濃度曲線的最大位置比上述硅氧化膜厚度方向的中央部更靠近上述硅氧化膜和上述第2導(dǎo)電層的界面?zhèn)取?br> 12.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征還在于，上述導(dǎo)入了氯的硅氧化膜包含非易失性存儲(chǔ)器的隧道絕緣膜。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征還在于，在電子注入上述隧道絕緣膜的初期階段，浮置柵電極的電位朝正方向變動(dòng)，然后伴隨著向上述隧道絕緣膜注入電子的時(shí)間的增加，上述浮置柵電極的電位慢慢地朝負(fù)方向變動(dòng)。
14.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征還在于，上述非易失性存儲(chǔ)器包含在半導(dǎo)體基片上形成的浮置柵電極和在上述浮置柵電極上形成的控制柵電極；包含上述導(dǎo)入了氯的硅氧化膜的隧道絕緣膜配置于上述半導(dǎo)體基片和上述浮置柵電極之間。
15.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征還在于，上述非易失性存儲(chǔ)器包含在半導(dǎo)體基片上形成的浮置柵電極和橫跨在上述半導(dǎo)體基片上及上述浮置柵電極上而形成的控制柵電極；包含上述導(dǎo)入了氯的硅氧化膜的隧道絕緣膜配置于上述浮置柵電極和上述控制柵電極之間。
16.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征還在于，上述硅氧化膜中的氯濃度在1×1019原子/cm3以上。
17.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征還在于，上述硅氧化膜中的最大氯濃度在1×1021原子/cm3以下。
18.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征還在于，上述硅氧化膜中除了導(dǎo)入上述氯之外，還以1×1020原子/cm3以上的濃度導(dǎo)入了氮。
19.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征還在于，上述第1導(dǎo)電層是場(chǎng)效應(yīng)晶體管的通道區(qū)域，上述第2導(dǎo)電層是場(chǎng)效應(yīng)晶體管的柵電極，上述硅氧化膜是場(chǎng)效應(yīng)晶體管的柵絕緣膜。
20.如權(quán)利要求19所述的半導(dǎo)體裝置，其特征還在于，在電子注入上述柵絕緣膜的初期階段，閾值電壓朝正方向變動(dòng)，然后伴隨著向上述柵絕緣膜注入電子的時(shí)間的增加，上述閾值電壓慢慢地朝負(fù)方向變動(dòng)。
全文摘要
一種可使運(yùn)行壽命提高的半導(dǎo)體裝置。該半導(dǎo)體裝置具有第1導(dǎo)電層、第2導(dǎo)電層及在第1導(dǎo)電層和第2導(dǎo)電層之間形成的導(dǎo)入了氯的硅氧化膜。這樣在電子注入硅氧化膜的初期階段，可抑制硅氧化膜中的電子陷阱的生成，同時(shí)會(huì)產(chǎn)生許多空穴。
文檔編號(hào)H01L29/792GK1469489SQ0314865
公開日2004年1月21日 申請(qǐng)日期2003年6月11日 優(yōu)先權(quán)日2002年6月12日
發(fā)明者周藤祥司 申請(qǐng)人:三洋電機(jī)株式會(huì)社