專利名稱：具對稱性選擇晶體管的快閃存儲器的布局的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種閃存，特別是有關(guān)一種具對稱性選擇晶體管的快閃存儲器的布局。
背景技術(shù)：
在一典型的快閃存儲器中，如圖1所示，一快閃存儲器電路10包括一存儲單元數(shù)組12，是由許多儲存晶體管(Storage transistor)構(gòu)成，每一儲存晶體管稱為一存儲單元(memoryce cell)，一X譯碼器14及一Y譯碼器16分別從存儲單元數(shù)組12的行及列方向選擇特定的存儲單元，被選擇的存儲單元經(jīng)由選擇晶體管18連接數(shù)據(jù)線DL，并由感測放大器20偵測數(shù)據(jù)線DL的變化，與一參考單元(reference cell)比較，于感測放大器20的輸出端產(chǎn)生數(shù)據(jù)信號OUT。
圖1的電路制作在晶片上時，將因為實際的集成電路的差異而發(fā)生性能表現(xiàn)不同。圖2是傳統(tǒng)的快閃存儲器布局的示意圖，該布局包括在一存儲單元數(shù)組區(qū)域30中，一埋藏擴散(buried diffusion)層34延伸經(jīng)過擴散區(qū)32，在一選擇晶體管區(qū)域40中的擴散區(qū)32上形成有多晶硅閘極12及44，二者沿著平行存儲單元數(shù)組區(qū)域30的方向延伸，在多晶硅閘極44兩側(cè)配置的源/汲極與閘極44形成許多選擇晶體管40，以連接存儲單元數(shù)組區(qū)域30的埋藏擴散層34，多晶硅閘極42及44受控使選擇晶體管導(dǎo)通或關(guān)閉，以選擇特定的存儲單元，然而，由于多晶硅閘極42及44與存儲單元數(shù)組區(qū)域30平行，導(dǎo)致各個選擇晶體管彼此之間對存儲單元數(shù)組區(qū)域30不對稱，多晶硅閘極42及44的兩側(cè)，借由接觸窗48連接埋藏擴散層34及選擇晶體管的汲/源極。選擇晶體管不對稱的特性容易造成許多不利的效應(yīng)，例如不同的選擇晶體管之間的速率不相同，可能使性能表現(xiàn)劣化。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提出一種具有對稱性選擇晶體管的快閃存儲器。
根據(jù)本發(fā)明，一種具對稱性選擇晶體管的閃存的布局，包括一存儲單元數(shù)組，以及一條與許多選擇晶體管相關(guān)的多晶硅閘極，該多晶硅閘極是以垂直于該存儲單元數(shù)組的方向延伸，使得該許多選擇晶體管對該存儲單元數(shù)組大體上為對稱。
由于本發(fā)明的快閃存儲器具有對稱性的選擇晶體管，可以改善傳統(tǒng)的閃存選擇晶體管的不對稱所導(dǎo)致的缺點，及其所衍生的各種效應(yīng)。


圖1是一個典型的閃存電路的示意圖；圖2是傳統(tǒng)的快閃存儲器布局的示意圖；圖3是本發(fā)明的閃存布局的示意圖。
符號說明10-快閃存儲器電路12-存儲單元數(shù)組14-X譯碼器16-Y譯碼器18-選擇晶體管
20-感測放大器30-存儲單元數(shù)組區(qū)域32-擴散區(qū)34-埋藏擴散層40-選擇晶體管區(qū)域42-多晶硅閘極44-多晶硅閘極48-接觸窗50-存儲單元數(shù)組區(qū)域52-擴散區(qū)54-埋藏擴散層60-選擇晶體管區(qū)域62-多晶硅閘極64-多晶硅閘極65-接觸窗66-接觸窗68-接觸窗69-選擇晶體管70-金屬導(dǎo)線72-金屬導(dǎo)線74-接觸窗76-接觸窗具體實施方式
圖3是本發(fā)明的快閃存儲器布局的示意圖，其包括在一存儲單元數(shù)組區(qū)域50中的擴散區(qū)52，一埋藏擴散層54延伸經(jīng)過擴散區(qū)52，一選擇晶體管區(qū)域60含有多晶硅閘極62及64，二者互相平行且以垂直于存儲單元數(shù)組區(qū)域50的方向延伸，一金屬導(dǎo)線70從存儲單元數(shù)組區(qū)域50延伸至多晶硅閘極62的一側(cè)，分別經(jīng)接觸窗65及66連接埋藏擴散層54及選擇晶體管69的源極，另一金屬導(dǎo)線72在多晶硅閘極62及64的間延伸，經(jīng)接觸窗68連接選擇晶體管69的汲極，埋藏擴散層54是作為存儲單元的位元線。多晶硅閘極62及64分別經(jīng)由接觸窗74及76輸入電壓，以控制多晶硅閘極62及64各自對應(yīng)的選擇晶體管導(dǎo)通，進而選擇特定的存儲單元供存取，而接觸窗74及76采取相對配置設(shè)計，以減少選擇晶體管所占的面積。
在本發(fā)明的閃存布局中，由于多晶硅閘極62及64垂直于存儲單元數(shù)組區(qū)域50，使得在多晶硅閘極62及64兩側(cè)形成的選擇晶體管對存儲單元數(shù)組區(qū)域50大體上為對稱性的。由于本發(fā)明的快閃存儲器具有對稱性的選擇晶體管，可以改善傳統(tǒng)的閃存選擇晶體管的不對稱所導(dǎo)致的缺點，及其所衍生的各種效應(yīng)。
權(quán)利要求
1.一種具對稱性選擇晶體管的快閃存儲器的布局，其特征在于所述快閃存儲器的布局包括一存儲單元數(shù)組；一條多晶硅閘極，以垂直于存儲單元數(shù)組的方向延伸，復(fù)數(shù)個對源/汲極分布在該多晶硅閘極兩側(cè)，以形成復(fù)數(shù)個選擇晶體管；一導(dǎo)線連接該復(fù)數(shù)個選擇晶體管及該存儲單元數(shù)組。
2.根據(jù)權(quán)利要求1所述的快閃存儲器的布局，其特征在于該導(dǎo)線包括一段平行于該多晶硅閘極。
3.一種具對稱性選擇晶體管的快閃存儲器的布局，其特征在于所述快閃存儲器的布局包括一存儲單元數(shù)組；一條與復(fù)數(shù)個選擇晶體管相關(guān)的多晶硅閘極，該多晶硅閘極以垂直于該存儲單元數(shù)組的方向延伸；其中，該復(fù)數(shù)個選擇晶體管被配置使得該復(fù)數(shù)個選擇晶體管對于該存儲單元數(shù)組對稱。
4.根據(jù)權(quán)利要求3所述的快閃存儲器的布局，其特征在于更包括一金屬導(dǎo)線從該存儲單元數(shù)組延伸至該多晶硅閘極附近，以連接該復(fù)數(shù)個選擇晶體管及該存儲單元數(shù)組的一條位元線。
全文摘要
一種具對稱性選擇晶體管的快閃存儲器的布局，包括一存儲單元數(shù)組及一條多晶硅閘極，該多晶硅閘極配合許多對源/汲極形成許多選擇晶體管，以連接該存儲單元數(shù)組，該多晶硅閘極以垂直于該存儲單元數(shù)組的方向延伸，以改善習(xí)知的快閃存儲器結(jié)構(gòu)中，選擇晶體管不對稱的缺點。
文檔編號H01L27/10GK1581496SQ03150000
公開日2005年2月16日 申請日期2003年8月4日 優(yōu)先權(quán)日2003年8月4日
發(fā)明者黃俊仁, 周銘宏 申請人:旺宏電子股份有限公司