專利名稱：半導體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件，更具體地涉及一種能夠有效地應(yīng)用于半導體器件的技術(shù)，該半導體器件中有多個半導體芯片例如按多層或者層疊的結(jié)構(gòu)安裝在封裝基片上。
背景技術(shù)：
在按多層或者層疊的結(jié)構(gòu)將多個半導體芯片組裝在封裝基片上的層疊LSI(大規(guī)模集成電路)中，許多情形是將現(xiàn)有的半導體芯片進行組合，并借助封裝的布線層連接公共信號和電源/地。完成本發(fā)明之后進行了對已有技術(shù)的檢索，作為與本發(fā)明相關(guān)的已有技術(shù)，日本未審查專利申請公開43531/2000所公開的技術(shù)已被報道。但是，該專利公開中披露的此項技術(shù)的目的在于減少標準封裝LSI類型的設(shè)計和開發(fā)所必需的時間和勞力，并未考慮封裝的小型化以及封裝基片外形尺寸的減薄，這些將在以下說明。
就構(gòu)成層疊封裝LSI的兩個芯片中的公共信號和電源/地而言，其焊盤并不總是布置在芯片之間易于連接的位置。因此，即使在封裝基片上連接布線層，在許多情形也存在交叉布線層或者布線層設(shè)置過密。在這種情形，封裝基片的布線層數(shù)量增多，或者外形尺寸增大，于是阻礙了半導體器件的小型化和減薄。由于安裝芯片的連接端子是獨立形成的，所以大面積端子布置區(qū)域必不可少，這也成為封裝外形尺寸增大的原因。
圖19到圖21展示了在獲得本發(fā)明之前所回顧的層疊封裝LSI的幾個例子。微型計算機LSI和存儲器LSI分別由現(xiàn)有的半導體芯片構(gòu)成。圖19中，分別展示了微型計算機LSI、存儲器LSI和封裝基片，它們構(gòu)成層疊封裝LSI。微型計算機LSI和存儲器LSI分別由現(xiàn)有的半導體芯片構(gòu)成。圖20展示了存儲器LSI和微型計算機LSI安裝在基片上之后的層疊封裝LSI的外觀，之后進行引線鍵合。圖21是圖20所示層疊封裝LSI的剖面圖。
如圖19到圖21所示，層疊封裝LSI采用如下形成的結(jié)構(gòu)。存儲器LSI被管芯鍵合于玻璃環(huán)氧基樹脂制成的封裝基片。然后，微型計算機LSI被以疊置方式管芯鍵合于存儲器LSI，并且各個芯片和基片通過引線鍵合相互連接。之后，采用樹脂對這些部件進行模制，并且在背面接線端部位形成焊料球。
圖19中，與存儲器等連接的地址接線端和數(shù)據(jù)接線端集中地布置在微型計算機LSI的各側(cè)邊，相互靠近地設(shè)置?；谶@種構(gòu)成，當微型計算機LSI存儲器LSI等平面安裝在基片時，能夠以其間最短距離以及按集中方式布置那些指向基片上的存儲器等的地址總線和數(shù)據(jù)總線。另一方面，就存儲器LSI而言，從其特性來看，接線端數(shù)量較少，并且對應(yīng)于標準封裝的外部接線端布置，地址接線端主要布置在一側(cè)邊，數(shù)據(jù)接線端布置在另一側(cè)邊，以相對方式面對上述一側(cè)邊。
例如當其上分別設(shè)置有鍵合焊盤的上述微型計算機LSI和存儲器LSI層疊于封裝基片，并且微型計算機LSI和存儲器LSI的地址接線端的方向?qū)剩⑿陀嬎銠CLSI和存儲器LSI的數(shù)據(jù)接線端的方向不對準時，為了布線連接，布線層必須在封裝基片上繞來繞去。而且，就對準的地址接線端而言，微型計算機LSI和存儲器LSI之間的鍵合焊盤設(shè)置間距也不相同，因此在大多數(shù)情況，必須在微型計算機LSI和存儲器LSI上相互獨立地形成接線端。
因此，在封裝基片中，鍵合接線端(鍵合引線)數(shù)量增多，于是鍵合引線不能設(shè)置在一行中，鍵合引線必須設(shè)置在兩行中，如圖20所示的例子情形。這樣就產(chǎn)生了封裝基片的外形尺寸擴大的缺點。并且，根據(jù)相互連接的微型計算機LSI和存儲器LSI的接線端的設(shè)置，出現(xiàn)封裝基片上的布線層相互交叉的情形，于是必須提供多層印刷布線板。這也產(chǎn)生了作為外形尺寸之一的厚度也增大的缺點。

發(fā)明內(nèi)容
本發(fā)明的一個目的在于提供一種具有層疊結(jié)構(gòu)的半導體器件，能夠?qū)崿F(xiàn)外形尺寸的小型化和減薄。
本發(fā)明的另一個目的在于提供一種半導體器件，除了外形尺寸小型化之外，還能夠?qū)崿F(xiàn)高性能和高可靠性。
通過本說明書及其附圖的介紹，將可了解本發(fā)明的上述和其它目的和新特征。
以下內(nèi)容是為了簡明地說明源自本發(fā)明公開的各個發(fā)明的典型發(fā)明的概要。
根據(jù)本發(fā)明的一個方案，一種半導體器件使用的封裝基片包括鍵合引線，分別與用于地址的鍵合焊盤和用于數(shù)據(jù)的鍵合焊盤對應(yīng)地形成，這些焊盤分布在按相對方式相互面對的存儲器芯片的第一側(cè)邊和第二側(cè)邊；與鍵合引線連接的地址接線端和數(shù)據(jù)接線端。半導體芯片包括也用于存儲器存取的地址輸出電路和數(shù)據(jù)輸入/輸出電路，和具有信號處理功能的信號處理電路，其中與對應(yīng)于地址接線端的鍵合引線連接的鍵合焊盤以及與對應(yīng)于數(shù)據(jù)接線端的鍵合引線連接的鍵合焊盤，分布設(shè)置在封裝基片的四側(cè)邊之中的兩側(cè)邊上。半導體芯片和存儲器芯片按層疊結(jié)構(gòu)安裝在封裝基片上。
因此，可以將基片封裝上的布線層的繞來繞去抑制到最小程度。還可使半導體器件的外形尺寸盡可能地小。而且，由于能夠在前后層都進行封裝布線層的連接，從而可以使用薄并且廉價的基片。


圖1是微型計算機LSI、存儲器LSI和封裝基片的構(gòu)成圖，用于說明根據(jù)本發(fā)明的層疊LSI的一個實施例。
圖2是存儲器LSI和微型計算機LSI安裝在圖1所示基片上并且進行引線鍵合之后的半導體器件的外觀圖。
圖3是圖2所示層疊LSI的一個實施例的剖面圖。
圖4是本發(fā)明采用的封裝基片的另一個實施例的頂視平面圖。
圖5是本發(fā)明采用的封裝基片的另一個實施例的頂視平面圖。
圖6是存儲器LSI和微型計算機LSI安裝在圖5所示基片上并且進行引線鍵合之后的半導體器件的外觀圖。
圖7是本發(fā)明采用的封裝基片的另一個實施例的頂視平面圖。
圖8是存儲器LSI和微型計算機LSI安裝在圖7所示基片上并且進行引線鍵合之后的半導體器件的外觀圖。
圖9是本發(fā)明采用的封裝基片的另一個實施例的頂視平面圖。
圖10是存儲器LSI和微型計算機LSI安裝在圖9所示基片上并且進行引線鍵合之后的半導體器件的外觀圖。
圖11是根據(jù)本發(fā)明的半導體器件的另一個實施例的部分外觀圖。
圖12是根據(jù)本發(fā)明的半導體器件的另一個實施例的部分外觀圖。
圖13是根據(jù)本發(fā)明的半導體器件的另一個實施例的部分外觀圖。
圖14是本發(fā)明采用的微型計算機LSI的一個實施例的框圖。
圖15是用于說明圖14的微型計算機LSI的一個實施例的管腳布置的示意圖。
圖16是存儲器LSI和微型計算機LSI安裝在根據(jù)本發(fā)明的半導體器件的一個實施例的基片上并且進行引線鍵合之后的外觀圖。
圖17是圖16的部分放大圖。
圖18是圖16所示半導體器件采用的封裝基片的一個實施例的頂視平面圖。
圖19是微型計算機LSI、存儲器LSI和封裝基片的構(gòu)成圖，用于說明在本發(fā)明之前回顧的層疊封裝LSI的一個例子。
圖20是存儲器LSI和微型計算機LSI安裝在圖19所示基片上并且進行引線鍵合之后的半導體器件的外觀圖。
圖21是圖20所示的層疊封裝LSI的剖面圖。
具體實施例方式
圖1到圖3展示了根據(jù)本發(fā)明的層疊封裝LSI的一個實施例的構(gòu)成。亦即，圖1分別展示了構(gòu)成層疊封裝LSI的微型計算機LSI、存儲器LSI和封裝基片。圖2展示了層疊封裝LSI的外觀，其狀態(tài)是存儲器LSI和微型計算機LSI安裝在基片上，然后進行引線鍵合。圖3展示了層疊封裝LSI的剖面圖。如圖1到圖3所示，本實施例的層疊封裝LSI具有如下形成的結(jié)構(gòu)。亦即，存儲器LSI被管芯鍵合于玻璃環(huán)氧樹脂制成的封裝基片。然后，微型計算機LSI被疊置地管芯鍵合于存儲器LSI。在各個芯片與基片之間進行引線鍵合。之后，采用樹脂對各個芯片和基片進行模制，并且在背面接線端部位形成焊料球。
圖1中，雖然存儲器LSI是由現(xiàn)有的半導體芯片構(gòu)成的，但是微型計算機LSI的鍵合焊盤的布置是對應(yīng)于與微型計算機LSI組合的存儲器LSI來確定的。使微型計算機LSI配置構(gòu)成所謂的ASIC(專用集成電路)，即特定用途的IC。在半導體集成電路器件中，易于構(gòu)成ASIC，其中圍繞CPU(中央處理單元)安裝多個電路塊，每個電路塊形成為所謂的模塊或者宏單元，作為獨立電路功能單元。每個功能單元的大小和構(gòu)成可以改變。與上述功能單元的組合對應(yīng)的功能塊的布圖設(shè)計一起，進行與微型計算機LSI和存儲器LSI的上述組合相應(yīng)的微型計算機LSI的鍵合焊盤的布置設(shè)定。
就封裝基片(布線基片)而言，對應(yīng)于微型計算機LSI和存儲器LSI之間的上述鍵合焊盤的布置，來設(shè)定鍵合引線(引線連接部位)的布置。上述封裝基片包括玻璃環(huán)氧樹脂制成的底基片，例如，形成在其上表面和下表面的多個銅布線層，在除上述引線連接部位和外接線端連接部位(凸起接合區(qū))之外的部位覆蓋上述多個銅布線層表面的絕緣膜(抗焊料膜)，使形成于上述上表面和下表面的多個銅布線層相互連接的通孔布線層。
雖然并未特別限制，但是存儲器LSI是具有大約8Mb存儲容量的靜態(tài)型RAM。半導體芯片的形狀形成為矩形，地址和數(shù)據(jù)分布在形成有鍵合焊盤的短側(cè)邊。與具有這種構(gòu)成的存儲器LSI相比，微型計算機LSI具有實質(zhì)為正方形的芯片形狀，并且具有比上述LSI小的外形尺寸。因此，如上所述，構(gòu)成層疊封裝LSI，以使存儲器LSI管芯鍵合于封裝基片，微型計算機LSI疊置其上并且管芯鍵合于存儲器LSI，在各個芯片和基片之間進行引線鍵合。
為了減小外形尺寸，將上述封裝基片形成為實質(zhì)上正方形的形狀，以便保證相對于外周的最大面積。在這種構(gòu)成中，在存儲器LSI的短側(cè)邊沒有面積裕度，因此沿外周布置由矩形所表示的鍵合引線，到達通孔的布線層的拉出方向指向封裝基片的內(nèi)部。就對應(yīng)于上述地址和數(shù)據(jù)的鍵合引線，在基片內(nèi)部布置對應(yīng)于鍵合引線的通孔。相反，由于沿存儲器LSI的長側(cè)邊存在面積裕度，所以通孔布置成為在鍵合引線的兩側(cè)交替分布，夾持鍵合引線。
如上所述，在微型計算機LSI中，地址接線端和數(shù)據(jù)接線端按集中方式布置在相互面對的各側(cè)。而且，不參予與存儲器LSI的連接的接線端組主要布置在除上述各側(cè)邊的其余各側(cè)邊上。因此，即使微型計算機LSI層疊在存儲器LSI上時，與其它每個連接的接線端的方向不對準的可能性也被消除。為了防止在進行層疊和鍵合時導線以復雜方式相互交叉，微型計算機LSI具有的間距調(diào)整為與存儲器LSI的接線端間距相適應(yīng)。亦即，例如與導線按復雜方式相互交叉的情形，即圖21所示的三條導線在垂直方向疊置的情形相比，如圖3所示的通過消除交叉而使兩條導線疊置的情形能夠減小模制(密封樹脂體)厚度。
雖然通過簡單地調(diào)整距離可以進行上述間距的調(diào)整，但是在本實施例中，間距調(diào)整是通過對地址接線端行或者數(shù)據(jù)接線端行布置具有其它功能的接線端進行的。由于按此方式進行間距調(diào)整，所以相互連接的微型計算機LSI的接線端和存儲器LSI的接線端可以鍵合于同一基片側(cè)的焊盤，從而不必為了封裝基片上的各個接線端之間的連接而使布線層繞來繞去。結(jié)果，這樣足以使封裝基片具有從鍵合引線到用于外部連接的球接線端的布線連接，因此，通過形成在基片的正表面和背面上的兩層布線層即可完成足夠的所需功能。設(shè)置有這種間距調(diào)整的構(gòu)成有助于在上述模制減薄的同時減薄層疊LSI。由于鍵合引線實質(zhì)上由微型計算機LSI和存儲器LSI共用，所以可將引線的數(shù)量抑制到一個必需的最小限度，從而使外形尺寸最小化。
就微型計算機LSI和存儲器LSI共用的各側(cè)引線而言，引線的長度被拉長，以使指向并連接于微型計算機LSI和存儲器LSI的導線能夠在垂直方向平行地鍵合。另一方面，正如在與存儲器LSI的長側(cè)邊對應(yīng)的鍵合引線的情形，僅有微型計算機LSI與之鍵合的側(cè)邊的引線保持可使一個導線鍵合的長度，由此避免布線層區(qū)變得比所需更大。
雖然本實施例中是根據(jù)每個側(cè)邊來改變鍵合引線的長度，但是也可以根據(jù)待鍵合的多條引線鍵合來改變引線的長度，而不根據(jù)每個側(cè)邊來改變鍵合引線的長度。本實施例與小型化相關(guān)的另一個特征在于，由于存儲器芯片具有如上所述的矩形，所以布置存儲器芯片的鍵合引線的側(cè)邊沒有外形尺寸裕度，從而鍵合引線布置在最外周，并且通孔布置成指向內(nèi)周。另一方面，就僅有微芯片與之鍵合的側(cè)邊而言，將通孔布置成分布在鍵合引線的內(nèi)側(cè)和外側(cè)。
圖4是本發(fā)明所用封裝基片的另一個實施例的頂視圖。在圖1所示的上述實施例中，存儲器LSI和微型計算機LSI的地址或者數(shù)據(jù)完全布置在同一側(cè)。但是，從與芯片布圖的關(guān)系來看，地址和數(shù)據(jù)并不總是集中在以相對方式相互面對的各側(cè)邊。而且，即使在地址和數(shù)據(jù)完全分離在以相對方式相互面對的各側(cè)邊時，微型計算機和存儲器使用的用于控制的信號，例如讀/寫信號這些控制信號、芯片選擇信號和輸出允許信號并不總是相互適應(yīng)。
在本實施例中，就微型計算機LSI和存儲器LSI而言，在按相對方式相互面對的各側(cè)邊上布置相同的接線端或者準備相互連接的接線端(鍵合焊盤)時，在基片上形成橋接相對各側(cè)邊的的布線層。通過把由微型計算機LSI和存儲器LSI相互連接的大多數(shù)信號(地址和數(shù)據(jù))集中在同一側(cè)邊，可以將橋接布線層的數(shù)量減至最少。因此，使用形成在基片正表面和背面的兩層布線即可足以完成要求的功能。
圖5是本發(fā)明使用的封裝基片的另一個實施例的頂視圖。本實施例涉及鍵合引線的形狀。圖5所示實施例展示了封裝基片的一個例子，其中按與圖1所示實施例相同的方式布置矩形鍵合引線。圖6展示了層疊封裝LSI的外觀，其中存儲器LSI和微型計算機LSI按層疊方式安裝在封裝基片上。圖6所示實施例也對應(yīng)于圖2所示實施例。
在本實施例中，就完成存儲器LSI和微型計算機LSI之間共用的導線鍵合的鍵合引線而言，為了將至少兩條導線鍵合于鍵合引線，必須將微型計算機LSI的導線與引線的遠側(cè)(引線的外側(cè))連接。然后，將微型計算機LSI的鍵合焊盤集中布置在靠近基片中央的部位，作為這種布置的結(jié)果，導線被指向徑向，以使它們集中在靠近基片中央的部位。結(jié)果，出現(xiàn)導線在其它相鄰引線上通過的部位，由此產(chǎn)生的問題是相鄰的引線和導線之間出現(xiàn)短路的可能性大。
圖7是本發(fā)明使用的封裝基片的另一個實施例的頂視圖。本實施例涉及一種避免如下問題的方法，即出現(xiàn)如圖5所示的導線通過另一相鄰引線上而鍵合的部位。在本實施例中，通過考慮用于微型計算機LSI和存儲器LSI的鍵合引線與相應(yīng)鍵合焊盤之間連接的導線方向，按傾斜方式布置鍵合引線。圖8展示了層疊封裝LSI的外觀，其中存儲器LSI和微型計算機LSI按層疊方式安裝在封裝基片上，之后進行導線鍵合。
圖8中，就完成存儲器LSI和微型計算機LSI共同鍵合的鍵合引線而言，至少兩條導線布置在徑向，以使它們指向微型計算機LSI和存儲器LSI的相應(yīng)鍵合焊盤。這里，通過使該方向與鍵合引線的縱向基本上彼此相同，可以消除通過另一相鄰引線上而鍵合的導線部位。而且，同時，可以避免導線以復雜的方式相互交叉，以致最多僅有兩條對應(yīng)于微型計算機LSI和存儲器LSI的導線相互疊置，從而可以降低模制厚度。
圖9是本發(fā)明使用的封裝基片的另一個實施例的頂視圖。本實施例涉及一種避免如下問題的方法，即出現(xiàn)如圖5所示的導線通過另一相鄰引線上而鍵合的部位。在本實施例中，其上通過導線的相鄰引線部位被形成切口，由此可以將引線間距縮短到必需的最小限度，同時減少相鄰引線和導線之間短路的可能性。圖10展示了層疊封裝LSI的外觀，其中存儲器LSI和微型計算機LSI按層疊方式安裝在封裝基片上，之后進行導線鍵合。
圖10中，如前所述，就完成存儲器LSI和微型計算機LSI共同鍵合的鍵合引線而言，至少兩條導線布置在徑向，以使它們指向微型計算機LSI和存儲器LSI的相應(yīng)鍵合焊盤。因此，微型計算機LSI的導線必須連接到鍵合引線的遠側(cè)(鍵合引線的外側(cè))。結(jié)果，出現(xiàn)通過另一相鄰引線上而鍵合的導線部位，相鄰引線和導線之間短路的可能性因而增大。但是，在本實施例中，其上有相鄰導線通過的引線部位被形成切口，從而可以避免相鄰引線和導線之間短路的缺點。
圖11是根據(jù)本發(fā)明的半導體器件的另一個實施例的部分外觀圖，在本實施例中，以圖示方式展示了一個半導體集成芯片LSI安裝在封裝基片上的外觀部分。在本實施例中，就安裝在封裝基片上的半導體芯片而言，是安裝了一個芯片LSI。不必說本實施例也可以應(yīng)用于另一個半導體芯片按層疊方式安裝在該半導體芯片LSI上的結(jié)構(gòu)。
本實施例應(yīng)用于形成在半導體芯片LSI上的鍵合焊盤數(shù)量多，因此鍵合引線不能在基片布置成一行的情形。在此情形，鍵合引線布置成兩行，其中內(nèi)行和外行交替布置，由此構(gòu)成所謂的交錯布置。本實施例用于消除連接鍵合引線和鍵合焊盤的相鄰導線的重疊，保證形成從外側(cè)鍵合引線延伸到內(nèi)側(cè)形成的通孔的布線層的區(qū)域。
圖12是根據(jù)本發(fā)明的半導體器件的另一個實施例的部分外觀圖。本實施例涉及對圖11所示實施例的改進，其中以圖示方式展示了一個半導體集成芯片LSI安裝在封裝基片上的外觀部分。在圖11所示實施例中，出現(xiàn)在通過內(nèi)側(cè)另一引線之上的同時從外側(cè)鍵合引線延伸并且鍵合的導線部位，因而存在內(nèi)側(cè)引線與導線之間短路的可能性增大的趨勢。
在本實施例中，為了避免這種缺點，考慮用于連接半導體芯片LSI的鍵合引線和相應(yīng)焊盤的導線方向，按傾斜方式布置鍵合引線。通過在徑向布置鍵合引線和與鍵合引線連接的導線，以使它們基本取向在同一方向，可以消除導線在通過設(shè)置在內(nèi)側(cè)的另一引線之上的同時而被鍵合的部位。而且，同時可以消除導線相互交叉，因而可以防止導線短路，并且降低模制厚度。
圖13是根據(jù)本發(fā)明的半導體器件的另一個實施例的部分外觀圖。本實施例涉及對圖12所示實施例的改進。在圖13中，以圖示方式展示了一個半導體芯片LSI安裝在封裝基片上的半導體器件的外觀部分。在圖12所示實施例中，當引線布置成多行，并且引線的傾斜取向在導線方向時，由于引線向外側(cè)延伸，引線之間的距離被擴展。相反，在內(nèi)引線的角部位的距離變窄，因而出現(xiàn)不能忽略從外側(cè)引線向通孔延伸的布線層的情形。為了避免這種缺點，在本實施例中，在徑向展開的引線的內(nèi)周角部位被形成切口，以便保證該空間具有可使布線層通過所必需的寬度?；谶@種構(gòu)成，可以使布線層繞來繞去，而無須使鍵合區(qū)域擴展得比必需程度更大。
圖14是本發(fā)明使用的微型計算機LSI的一個實施例的方框圖。采用CMOS(互補MOS)半導體集成電路的已知制備技術(shù)，將圖中的各個電路塊形成在單晶硅制成的一個基片上。
雖然對上述微型計算機LSI并無特別限制，但是微型計算機LSI使用RISC(精簡指令系統(tǒng)計算機)式中央處理單元CPU，實現(xiàn)高性能運算處理，集成系統(tǒng)構(gòu)成所必需的外圍設(shè)備，并且面向便攜式設(shè)備應(yīng)用。中央處理單元CPU具有RISC式的指令集，其中通過進行管線處理，基本指令通過1指令工作于1狀態(tài)(1系統(tǒng)時鐘周期)。主要使用這些中央處理單元CPU和數(shù)據(jù)信號處理器DSP，安裝以下外圍電路，例如構(gòu)成移動電話機。
內(nèi)總線包括I總線、Y總線、X總線、L總線和外圍總線。為了構(gòu)成使用最少部件的用戶系統(tǒng)，設(shè)置用于圖像處理的存儲器XYMEN和存儲器控制器XYCNT，作為內(nèi)置外圍模塊。這些XYMEN和存儲器控制器XYCNT與I總線、X總線和L總線連接，完成圖像處理的數(shù)據(jù)輸入/輸出和用于顯示操作的數(shù)據(jù)輸出操作。
在上述I總線中，設(shè)置高速緩沖存儲器CACHE、高速緩沖存儲器控制器CCN、存儲器管理控制器MMU、快速重編址緩沖器TLB、中斷控制器INTC、時鐘振蕩器/監(jiān)控計時器CPG/WDT、視頻I/O模塊和外部總線接口。這些部件通過外部總線接口與上述存儲器LSI連接。
高速緩沖存儲器CACHE、高速緩沖存儲器控制器CCN、存儲器管理控制器MMU、快速重編址緩沖器TLB、中央處理單元CPU、數(shù)據(jù)信號處理器DSP、用戶中斷控制器UBC和高級用戶糾錯器AUD與L總線連接。
16位計時器單元TMU、比較匹配計時器CMT、串行I/O(帶有FIFO)SIOFO、FIFO內(nèi)置串行通信接口SCIF1、I2C控制器I2C、多功能接口MFI、NAND/AND刷新接口FLCTL、用戶糾錯接口H-UDI、ASE存儲器ASERAM、插頭功能控制器PFC、和RCLK工作監(jiān)控計時器RWDT與外圍總線連接?？偩€狀態(tài)控制器BSC和存儲器直接存取控制器DMAC與上述外圍總線和I總線連接。
圖15是圖14所示微型計算機LSI的一個實施例的管腳大致布置圖。在本實施例中，雖然設(shè)置了總數(shù)為176個的管腳(鍵合焊盤)，但是與存儲器LSI連接的管腳用黑圓點表示。按照與圖1所示微型計算機LSI相同的方式，將與地址和數(shù)據(jù)對應(yīng)的管腳布置成分布在相互垂直面對的上下側(cè)。在本實施例中，對應(yīng)于數(shù)據(jù)的管腳布置在上側(cè)，對應(yīng)于地址的管腳布置在下側(cè)。為了使其上安裝有微型計算機LSI的存儲器LSI的對應(yīng)管腳(鍵合焊盤)的間距匹配，僅與微型計算機LSI連接的管腳適當?shù)夭贾迷谂c上述LSI連接的標為黑圓點的管腳之間。
雖然圖中未示出，但是就設(shè)置于微型計算機LSI的管腳而言，管腳A0到A25用于地址，D0到D15用于數(shù)據(jù)。除了上述之外，還分別設(shè)置多個電源電壓VCC和多個地電位VSS，作為電源系統(tǒng)。在電源系統(tǒng)中，用于降低噪聲影響的數(shù)字電路分成執(zhí)行向外接線端輸出信號的輸出電路和內(nèi)部電路。而且，對處理模擬信號的電路設(shè)置獨立的電源管腳。
存儲器LSI具有大約8M位的存儲容量，并且進行每16位的存儲存取，地址包括19位，從A0到A18。雖然微型計算機LSI包括26個地址A0到A25，但是與微型計算機LSI和存儲器LSI公共連接的地址是19個，因此地址數(shù)量成為19+16＝35個，包括用于數(shù)據(jù)的地址在內(nèi)。
雖然沒有特別限制，但是作為公共連接的控制信號，提供由信號WE(允許寫入)、信號OE(允許輸出)、信號US(上選擇)和信號LS(下選擇)組成的四個信號。信號US用于16位數(shù)據(jù)之中的上8位的指令寫入，信號LS用于16位數(shù)據(jù)之中的下8位的指令寫入。因此，由微型計算機LSI和存儲器LSI公共連接的管腳的數(shù)量少，即總數(shù)是39個。因此，為了與按上述方式公共連接在存儲器LSI的管腳布置匹配，在微型計算機LSI中，用于數(shù)據(jù)的鍵合焊盤和用于地址的鍵合焊盤按跳躍方式布置，如圖中的黑圓點所示的。
圖16展示了根據(jù)本發(fā)明的半導體器件的一個實施例的外觀，其狀態(tài)是存儲器LSI和微型計算機LSI安裝在基片上，之后進行了引線鍵合。在本實施例中，展示了層疊封裝LSI，結(jié)合圖14和圖15說明的微型計算機LSI和由大約8M位SRAM形成的存儲器LSI安裝其上。在該圖中，用白圓點表示形成在封裝基片背面上球。
在本實施例中，在安裝在基片上的鍵合引線之外，就被描黑的鍵合引線而言，導線從這些鍵合引線向存儲器LSI和微型計算機LSI延伸并且被公共連接。圖17是部分放大圖，其中鍵合引線沿導線的伸展方向傾斜布置，以使從鍵合引線向存儲器LSI和微型計算機LSI延伸的導線不相互交叉。首先，這種構(gòu)成防止從相鄰引線延伸的導線在鍵合引線上交叉。
圖18是圖16所示半導體器件所用封裝基片的一個實施例的頂視圖。包括上述存儲器LSI和微型計算機LSI的數(shù)據(jù)接線端和地址接線端的鍵合引線形成在基片的上側(cè)和下側(cè)。形成在上下側(cè)的鍵合引線沿最外周布置。另一方面，就僅與微型計算機LSI連接的鍵合引線而言，在鍵合引線的左右按分散方式形成通孔。亦即，在左右側(cè)，通孔形成在最外周。分散在上述鍵合引線左右的通孔數(shù)量不是象圖1所示實施例那樣單一交替均勻分開。亦即，通過考慮基片上的空間來適當?shù)卮_定通孔數(shù)量。
在上述實施例中，可以將基片封裝上的布線層的繞來繞去抑制到最小，因而可使外形尺寸盡可能地小。由于消除了交叉的布線層，所以能夠在前后層都進行封裝布線層的連接，從而可以使用薄并且廉價的基片。而且，通過抑制導線交叉也可以減小模制部分的厚度。順便提及，當按本發(fā)明之前研究的圖19所示那樣構(gòu)成半導體器件時，僅在1.4毫米見方的水平可以獲得LFBGA。根據(jù)圖16所示的構(gòu)成，可以實現(xiàn)比圖19所示半導體器件小一個等級的半導體器件，以使TFBGA能夠布置在1.2毫米見方。
雖然結(jié)合幾個實施例具體說明了由本發(fā)明人完成的本發(fā)明，但是不用說，本發(fā)明并不限于上述實施例，在不脫離本發(fā)明的精髓的條件下，各種改進是可以想到的。例如，除了上述SRAM之外，存儲器LSI可以是動態(tài)RAM或者閃速存儲器(EEPROM)。微型計算機LSI可以是任何類型的數(shù)字信號處理電路，包括微處理器等。除了上述層疊封裝LSI之外，本發(fā)明可以廣泛地應(yīng)用于在基片上安裝一個半導體芯片并且使用BGA結(jié)構(gòu)的封裝的半導體器件。
為了簡要地介紹由本說明書公開的本發(fā)明之中的典型發(fā)明所獲得的優(yōu)點，可見如下。半導體器件使用一種封裝基片，其上形成有鍵合引線、與鍵合引線連接的地址接線端和數(shù)據(jù)接線端，該鍵合引線分別對應(yīng)于用于地址和數(shù)據(jù)的鍵合焊盤而形成，該鍵合焊盤分布在存儲器芯片的相對第一和第二側(cè)。該半導體器件還包括也用于存儲器存取的地址輸出電路和數(shù)據(jù)輸入/輸出電路以及具有數(shù)據(jù)處理功能的信號處理電路。半導體芯片和上述存儲器芯片按層疊結(jié)構(gòu)安裝在封裝基片上，半導體芯片中與對應(yīng)于封裝基片的地址接線端的鍵合引線連接的鍵合焊盤以及與對應(yīng)于封裝基片的數(shù)據(jù)接線端的鍵合引線連接的鍵合焊盤分布在四側(cè)之中的兩側(cè)。
權(quán)利要求
1.一種半導體器件，包括存儲器芯片，包括沿對應(yīng)于地址接線端的第一側(cè)邊布置的鍵合焊盤，以及沿按相對方式面對第一側(cè)邊的對應(yīng)于數(shù)據(jù)接線端的第二側(cè)邊布置的鍵合焊盤；封裝基片，包括與存儲器芯片的第一側(cè)邊對應(yīng)地形成的鍵合引線，與存儲器芯片的第二側(cè)邊對應(yīng)地形成的鍵合引線，以及與所述鍵合引線連接的地址接線端和數(shù)據(jù)接線端；半導體芯片，包括也用于存儲器存取的地址輸出電路和數(shù)據(jù)輸入/輸出電路，和具有信號處理功能的信號處理電路，其中與對應(yīng)于地址接線端的封裝基片的鍵合引線連接的鍵合焊盤以及與對應(yīng)于數(shù)據(jù)接線端的封裝基片的鍵合引線連接的鍵合焊盤，分布設(shè)置在封裝基片的四側(cè)邊之中的兩側(cè)邊上，其中，存儲器芯片和半導體芯片按層疊結(jié)構(gòu)安裝在封裝基片上。
2.根據(jù)權(quán)利要求1的半導體器件，其中，半導體芯片和存儲器芯片的所述對應(yīng)接線端相對于共同形成在封裝基片上的鍵合引線通過導線彼此連接。
3.根據(jù)權(quán)利要求1的半導體器件，其中，半導體芯片的對應(yīng)地址和數(shù)據(jù)的各個鍵合焊盤，配置成與存儲器芯片的地址和數(shù)據(jù)的各個鍵合焊盤的間距保持一致，在所述半導體芯片的地址和數(shù)據(jù)的各個鍵合焊盤之間獨立形成在半導體芯片上的鍵合焊盤被適當?shù)夭贾贸膳c上述存儲器芯片一側(cè)的間距保持一致。
4.根據(jù)權(quán)利要求1的半導體器件，其中，封裝基片分別在正表面和背面上形成布線層，半導體芯片安裝在正表面上，構(gòu)成外部接線端的焊球形成在背面上，對應(yīng)的布線層由通孔連接。
5.根據(jù)權(quán)利要求4的半導體器件，其中，所述半導體芯片構(gòu)成單片微型計算機，與微型計算機所需的外部接線端連接的鍵合焊盤也布置在四側(cè)邊之中的其余兩側(cè)邊上。
6.根據(jù)權(quán)利要求5的半導體器件，其中，所述存儲器芯片的面積比所述半導體芯片的面積大，并且形成為矩形形狀，其中所述第一側(cè)邊和第二側(cè)邊的長度比其它兩側(cè)邊的長度短，相對對應(yīng)于存儲器芯片的所述第一側(cè)邊和第二側(cè)邊形成的鍵合引線行，通向通孔的布線層的拉出方向布置成朝向封裝基片的內(nèi)部延伸。
7.根據(jù)權(quán)利要求6的半導體器件，其中，所述存儲器芯片安裝在封裝基片的表面上，所述半導體芯片安裝在存儲器芯片的表面上，以便提供層疊結(jié)構(gòu)。
8.根據(jù)權(quán)利要求5的半導體器件，其中，相對對應(yīng)于除存儲器芯片的所述第一側(cè)邊和第二側(cè)邊之外的兩側(cè)邊形成的鍵合引線行，通向通孔的布線層的拉出方向分布于封裝基片的內(nèi)側(cè)和外側(cè)。
9.根據(jù)權(quán)利要求8的半導體器件，其中，相對對應(yīng)于存儲器芯片的所述第一側(cè)邊和第二側(cè)邊形成的鍵合引線的長度，對應(yīng)于除存儲器芯片的所述第一側(cè)邊和第二側(cè)邊之外的兩側(cè)邊形成的鍵合引線的長度短。
10.根據(jù)權(quán)利要求6的半導體器件，其中，對應(yīng)于存儲器芯片的所述第一側(cè)邊和第二側(cè)邊的封裝基片的鍵合引線形成為矩形形狀，以使其縱向取向在導線的延伸方向，該導線完成鍵合引線與對應(yīng)的存儲器芯片的鍵合焊盤和對應(yīng)于鍵合引線的半導體芯片的鍵合焊盤的連接。
11.根據(jù)權(quán)利要求7的半導體器件，其中，對應(yīng)于存儲器芯片的所述第一側(cè)邊和第二側(cè)邊分別形成的鍵合引線，是連接于其它鍵合引線的導線通過其上的部位被形成有切口的鍵合引線。
12.根據(jù)權(quán)利要求10的半導體器件，其中，對應(yīng)于存儲器芯片的所述第一側(cè)邊和第二側(cè)邊分別形成的鍵合引線，沿與鍵合引線連接的導線的延伸方向，按交錯方式布置在內(nèi)外兩行上，在內(nèi)部鍵合引線的內(nèi)端上形成有切口部位。
13.一種半導體器件，包括半導體芯片，包括至少沿第一側(cè)邊和按相對方式面對第一側(cè)邊的第二側(cè)邊布置的鍵合焊盤；封裝基片，包括對應(yīng)于半導體芯片的所述第一側(cè)邊和第二側(cè)邊形成的鍵合引線以及與鍵合引線連接的外部接線端，所述鍵合引線在連接于其它鍵合引線的導線通過其上的部位處被形成有切口。
14.一種半導體器件，包括半導體芯片，包括至少沿第一側(cè)邊和按相對方式面對第一側(cè)邊的第二側(cè)邊布置的鍵合焊盤；封裝基片，包括對應(yīng)于半導體芯片的所述第一側(cè)邊和第二側(cè)邊形成的鍵合引線以及與鍵合引線連接的外部接線端，所述鍵合引線沿與鍵合引線連接的導線的延伸方向，按交錯方式布置在內(nèi)外兩行上，通向各個引線通孔的布線層的拉出方向朝向所述封裝基片的內(nèi)側(cè)，在內(nèi)部鍵合引線的內(nèi)端上形成有切口部位。
全文摘要
具有層疊結(jié)構(gòu)的半導體器件，能夠?qū)崿F(xiàn)外形尺寸和厚度的減小。還能夠?qū)崿F(xiàn)高性能和高可靠性。本發(fā)明的半導體器件使用一種封裝基片，其上形成有鍵合引線、以及與鍵合引線連接的地址接線端和數(shù)據(jù)接線端，該鍵合引線分別對應(yīng)于用于地址和數(shù)據(jù)的鍵合焊盤而形成，該鍵合焊盤分布在存儲器芯片的相對第一和第二側(cè)。該半導體器件還包括用于存儲器存取的地址輸出電路和數(shù)據(jù)輸入/輸出電路以及具有數(shù)據(jù)處理功能的信號處理電路。半導體芯片和上述存儲器芯片按層疊結(jié)構(gòu)安裝在封裝基片上，半導體芯片中與對應(yīng)于封裝基片的地址接線端的鍵合引線連接的鍵合焊盤以及與對應(yīng)于封裝基片的數(shù)據(jù)接線端的鍵合引線連接的鍵合焊盤分布在四側(cè)之中的兩側(cè)。
文檔編號H01L25/18GK1481021SQ0315259
公開日2004年3月10日 申請日期2003年8月5日 優(yōu)先權(quán)日2002年8月6日
發(fā)明者三 孝志, 三輪孝志, 堤安已, 弘, 一谷昌弘, 道, 史, 橋爪孝則, 佐藤正道, 明, 夫, 森野直純, 中村昌史, 玉城実明, 工藤郁夫 申請人:株式會社日立制作所