專利名稱：不同隔離溝槽深度的存儲器制法及裝置的制作方法
技術領域：
本發(fā)明有關一種不同隔離溝槽深度的存儲器制法及裝置，尤指一種于存儲器的周邊區(qū)域(peripheral area)中形成較存儲元區(qū)域(cell area)中更深的隔離溝槽(trench)，以使存儲器于高電壓操作時保有較佳的電氣特性。
(2)背景技術于存儲器的制程技術當中，淺溝隔離技術(Shallow trench isolation，STI)目前已廣泛應用，就以快閃存儲器而言，一完整存儲器大致上可分為兩大區(qū)域，即存儲元區(qū)域(cell area)及其四周的周邊區(qū)域(peripheral area)，前者是供形成存儲陣列(cell area)用，而后者則供操作存儲器的控制電路設計。
以快閃存儲器的讀寫方式來看，因其操作電壓必須維持一定大小而無法以低電壓進行讀寫，故當操作電壓較高時，應于存儲器的周邊區(qū)域中形成更深的隔離溝槽，使其中的控制電路彼此之間能獲得較佳的隔離效果，以避免由高壓所導致的漏電流。
但目前存儲器當中的周邊區(qū)域與存儲元區(qū)域，其作法是兩者均采取相同光罩進行同步蝕刻，故兩區(qū)域所形成的隔離溝槽深度均為一致。這樣所形成的溝槽深度，對周邊區(qū)域中的控制電路而言，當高壓工作時仍是無法提供其所需的隔離效果，其仍舊具有漏電流的問題。
(3)發(fā)明內(nèi)容鑒于上述目前存儲器制法的缺失，本發(fā)明的主要目的是提供一種不同隔離溝槽深度的存儲器的制法及其裝置，對形成于周邊區(qū)域中的控制電路可有效避免漏電流情況發(fā)生，使存儲器在高壓操作時仍可保有較佳的電氣特性。
本發(fā)明的又一目的是提供一種不同隔離溝槽深度的存儲器的制法及其裝置，于不變動存儲元區(qū)域(cell area)設計的前提之下，僅需局部改變周邊區(qū)域的制法，因毋須變更存儲元區(qū)域當中復雜的布線設計，使存儲器的生產(chǎn)過程中仍可維持其制造良率。
本發(fā)明的再一目的是提供一種不同隔離溝槽深度的存儲器的制法及其裝置，因快閃存儲器(flash memory)操作時必須以高工作電壓進行，故特別適用于快閃存儲器的制程。
為達到上述目的，本發(fā)明的存儲器制法是采取多次蝕刻制程，于存儲器當中的存儲元區(qū)域(cell area)及周邊區(qū)域(peripheral area)中，分別形成深度相異的隔離溝槽(trench)，使周邊區(qū)域中所形成的隔離溝槽較存儲元區(qū)域中更深入內(nèi)部。
其中，所述多次蝕刻制程是為二階段式蝕刻，第一階段是于存儲元區(qū)域及周邊區(qū)域中均形成深度一致的隔離溝槽，而后再以光阻劑覆蓋于所述存儲元區(qū)域上方，而針對周邊區(qū)域中所形成的隔離溝槽再次進行第二階段的蝕刻，使其深度更深入內(nèi)部。
為能進一步了解本發(fā)明的架構及其他目的，茲附以附圖詳細說明如后(4)


圖1～圖8是本發(fā)明一實施例的制法流程圖。
圖9～圖10A、圖10B、圖10C是本發(fā)明另一實施例的制法流程圖。
圖11～圖14是本發(fā)明又一實施例的制法流程圖。
(5)具體實施方式
請參閱圖1至圖8所示，為本發(fā)明一實施例的制法流程示意圖，于圖面左半邊是代表存儲元區(qū)域(cell area)，而于圖面右半邊則代表所述存儲元區(qū)域(cell area)外圍的周邊區(qū)域(peripheral area)。
請參閱圖1所示，于一硅基板10上是序形成有一穿隧氧化層20(約80~120)、一采用復晶硅沉積形成的第一柵極層30(約400~1000)、一第一氮化硅層40(約800~2000)及一利用硼硅玻璃(BSG)制成的硬式遮罩層50。
于遮罩層50形成之后，藉由光罩顯影技術于兩區(qū)域上分別形成出適當?shù)脑D案(柵極圖案)，亦即于該遮罩層50上方涂布光阻后，曝光、顯影及向下蝕刻至所述第一柵極層30為止，蝕刻完畢后去除光阻(如圖2所示)，其中，因存儲元區(qū)域所欲形成的存儲元(memory cell)是為高密度排列，故此階段中的蝕刻光罩是采用深紫外線光罩(DUV Mask)。
請參考圖3所示，而后直接利用所述遮罩層50作為蝕刻的阻絕層，對非遮蔽區(qū)域的第一柵極層30、穿隧氧化層20向下進行等向性蝕刻，并深入于硅基板10內(nèi)部約1500~3000而形成第一階段的淺隔離溝槽60、60A。
請參閱圖4所示，通過另一光罩作業(yè)，在存儲元區(qū)域上方全面覆蓋一層光阻劑70，而周邊區(qū)域則呈開放狀態(tài)。對未覆有光阻劑70的周邊區(qū)域，再進行一次蝕刻程序，使在圖面右邊的原淺隔離溝槽60A向基板10再度向下延伸，而形成第二階段的深隔離溝槽80，其深度約為3500~4500。此蝕刻步驟因僅針對元件排列密度較低的周邊區(qū)域進行，而存儲元區(qū)域則由光阻劑70覆蓋，故可采用成本較低的MUV Mask即可。于完成深隔離溝槽80后，再將光阻劑70去除(如圖5所示)。
請參閱6所示，經(jīng)去除兩區(qū)域上方的遮罩層50，再于各隔離溝槽60、80內(nèi)部沉積高密度等離子體氧化硅(HDP-SiO2)，再以化學機械研磨法(CMP)進行表面平坦化，據(jù)以形成兩種不同深度的隔離溝槽。
之后，將圖6中的第一氮化硅層40與各隔離溝槽60、80的表層再加以去除，并以復晶硅材質全面沉積一第二柵極層90，于存儲元區(qū)域部分的第二柵極層90上方，則再次利用蝕刻手段配合光阻劑70A形成出第二氮化硅層100，此第二氮化硅層100的圖案將作為柵極的圖案。
請參閱圖8所示，未被光阻劑70A所覆蓋的第二柵極層90是加以蝕刻去除而顯露出淺隔離溝槽60的表層，再利用該光阻劑70A作為一阻絕層，僅將硼離子以離子布值技術注入至淺隔離溝槽60下方，藉此增加各個存儲元(memory cell)彼此之間的隔離效果，最后將光阻劑70去除以供進行后續(xù)制程。
由所述說明中可知此實施例分別于存儲器的存儲元區(qū)域及周邊區(qū)域分別形成不同深度的隔離溝槽60、80，而為符合周邊區(qū)域上控制電路的高壓操作需求，使其隔離溝槽80更深入于基材內(nèi)部以提供較佳的隔離效果，而有效減緩漏電流的情況發(fā)生。另外，此制程與傳統(tǒng)制程相比較，僅增加一道較低成本的DUV Mask即可形成不同深度的隔離溝槽60、80，確實具有產(chǎn)業(yè)利用性。
再請配合參閱圖10A、圖10B、圖10C所示，為本發(fā)明的另一可行實施例，其前段制程與前述實施例不同處在于，當?shù)诙艠O層90尚未進行蝕刻前，即先施行所述離子布植，通過控制布植強度同樣將硼離子植入于淺隔離溝槽60下方(如圖9所示)。于離子布植結束后將光阻劑70A清除，并形成一層薄氮化硅層20A(如圖10A所示)，再回蝕刻(Etching back)去除而轉變?yōu)閭缺?spacer)氮化硅層20B(如圖10B、圖10C所示)，因兩相鄰側壁之間的寬度縮短，這樣得利用此窄寬對下層第二柵極層90進行蝕刻，亦即該側壁氮化硅層20B可對下方的第二柵極層90提供部分遮覆效果使其免于蝕刻，使第二柵極層90的有效面積增加，藉此提高晶體管元件其耦合率(coupling ratio)而提升存儲器效率。
請參閱圖11、圖12所示，為本發(fā)明的再一實施例，其同樣利用顯影蝕刻步驟(如所述第一實施例圖1至圖4所示)，僅先行于周邊區(qū)域形成出深隔離溝槽80，而存儲器的存儲元區(qū)域部分則先以光阻劑遮覆，故未形成有隔離溝槽。于深隔離溝槽80形成后，將覆蓋于存儲元區(qū)域及周邊區(qū)域上的遮罩層50全面去除。
請配合參看圖13、圖14所示，于周邊區(qū)域部分以氧化制程形成一薄膜氧化層(圖中未示)，而后將此薄膜氧化層蝕除，即可使深隔離溝槽80的頂、底部圓角化，此一步驟將有助于后續(xù)深隔離溝槽80內(nèi)部進行HDP-SiO2沉積時增加其充填效果。在深隔離溝槽80制成后，于存儲元區(qū)域部分同樣以光罩蝕刻方式形成淺隔離溝槽60，至此存儲器中的存儲元區(qū)域及周邊區(qū)域即可分別獲得不同深度的隔離溝槽，為其提供不同程度的隔離效果。
于存儲元區(qū)域的淺隔離溝槽60形成后，同樣采用HDP-SiO2沉積充填于各隔離溝槽60、80內(nèi)部，并采取化學機械研磨法(CMP)進行表面平坦化處理(如圖6所示)。
此實施例的優(yōu)點在于采用兩道主要的光罩顯影蝕刻技術即可依序獲得不同深度的隔離溝槽60、80，且因周邊區(qū)域及存儲元區(qū)域的溝槽形成是非同步式的，故于周邊區(qū)域中的深隔離溝槽80可將其頂、底部圓角化以改善其沉積良率。另外，于存儲元區(qū)域蝕刻淺隔離溝槽60之際，僅采用氮化硅層40作為其蝕刻遮罩，而非采用硼硅玻璃的硬式遮罩層50，故可免除因蝕刻去除硬式遮罩層50導致穿隧氧化層20發(fā)生過蝕(over etch)而影響其品質。
本發(fā)明無論采取所述何種制程實施，于存儲器內(nèi)部均可獲得不同深度的隔離溝槽，尤其針對須高壓操作的周邊區(qū)域，藉由深隔離溝槽設計可有效降低高壓感應所導致的漏電流，特別適用于高密度存儲器制程設計領域中，相較于目前存儲器制程確為一極具有功效的優(yōu)良發(fā)明。
權利要求
1.一種不同隔離溝槽深度的存儲器制法，是于存儲器基板中的存儲元區(qū)域(cell area)及周邊區(qū)域(peripheral area)中采取非同步蝕刻制程，分別形成深度相異的隔離溝槽(trench)，使周邊區(qū)域中所形成的隔離溝槽較存儲元區(qū)域中更深入于基板內(nèi)部。
2.如權利要求1所述的不同隔離溝槽深度的存儲器制法，其特征在于，該非同步蝕刻制程包括有準備一存儲器基板，該基板上依序形成一穿隧氧化層、一第一柵極層、一第一氮化硅層及一硬式遮罩層；元件形成手段，是于存儲器基板的存儲元區(qū)域及周邊區(qū)域形成柵極圖案；一第一蝕刻手段，是根據(jù)形成出的柵極圖案，于該存儲器基板的存儲元區(qū)域及周邊區(qū)域對基板向下蝕刻，于相鄰柵極間形成淺隔離溝槽；一第二光罩形成蝕刻手段，僅對該存儲器基板周邊區(qū)域的淺隔離溝槽再次進行蝕刻而構成深隔離溝槽。
3.如權利要求2所述的不同隔離溝槽深度的存儲器制法，其特征在于，該元件形成手段是以深紫外線光罩(DUV Mask)實施，該第二光罩形成蝕刻手段是以MUV Mask形成而成。
4.如權利要求2所述的不同隔離溝槽深度的存儲器制法，其特征在于，還包括有于所述淺隔離溝槽及深隔離溝槽形成后，去除該存儲器基板上的硬式遮罩層；于所述淺隔離溝槽及深隔離溝槽中沉積充填高密度等離子體氧化硅；表面平坦化，去除所述第一氮化硅層及各隔離溝槽的表層沉積物，而于第一柵極層處獲得一平整表面；沉積一第二柵極層于第一柵極層上方。
5.如權利要求4所述的不同隔離溝槽深度的存儲器制法，其特征在于，還包括有沉積一第二氮化硅層于第二柵極層上方；光罩形成及蝕刻第二氮化硅層及第二柵極層；離子布植，于存儲元區(qū)域中將硼離子布植于各淺隔離溝槽的底部下方。
6.如權利要求4所述的不同隔離溝槽深度的存儲器制法，其特征在于，還包括有沉積一第二氮化硅層于第二柵極層上方；光罩形成及蝕刻存儲元區(qū)域中中第二氮化硅層；離子布植，于存儲元區(qū)域中將硼離子穿透過第二柵極層而布植于各淺隔離溝槽的底部下方；全面性形成一薄氧化層；回蝕刻該薄氧化層，而使所述第二氮化硅層側壁面形成側壁氮化硅層。
7.如權利要求1所述的不同隔離溝槽深度的存儲器制法，其特征在于，其中該非同步蝕刻制程包括有準備一存儲器基板，該基板上依序形成一穿隧氧化層、一第一柵極層、一第一氮化硅層及一硬式遮罩層；元件形成手段，是于存儲器基板的周邊區(qū)域形成柵極圖案；一第一蝕刻手段，僅對該存儲器基板的周邊區(qū)域向下蝕刻，形成深隔離溝槽；去除該硬式遮罩層；一第二光罩形成蝕刻手段，僅對所述存儲元區(qū)域形成淺隔離溝槽。
8.如權利要求7所述的不同隔離溝槽深度的存儲器制法，其特征在于，于第二光罩形成蝕刻手段之前，是包括有一圓角化手段，對周邊區(qū)域形成一氧化層，再將此氧化層回蝕刻而使深隔離溝槽頂、底部圓角化。
9.一種不同隔離溝槽深度的存儲器，是于一存儲器基板的存儲元區(qū)域及周邊區(qū)域上形成有柵極圖案，各柵極圖案上方形成有一穿隧氧化層及一第一柵極層，其中存儲元區(qū)域相鄰柵極間形成有淺隔離溝槽及填入供隔離的氧化層，而于周邊區(qū)域的相鄰柵極間是形成有深隔離溝槽及填入供隔離的氧化層。
10.如權利要求9所述的不同隔離溝槽深度的存儲器，其特征在于，于存儲元區(qū)域的淺隔離溝槽下方是布值有硼離子。
11.如權利要求9所述的不同隔離溝槽深度的存儲器，其特征在于，于各隔離溝槽內(nèi)是填以高密度等離子體氧化硅。
全文摘要
本發(fā)明是關于一種不同隔離溝槽深度的存儲器制法及裝置，利用分次蝕刻制程，于存儲器當中的存儲元區(qū)域(cell area)及周邊區(qū)域(peripheral area)中，分別形成深度相異的隔離溝槽(trench)，使周邊區(qū)域中的隔離溝槽較存儲元區(qū)域更為深入基板內(nèi)，以使存儲器于高電壓操作之下仍保有良好的電氣隔離效果而克服漏電流問題。
文檔編號H01L21/70GK1581462SQ0315302
公開日2005年2月16日 申請日期2003年8月5日 優(yōu)先權日2003年8月5日
發(fā)明者謝文貴, 黃智睦, 徐雋 申請人:華邦電子股份有限公司