專利名稱：數(shù)據(jù)存儲(chǔ)裝置中存儲(chǔ)單元的選擇的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)存儲(chǔ)裝置，更具體地說(shuō)，涉及數(shù)據(jù)存儲(chǔ)裝置中存儲(chǔ)單元的選擇。
背景技術(shù)：
磁隨機(jī)存取存儲(chǔ)器(MRAM)是一種被視為閃存的替代品的非易失性存儲(chǔ)器。MRAM具有比閃存低的功耗，它可以比閃存快得多地執(zhí)行寫操作，并且具有比閃存更大的可縮放性。
值得稱道的是MRAM存儲(chǔ)單元的高效而緊密的布局。提高效率和增加密度可以提高存儲(chǔ)器容量和降低MRAM裝置的成本。一個(gè)有待提高的領(lǐng)域是用于在讀寫操作期間選擇存儲(chǔ)單元的電路。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，數(shù)據(jù)存儲(chǔ)裝置包括多個(gè)具有串聯(lián)的受控電流路徑的分流元件以及多個(gè)具有可編程阻態(tài)的存儲(chǔ)單元。每個(gè)存儲(chǔ)單元連接在對(duì)應(yīng)的分流元件的受控電流路徑兩端。
從結(jié)合附圖、舉例說(shuō)明本發(fā)明原理的以下詳細(xì)說(shuō)明中將明白本發(fā)明的其它方面和優(yōu)點(diǎn)。


圖1說(shuō)明根據(jù)本發(fā)明實(shí)施例的第一數(shù)據(jù)存儲(chǔ)裝置。
圖2a和2b說(shuō)明讀寫操作期間的第一數(shù)據(jù)存儲(chǔ)裝置。
圖3說(shuō)明第一數(shù)據(jù)存儲(chǔ)裝置的示范布置圖。
圖4說(shuō)明根據(jù)本發(fā)明實(shí)施例的第二數(shù)據(jù)存儲(chǔ)裝置。
圖5a和5b說(shuō)明讀寫操作期間的第二數(shù)據(jù)存儲(chǔ)裝置。
具體實(shí)施例方式
參考圖1，第一數(shù)據(jù)存儲(chǔ)裝置110包括存儲(chǔ)單元114的陣列112、沿存儲(chǔ)單元114的各行延伸的字線116以及沿存儲(chǔ)單元114的各列延伸的位線118。每個(gè)存儲(chǔ)單元114位于字線116和位線118的交叉點(diǎn)上。
每個(gè)存儲(chǔ)單元114可以包括至少一個(gè)磁隧道結(jié)。典型的磁隧道結(jié)包括參考層、數(shù)據(jù)層和夾在數(shù)據(jù)層與參考層之間的絕緣隧道勢(shì)壘。當(dāng)參考層和數(shù)據(jù)層的磁化在同一方向時(shí)，可以說(shuō)磁隧道結(jié)的取向是“平行的”。當(dāng)參考層和數(shù)據(jù)層的磁化處于相反方向時(shí)，可以說(shuō)磁隧道結(jié)的取向是“反平行的”。磁隧道結(jié)的電阻隨該磁隧道結(jié)的相對(duì)取向而變。磁隧道結(jié)在磁化取向?yàn)槠叫袝r(shí)具有第一阻態(tài)(RN)，在磁化取向?yàn)榉雌叫袝r(shí)具有第二阻態(tài)(RN+ΔR)。
第一數(shù)據(jù)存儲(chǔ)裝置110還包括讀/寫(R/W)電路，用于在寫操作期間將寫電流加到交叉于所選存儲(chǔ)單元114的字線116和位線118，以及用于在讀操作期間讀出所選存儲(chǔ)單元114的阻態(tài)。R/W電路包括多個(gè)分流FET 120。在每一列中，分流FET 120的漏-源路徑以串聯(lián)方式連接。
每個(gè)分流FET 120的漏-源路徑還以分流方式連接在對(duì)應(yīng)的存儲(chǔ)單元114兩端。
當(dāng)分流FET 120導(dǎo)通時(shí)，其漏-源電阻(RON)(在數(shù)量級(jí)上)遠(yuǎn)遠(yuǎn)小于其對(duì)應(yīng)存儲(chǔ)單元114中磁隧道結(jié)的電阻。因此，RON＜＜RN＜(RN+ΔR)。當(dāng)分流FET 120截止時(shí)，其漏-源電阻(ROFF)(在數(shù)量級(jí)上)遠(yuǎn)遠(yuǎn)大于其對(duì)應(yīng)存儲(chǔ)單元中磁隧道結(jié)的電阻。因此，ROFF＞＞(RN+ΔR)＞RN。
字線116連接到分流FET 120的柵極。每個(gè)字線116連接到一行分流FET柵極。
讀/寫電路還包括多個(gè)“組選”FET 122。每個(gè)組選FET 122具有一個(gè)漏-源路徑，它將串聯(lián)路徑的分支連接到其對(duì)應(yīng)的位線118。組選信號(hào)(GS)被提供給組選FET 122的柵極。
讀/寫電路還包括讀/寫行選擇邏輯124、行電流源126、讀/寫列選擇邏輯和列電流源128、列電壓源130以及讀出放大器132。列電壓源130包括寫選擇FET 134和讀選擇FET 136。每個(gè)寫選擇FET 134的漏-源路徑連接在對(duì)應(yīng)的位線118和供電電壓(Vdd/2)源之間。為寫選擇FET 134的柵極提供寫選擇信號(hào)(WS1-WS4)。每個(gè)讀選擇FET 136的漏-源路徑連接在對(duì)應(yīng)的位線118和讀電壓(V讀)源之間。為讀選擇FET 136的柵極提供讀選擇信號(hào)(RS1-RS4)。
參考圖2a，其中說(shuō)明FET 120、122、134和136在對(duì)所選存儲(chǔ)單元114(所選存儲(chǔ)單元114劃有圓圈)執(zhí)行寫操作期間的通-斷狀態(tài)。組選FET 122截止，從而阻止寫電流流經(jīng)存儲(chǔ)單元114。讀/寫行選擇邏輯124和行電流源126將地址(A0…AN)解碼并使第一寫電流(IW1)流經(jīng)穿過(guò)所選存儲(chǔ)單元114的字線116。讀選擇信號(hào)(RS1-RS4)使讀選擇FET 136截止。寫選擇信號(hào)(WS1、WS2和WS4)使連接到未穿過(guò)所選存儲(chǔ)單元114的位線118的寫選擇FET 134截止。寫選擇信號(hào)(WS3)使連接到穿過(guò)所選存儲(chǔ)單元114的位線118的寫選擇FET 134導(dǎo)通。這使讀/寫列選擇邏輯和列電流源128向穿過(guò)所選存儲(chǔ)單元114的位線118提供第二寫電流(IW2)。這兩個(gè)寫電流(IW1和IW2)創(chuàng)建磁場(chǎng)，當(dāng)進(jìn)行組合時(shí)，使所選磁隧道結(jié)的數(shù)據(jù)層的磁化取向?yàn)樗璺较?。通過(guò)設(shè)置第二寫電流(IW2)的方向?qū)懭脒壿媅1]或邏輯
。
參考圖2b，其中說(shuō)明FET 120、122、134和136在對(duì)所選存儲(chǔ)單元114(所選存儲(chǔ)單元114劃有圓圈)執(zhí)行讀操作期間的狀態(tài)。行和列電流源126和128不在讀操作期間向字線116和位線118提供寫電流。組選FET 122被導(dǎo)通，使讀電流可以流過(guò)所選存儲(chǔ)單元114。寫選擇信號(hào)(WS1-WS4)使寫選擇FET 134截止。讀選擇信號(hào)(RS1、RS2和RS4)使未穿過(guò)所選存儲(chǔ)單元114的位線118所連接的讀選擇FET136截止。讀選擇信號(hào)(RS3)使穿過(guò)所選存儲(chǔ)單元114的位線118所連接的讀選擇FET 136導(dǎo)通。讀/寫行選擇邏輯124對(duì)地址(A0…AN)解碼并且使穿過(guò)所選存儲(chǔ)單元114的字線116所連接的分流FET 120截止。讀/寫行選擇邏輯124使未穿過(guò)所選存儲(chǔ)單元114的字線116所連接的分流FET 120導(dǎo)通。結(jié)果，讀電壓(V讀)通過(guò)電阻和讀選擇FET 136提供到所選的位線118。讀電流從位線118流經(jīng)分流FET 120的串聯(lián)源-漏路徑，直至到達(dá)所選存儲(chǔ)單元114。因?yàn)榭缢x存儲(chǔ)單元114兩端連接的分流FET 120截止，所以讀電流流經(jīng)所選存儲(chǔ)單元114。然后，讀電流繼續(xù)流經(jīng)分流FET 120的其余串聯(lián)漏-源路徑，到達(dá)地電位。因此，分流FET 120使讀電流繞過(guò)未選的存儲(chǔ)單元114。
讀出放大器132讀出位線118上的電壓V3以確定阻態(tài)，從而確定所選存儲(chǔ)單元114的邏輯值。因?yàn)镽ON＜＜RN，所以分流FET 120上的電壓降相對(duì)于所選存儲(chǔ)單元114上的電壓降而言比較低。
現(xiàn)在參考圖3，其中說(shuō)明第一數(shù)據(jù)存儲(chǔ)裝置110的一列的示范布置圖。分流FET 120的列是在基片310中形成的。每個(gè)分流FET 120具有漏極312和源極314。相鄰分流FET 120共用漏極312或源極314。
字線116還充當(dāng)分流FET 120的柵極。因此，每個(gè)字線116充當(dāng)一行分流FET 120的柵極。
一列磁隧道結(jié)114在字線116之上形成，但是磁隧道結(jié)114通過(guò)電介質(zhì)與字線116之間電絕緣。每個(gè)磁隧道結(jié)114通過(guò)導(dǎo)體316a和316b連接在其對(duì)應(yīng)的分流FET 120的漏極312和源極314之間。因此，分流FET 120的漏-源路徑(即受控電流路徑)被串聯(lián)，每個(gè)磁隧道結(jié)114連接在對(duì)應(yīng)的分流FET 120的漏-源路徑兩端。
位線118跨過(guò)一列磁隧道結(jié)114。電介質(zhì)使位線118與磁隧道結(jié)114電絕緣。
組選FET 122包括源極320、漏極322和柵極324。組選FET 122的漏-源路徑耦合在位線118與第一個(gè)分流FET 120的漏-源路徑之間。組選FET 122可以與第一個(gè)分流FET 120共用相同的漏極322。
寫電流的大小通常比讀電流大。因?yàn)樽志€116和位線118與導(dǎo)體316a和316b是分開的，所以字線116和位線118具有比導(dǎo)體316a和316b大的橫截面積。通過(guò)減小導(dǎo)體316a和316b的尺寸可以使字線116和位線118移近磁隧道結(jié)114。
本發(fā)明不限于基于磁隧道結(jié)的存儲(chǔ)單元。所述存儲(chǔ)單元還可以基于其它類型的磁阻存儲(chǔ)元件。
本發(fā)明甚至也不限于磁阻存儲(chǔ)元件。例如，存儲(chǔ)單元可以包括相變?cè)Ｏ嘧冊(cè)梢跃幊虨榉蔷B(tài)或晶態(tài)的材料(例如，InSe)。相變材料在非晶態(tài)時(shí)的電阻可以比晶態(tài)時(shí)的電阻高。阻態(tài)的差異可以是若干數(shù)量級(jí)，這給出良好的信噪比并且可以允許每個(gè)單元有多位。相變材料的電阻在晶態(tài)時(shí)的數(shù)量級(jí)高于分流FET的導(dǎo)通電阻。
現(xiàn)在參考圖4，其中說(shuō)明第二數(shù)據(jù)存儲(chǔ)裝置410。第二數(shù)據(jù)存儲(chǔ)裝置410包括存儲(chǔ)單元414的陣列412。存儲(chǔ)單元414包括相變?cè)?br> 第二數(shù)據(jù)存儲(chǔ)裝置410還包括字線和位線416和418、多個(gè)分流FET 420和多個(gè)組選FET 422。每個(gè)分流FET 420的受控電流路徑連接在對(duì)應(yīng)的存儲(chǔ)單元414兩端。組選FET 422將串聯(lián)的漏-源路徑的分支連接到位線418。每個(gè)字線416連接到一行分流FET的柵極。
讀/寫行選擇邏輯424向分流FET 420的柵極發(fā)送通/斷信號(hào)。讀允許邏輯426包括用于將讀出放大器428連接到穿過(guò)所選存儲(chǔ)單元414的位線418的開關(guān)。
列電壓源430在寫操作期間向所選存儲(chǔ)單元414提供一個(gè)或多個(gè)電壓脈沖。向所選存儲(chǔ)單元施加至少一個(gè)大振幅窄脈沖會(huì)加熱并快速驟冷其相變材料。結(jié)果，所選存儲(chǔ)單元414的相變材料變成非晶態(tài)。向所選存儲(chǔ)單元414施加較長(zhǎng)的中等振幅脈沖會(huì)使其相變材料退火。結(jié)果，所選存儲(chǔ)單元414的相變材料變成晶態(tài)。
列電壓源430包括寫選擇FET 432和讀選擇FET 434。每個(gè)寫選擇FET 432的漏-源路徑連接在對(duì)應(yīng)的位線418和寫電壓脈沖(V寫)源之間。為寫選擇FET 432的柵極提供寫選擇信號(hào)(WS1-WS4)。每個(gè)讀選擇FET 434的漏-源路徑連接在對(duì)應(yīng)的位線118和讀電壓(V讀)源之間。向讀選擇FET 434的柵極提供讀選擇信號(hào)(RS1-RS4)。寫電壓脈沖(V寫)的振幅大于讀電壓(V讀)的振幅。讀電壓(V讀)的振幅應(yīng)該在對(duì)所選存儲(chǔ)單元414執(zhí)行讀操作期間不導(dǎo)致相變。
參考圖5a，其中說(shuō)明FET 420、422、432和434在對(duì)所選存儲(chǔ)單元414(所選存儲(chǔ)單元414劃有圓圈)執(zhí)行寫操作期間的狀態(tài)。組選FET 422導(dǎo)通，讀允許邏輯426斷開所有位線418與讀出放大器428的連接。讀/寫行選擇邏輯424對(duì)地址(A0…AN)解碼，并且使除穿過(guò)所選存儲(chǔ)單元414的字線416所連接的分流FET 420之外的所有分流FET 420導(dǎo)通。讀選擇信號(hào)(RS1-RS4)使讀選擇FET 434截止。寫選擇信號(hào)(WS1、WS2和WS4)使未穿過(guò)所選存儲(chǔ)單元414的位線418所連接的寫選擇FET 432截止。寫選擇信號(hào)(WS3)使連接到穿過(guò)所選存儲(chǔ)單元414的位線418的寫選擇FET 432導(dǎo)通。寫電壓脈沖(V寫)通過(guò)導(dǎo)通的寫選擇FET432發(fā)送到所選存儲(chǔ)單元414。所產(chǎn)生的脈沖的振幅和寬度經(jīng)過(guò)控制，從而將相變?cè)O(shè)置到所需狀態(tài)。
參考圖5b，其中說(shuō)明FET 420、422、432和434在對(duì)所選存儲(chǔ)單元414(所選存儲(chǔ)單元414劃有圓圈)執(zhí)行讀操作期間的狀態(tài)。組選FET 422導(dǎo)通，讀允許邏輯426對(duì)地址(B0…BN)解碼，并將讀出放大器428連接到穿過(guò)所選存儲(chǔ)單元414的位線。讀/寫行選擇邏輯424對(duì)地址(A0…AN)解碼，使除穿過(guò)所選存儲(chǔ)單元414的字線416所連接的分流FET 420之外的所有分流FET 420導(dǎo)通。寫選擇信號(hào)(WS1-WS4)使寫選擇FET 432截止。讀選擇信號(hào)(RS1、RS2和RS4)使未穿過(guò)所選存儲(chǔ)單元414的位線418所連接的讀選擇FET 434截止。
讀選擇信號(hào)(RS3)使穿過(guò)所選存儲(chǔ)單元414的位線418所連接的讀選擇FET 434導(dǎo)通。結(jié)果，讀電壓(V讀)通過(guò)電阻和讀選擇FET 434加至所選存儲(chǔ)單元414。讀出放大器428讀出電壓(V3)，以確定相變?cè)臓顟B(tài)，從而確定所選存儲(chǔ)單元414的邏輯值。
第二數(shù)據(jù)存儲(chǔ)裝置410的列的布置圖可以與圖3所示第一數(shù)據(jù)存儲(chǔ)裝置110的布置圖相似。但是，第二數(shù)據(jù)存儲(chǔ)裝置410的字線416和位線418可以更薄，第二數(shù)據(jù)存儲(chǔ)裝置410的導(dǎo)體(將相變?cè)B接到源極和漏極)可以制造得較厚，以便處理寫脈沖。
圖1、2a、2b、4、5a和5b說(shuō)明了單陣列的存儲(chǔ)元件。然而，數(shù)據(jù)存儲(chǔ)裝置110和410不限于單陣列。例如，數(shù)據(jù)存儲(chǔ)裝置可以包括多個(gè)陣列。讀出放大器可以被一個(gè)以上的陣列共用。組選FET可以用于在讀操作期間選擇陣列。
本發(fā)明不限于所述和所表示的特定實(shí)施例。相反，本發(fā)明根據(jù)所附權(quán)利要求書來(lái)解釋。
權(quán)利要求
1.一種數(shù)據(jù)存儲(chǔ)裝置(110，410)，它包括具有串聯(lián)的受控電流路徑的多個(gè)分流元件(120，420)；以及具有可編程阻態(tài)的多個(gè)存儲(chǔ)單元(114，414)，每個(gè)存儲(chǔ)單元(114，414)連接在對(duì)應(yīng)的分流元件(120，420)的受控電流路徑兩端。
2.如權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)單元(114，414)具有遠(yuǎn)遠(yuǎn)高于所述分流元件(120，420)的導(dǎo)通電阻的電阻以及遠(yuǎn)遠(yuǎn)低于所述分流元件(120，420)的截止電阻的電阻。
3.如權(quán)利要求1所述的裝置，其特征在于還包括多個(gè)位線(118，418)；所述分流元件(120，420)形成多個(gè)串聯(lián)的受控電流路徑的多個(gè)分支，每個(gè)分支連接到位線(118，418)。
4.如權(quán)利要求1所述的裝置，其特征在于還包括多個(gè)字線(116，416)；每個(gè)字線(116，416)控制一行分流元件(120，420)。
5.如權(quán)利要求1所述的裝置，其特征在于還包括多個(gè)字線和位線(116，416和118，418)；每個(gè)存儲(chǔ)單元(114，414)位于所述字線(116，416)之一與所述位線(118，418)之一的交叉點(diǎn)。
6.如權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)單元(414)包括相變存儲(chǔ)元件。
7.如權(quán)利要求6所述的裝置，其特征在于還包括用于在讀和寫操作期間將讀電壓和寫電壓脈沖加至所述存儲(chǔ)單元(414)中的選定單元的裝置(424，426，430)。
8.如權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)單元(414)包括磁隧道結(jié)。
9.如權(quán)利要求8所述的裝置，其特征在于還包括用于在寫操作期間將反轉(zhuǎn)磁場(chǎng)加至所述存儲(chǔ)單元(114)中的選定單元以及在讀操作期間將讀電壓加至所述存儲(chǔ)單元(114)中的選定單元的裝置(124，126，128，130)。
10.如權(quán)利要求1所述的裝置，其特征在于，所述分流元件(120，420)是場(chǎng)效應(yīng)晶體管，每個(gè)場(chǎng)效應(yīng)晶體管具有連接在對(duì)應(yīng)存儲(chǔ)單元(114，414)兩端的漏-源路徑，所述裝置還包括用于在讀操作期間控制所述場(chǎng)效應(yīng)晶體管的電路(124，128，424，426)，所述電路(124，128，424，426)通過(guò)使連接在未選的存儲(chǔ)單元(114和414)兩端的場(chǎng)效應(yīng)晶體管導(dǎo)通以及使連接在所選存儲(chǔ)單元(114和414)兩端的場(chǎng)效應(yīng)晶體管截止來(lái)控制所述場(chǎng)效應(yīng)晶體管。
全文摘要
一種數(shù)據(jù)存儲(chǔ)裝置(110，410)包括具有串聯(lián)的受控電流路徑的多個(gè)分流元件(120，420)以及具有可編程阻態(tài)的多個(gè)存儲(chǔ)單元(114，414)。每個(gè)存儲(chǔ)單元(114，414)連接在對(duì)應(yīng)的分流元件(120，420)的受控電流路徑兩端。
文檔編號(hào)H01L21/8246GK1506970SQ0315488
公開日2004年6月23日 申請(qǐng)日期2003年8月18日 優(yōu)先權(quán)日2002年11月18日
發(fā)明者L·T·特蘭, L T 特蘭 申請(qǐng)人:惠普開發(fā)有限公司