專利名稱:薄膜晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域:
本發(fā)明提供一種薄膜晶體管結(jié)構(gòu)。
背景技術(shù):
薄膜晶體管的有源層是由半導(dǎo)體材料組成,可以提供高電子遷移率,因此已廣泛應(yīng)用于各種功能電路設(shè)計(jì)中。舉例而言,薄膜晶體管液晶顯示器(TFT-LCD)運(yùn)用了大量的薄膜晶體管在其像素電路以及周邊驅(qū)動(dòng)電路等兩大功能電路設(shè)計(jì)中。由于像素電路以及周邊驅(qū)動(dòng)電路的功能以及操作情況并不相同,因此其各自的薄膜晶體管特性需求也不盡相同。在像素電路方面,由于薄膜晶體管主要是用來作為像素的開關(guān)元件,提供適當(dāng)?shù)碾妷簛砜刂埔壕Х肿拥男D(zhuǎn)角度,因此其特別需要降低漏電流(即薄膜晶體管開關(guān)時(shí)流經(jīng)漏極附近的電流,off-current),以維持儲(chǔ)存于像素儲(chǔ)存電容(storagecapacitor,Cs)中的電荷,降低電容的更新頻率(refresh frequency),從而改善顯示器的耗電問題。
請參圖1,圖1為現(xiàn)有一薄膜晶體管結(jié)構(gòu)的結(jié)構(gòu)剖面圖及其能帶示意圖,下方的能帶示意圖由左側(cè)至右側(cè)分別用來顯示柵極邊緣區(qū)域(即圖1上方用虛線圈起的區(qū)域)的柵極、柵極絕緣層以及半導(dǎo)體層(有源層)等結(jié)構(gòu)的能帶分布情形。薄膜晶體管包含有一襯底12,一半導(dǎo)體層13設(shè)于襯底12表面,一柵極絕緣層24設(shè)于半導(dǎo)體層13表面,以及一柵極26設(shè)于柵極絕緣層24表面。半導(dǎo)體層13包含有兩輕摻雜漏極16、18以及兩源極/漏極20、22,對(duì)稱設(shè)于柵極26的兩側(cè),而輕摻雜漏極16與18之間則定義為一溝道區(qū)14。
現(xiàn)有方法于制作薄膜晶體管10時(shí)大多會(huì)利用一自動(dòng)對(duì)準(zhǔn)工藝(self-alignment process)來形成源極/漏極20與22,即于定義柵極16的圖案后,再利用柵極26來作為一離子注入掩模,以于半導(dǎo)體層13中形成自動(dòng)對(duì)準(zhǔn)的源極/漏極20與22環(huán)繞于柵極26兩側(cè)。雖然利用這種自動(dòng)對(duì)準(zhǔn)的方式可以省去一道定義源極/漏極20與22位置的掩模,然而卻不容易控制元件的電子特性。舉例來說,利用自動(dòng)對(duì)準(zhǔn)工藝形成的柵極邊緣(虛線圈起區(qū)域)覆蓋于源極/漏極20與輕摻雜漏極16間的界面(junction)位置,或者甚至?xí)采w源極/漏極20的部分表面,因此由圖1下方的能帶圖可知,由于鄰近柵極26邊緣的源極/漏極20的缺陷能階(Et)并不高,使得半導(dǎo)體層13內(nèi)的價(jià)電子極容易獲得能量,由價(jià)帶(Ev)躍遷至導(dǎo)帶(Ec),成為自由電子,從而造成薄膜晶體管關(guān)閉時(shí)的漏電流,影響顯示器的品質(zhì)。
發(fā)明內(nèi)容
因此,本發(fā)明的目的即在提供一種薄膜晶體管結(jié)構(gòu),可以改善漏電流問題。
在本發(fā)明的優(yōu)選實(shí)施例中,該薄膜晶體管結(jié)構(gòu)包含有一襯底,一半導(dǎo)體層以及一柵極設(shè)于該襯底上。其中該半導(dǎo)體層包含有一溝道區(qū),兩輕摻雜漏極以及兩源極/漏極,該柵極與該等輕摻雜漏極相對(duì)稱,且該柵極的兩側(cè)壁與其相鄰的各該輕摻雜漏極相堆疊,該等輕摻雜漏極與該等源極/漏極間的界面未與該柵極相堆疊,該等源極/漏極也未與該柵極相堆疊。
由于本發(fā)明使柵極邊緣避開源極/漏極以及源極/漏極與輕摻雜漏極間的界面等具有較低缺陷能階的位置,因此半導(dǎo)體層內(nèi)的價(jià)電子便無法在晶體管開關(guān)時(shí)輕易地自價(jià)帶躍遷至導(dǎo)帶,從而可以改善漏電流等問題。
圖1是現(xiàn)有一薄膜晶體管的結(jié)構(gòu)剖面圖及其能帶示意圖;圖2至圖4是本發(fā)明制作一薄膜晶體管的方法示意圖;圖5是一薄膜晶體管的柵極寬度與其漏電流的關(guān)系曲線圖;圖6是一薄膜晶體管的柵極寬度與其電子特性間關(guān)系比較表。
附圖標(biāo)記說明10 薄膜晶體管 12 襯底13 半導(dǎo)體層 14 溝道區(qū)16 輕摻雜漏極 18 輕摻雜漏極20 源極/漏極22 源極/漏極24 柵極絕緣層 26 柵極30 薄膜晶體管 32 襯底
33 半導(dǎo)體層 34 溝道區(qū)36 掩模 38 源極/漏極40 源極/漏極 42 掩模44 輕摻雜漏極 46 輕摻雜漏極48 柵極絕緣層 50 柵極具體實(shí)施方式
請參考圖2至圖4,圖2至圖4為本發(fā)明制作一薄膜晶體管30的方法示意圖。薄膜晶體管30用來作為一液晶顯示器的像素開關(guān)元件,然而本發(fā)明并不限定于此,薄膜晶體管30也可應(yīng)用于液晶顯示器的其他電路設(shè)計(jì),例如周邊驅(qū)動(dòng)電路(peripheral driving circuits)或其他相關(guān)電子產(chǎn)品。此外,在本發(fā)明的優(yōu)選實(shí)施例中薄膜晶體管30為一N型薄膜晶體管,然而在本發(fā)明的其他實(shí)施例中,薄膜晶體管30也可為一P型薄膜晶體管。如圖2所示,首先提供一襯底32,例如一玻璃基板,并且于襯底32表面形成一半導(dǎo)體層33,例如多晶矽層。然后進(jìn)行一微影工藝,于半導(dǎo)體層33的一溝道區(qū)34表面形成一掩模層36,用來定義薄膜晶體管30的源極與漏極的位置。隨后進(jìn)行一離子注入工藝,于掩模層36兩側(cè)的半導(dǎo)體層33中形成兩個(gè)用來作為源極/漏極的N+摻雜區(qū)38與40。為了避免注入的離子破壞半導(dǎo)體層33表面的晶格結(jié)構(gòu),本發(fā)明可于進(jìn)行離子注入工藝之前,先于半導(dǎo)體層33的表面覆蓋一犧牲層(未顯示),例如于半導(dǎo)體層33表面沉積一氧化層或形成一熱氧化層。
如圖3所示,去除掩模層36之后,接下來另于半導(dǎo)體層33表面形成一掩模層42,用來定義薄膜晶體管30的輕摻雜漏極的位置。隨后再進(jìn)行一離子注入工藝,以于掩模層42兩側(cè)的半導(dǎo)體層33中形成兩個(gè)用來作為輕摻雜漏極的N-摻雜區(qū)44與46。然后去除掩模層42,并且利用一熱處理來活化注入摻雜區(qū)38、40、44以及46中的離子,以同時(shí)完成源極/漏極38、40以及輕摻雜漏極44、46的制作。
如圖4所示,接下來于半導(dǎo)體層33表面形成一柵極絕緣層48,然后于柵極絕緣層48表面形成一導(dǎo)電材料層,例如金屬層或摻雜多晶矽層,并且利用微影以及蝕刻等工藝去除部分導(dǎo)電材料層以形成一柵極50,完成薄膜晶體管30的制作。在本發(fā)明的優(yōu)選實(shí)施例中,輕摻雜漏極44與46對(duì)稱于柵極50并且具有相同的長度,而柵極50的兩側(cè)壁對(duì)稱堆疊于輕摻雜漏極44與46的上方,并且避開源極/漏極38與40,輕摻雜漏極44與源極/漏極38間的界面,以及輕摻雜漏極46與源極/漏極40間的界面。
請參考圖4下方的能帶示意圖,能帶示意圖中由左側(cè)至右側(cè)分別用來顯示柵極邊緣區(qū)域(即圖4上方用虛線圈起的區(qū)域)的柵極50、柵極絕緣層48以及半導(dǎo)體層33等結(jié)構(gòu)的能帶分布情形。由能帶示意圖可知,由于鄰近柵極50邊緣的輕摻雜漏極44的缺陷能階(Et)與導(dǎo)帶能階Ec相當(dāng)接近,因此半導(dǎo)體層33內(nèi)的價(jià)電子并不容易在不預(yù)期的情況下由價(jià)帶(Ev)躍遷至導(dǎo)帶(Ec)而成為自由電子,從而可以避免產(chǎn)生漏電流。
一般而言,薄膜晶體管關(guān)閉時(shí),漏極端與襯底之間仍有電壓(電場)存在,因此容易產(chǎn)生漏電流。也就是說,薄膜晶體管的漏電流問題主要以漏極附近區(qū)域較為敏感,因此在本發(fā)明的其他實(shí)施例中,只要柵極50的一側(cè)壁堆疊于鄰近漏極的輕摻雜漏極上方,并且使柵極邊緣避開漏極與輕摻雜漏極間的界面,以及避開漏極,即可有效降低漏電流。至于柵極的另外一側(cè)壁是否需控制堆疊于鄰近源極的輕摻雜漏極上方,并且避開輕摻雜漏極與源極間的界面,則可示晶體管的其他電性參數(shù)設(shè)計(jì)予以彈性調(diào)整。
請參考圖5,圖5為一薄膜晶體管的柵極寬度與其漏電流的關(guān)系曲線圖。假設(shè)薄膜晶體管的溝道區(qū)長度固定為4.5微米,兩輕摻雜漏極的長度均固定為1微米,則當(dāng)柵極寬度為6.5微米時(shí),柵極的兩側(cè)壁正好落于輕摻雜漏極與輕摻雜漏極外側(cè)的源極/漏極間的界面上方。此外,當(dāng)柵極寬度大于6.5微米時(shí),則柵極的兩側(cè)壁堆疊于源極/漏極的上方。當(dāng)柵極寬度小于6.5微米時(shí),則柵極的兩側(cè)壁堆疊于輕摻雜漏極的上方。如圖5所示,當(dāng)柵極寬度由4微米至7微米遞增時(shí),則漏電流增加了約3個(gè)數(shù)量級(jí)(例如由10-11提高至10-8)。也就是說,當(dāng)柵極側(cè)壁由輕摻雜漏極的上方逐漸向外移動(dòng)至源極/漏極的上方時(shí),則漏電流會(huì)相對(duì)地隨之增加。
請參考圖6,圖6為一薄膜晶體管的柵極寬度與其電子特性間關(guān)系比較表。假設(shè)輕摻雜漏極長度與溝道區(qū)長度均同于上述設(shè)定數(shù)值,當(dāng)柵極寬度小于6.5微米(即柵極兩側(cè)壁堆疊于輕摻雜漏極上方)時(shí),則由電子遷移率Ufe欄的數(shù)據(jù)可以發(fā)現(xiàn)一隨著柵極寬度減少的遞減趨勢,也就是說,當(dāng)柵極兩側(cè)壁堆疊由輕摻雜漏極與源極/漏極間的界面向溝道區(qū)移動(dòng)時(shí),將使得電子遷移率逐漸減少,因此漏電流隨著電子遷移率的下降逐漸減少,從而可以改善薄膜晶體管的耗電問題。
為了更有效改善薄膜晶體管的漏電流問題,在本發(fā)明的優(yōu)選實(shí)施例中使柵極寬度定義為A,溝道區(qū)長度定義為B,兩輕摻雜漏極長度均定義為C,且柵極、溝道區(qū)以及輕摻雜漏極等長度間的關(guān)系式應(yīng)符合B+0.2C≤0.5A≤B+0.8C的關(guān)系式,其中輕摻雜漏極長度C建議可介于0.3至3.5微米之間。
由于本發(fā)明的特點(diǎn)控制輕摻雜漏極、漏極與柵極側(cè)壁間的相對(duì)位置,避免柵極側(cè)壁與輕摻雜漏極與漏極間的界面相堆疊,同時(shí)也避免柵極側(cè)壁與漏極相堆疊,以達(dá)到降低漏電流等目的。因此本發(fā)明并不限定僅能應(yīng)用于上述上柵極式(top-gate)的薄膜晶體管結(jié)構(gòu),同時(shí)還可以應(yīng)用至現(xiàn)有的下柵極式(bottom-gate)的薄膜晶體管結(jié)構(gòu)。在上柵極式薄膜晶體管結(jié)構(gòu)中,柵極設(shè)于半導(dǎo)體層上方,而在下柵極式的薄膜晶體管結(jié)構(gòu)中,柵極設(shè)于半導(dǎo)體層下方。因此本發(fā)明可以進(jìn)一步于下柵極式薄膜晶體管的制作過程中先于襯底上制作柵極絕緣層以及柵極等結(jié)構(gòu),然后再于柵極上方覆蓋一絕緣層以及具有輕摻雜漏極、源極/漏極等結(jié)構(gòu)的半導(dǎo)體層,并且調(diào)整其輕摻雜漏極、漏極與柵極側(cè)壁間的相對(duì)位置,達(dá)到本發(fā)明降低漏電流等目的。
相較于現(xiàn)有的制作薄膜晶體管的方法,本發(fā)明調(diào)整柵極的寬度或其與輕摻雜漏極、源極/漏極間的相對(duì)位置,以使柵極邊緣避開源極/漏極,以及源極/漏極與輕摻雜漏極間的界面等具有較低缺陷能階的位置。如此一來,半導(dǎo)體層內(nèi)的價(jià)電子便無法在晶體管關(guān)閉時(shí)輕易地自價(jià)帶躍遷至導(dǎo)帶,從而可以改善漏電流等問題。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例,凡按照本發(fā)明權(quán)利要求所做的均等變化與修飾,均應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種薄膜晶體管結(jié)構(gòu),其包含有一襯底;一半導(dǎo)體層設(shè)于該襯底上,該半導(dǎo)體層包含有一溝道區(qū),兩輕摻雜漏極,以及兩源極/漏極;以及一柵極設(shè)于該襯底上,該柵極與該等輕摻雜漏極相對(duì)稱,且該柵極的兩側(cè)壁與其相鄰的各該輕摻雜漏極相堆疊,該等輕摻雜漏極與該等源極/漏極間的界面未與該柵極相堆疊,該等源極/漏極也未與該柵極相堆疊。
2.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其中該柵極設(shè)于該半導(dǎo)體上方。
3.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其中該柵極設(shè)于該半導(dǎo)體下方。
4.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其還包含一絕緣層設(shè)于該柵極與該半導(dǎo)體層之間。
5.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其中該襯底是一玻璃基板。
6.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其中該柵極包含有一長度A,該溝道區(qū)包含有一長度B,該等輕摻雜漏極包含有一長度C,且其中該等長度的關(guān)系式為B+0.2C≤0.5A≤B+0.8C。
7.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其中該等輕摻雜漏極具有相同的長度。
8.如權(quán)利要求1的薄膜晶體管結(jié)構(gòu),其中該等輕摻雜漏極的長度約介于0.3至3.5微米之間。
9.一種薄膜晶體管結(jié)構(gòu),其包含有一襯底;一半導(dǎo)體層設(shè)于該襯底表面,該半導(dǎo)體層包含有一溝道層,兩輕摻雜漏極,一源極以及一漏極;一絕緣層設(shè)于該半導(dǎo)體層表面;以及一柵極設(shè)于該絕緣層表面,該柵極的一側(cè)壁與鄰近該漏極的該輕摻雜漏極相堆疊,且該輕摻雜漏極與該漏極間的界面未與該柵極相堆疊,該漏極也未與該柵極相堆疊。
10.如權(quán)利要求9的薄膜晶體管結(jié)構(gòu),其中該柵極的另一側(cè)壁與鄰近該源極的該輕摻雜漏極相堆疊,且該輕摻雜漏極與該源極間的界面未與該柵極相堆疊,該源極也未與該柵極相堆疊。
11.如權(quán)利要求9的薄膜晶體管結(jié)構(gòu),其中該襯底是一玻璃基板。
12.如權(quán)利要求9的薄膜晶體管結(jié)構(gòu),其中該柵極包含有一長度A,該溝道區(qū)包含有一長度B,鄰近該漏極的該輕摻雜漏極包含有一長度C,且其中該等長度的關(guān)系式為B+0.2C≤0.5A≤B+0.8C。
13.如權(quán)利要求9的薄膜晶體管結(jié)構(gòu),其中該等輕摻雜漏極具有相同的長度。
14.如權(quán)利要求9的薄膜晶體管結(jié)構(gòu),其中該等輕摻雜漏極的長度約介于0.3至3.5微米之間。
15.如權(quán)利要求9的薄膜晶體管結(jié)構(gòu),其中該等輕摻雜漏極對(duì)稱于該柵極。
全文摘要
本發(fā)明提供一種薄膜晶體管結(jié)構(gòu),其包含有一襯底,一半導(dǎo)體層以及一柵極設(shè)于該襯底上。其中該半導(dǎo)體層包含有一溝道區(qū),兩輕摻雜漏極以及兩源極/漏極,該柵極與該等輕摻雜漏極相對(duì)稱,且該柵極的兩側(cè)壁與其相鄰的各該輕摻雜漏極相堆疊,該等輕摻雜漏極與該等源極/漏極間的界面未與該柵極相堆疊,該等源極/漏極也未與該柵極相堆疊。
文檔編號(hào)H01L29/66GK1591905SQ03154940
公開日2005年3月9日 申請日期2003年8月25日 優(yōu)先權(quán)日2003年8月25日
發(fā)明者陳坤宏 申請人:友達(dá)光電股份有限公司