專(zhuān)利名稱(chēng)：介層洞優(yōu)先雙鑲嵌制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種雙鑲嵌(dual dama scene)制程，尤指一種介層洞優(yōu)先(via-first)雙鑲嵌制程，可解決定義溝渠圖案時(shí)的DUV光阻殘留于介層洞內(nèi)的問(wèn)題。
背景技術(shù)：
銅雙鑲嵌(dual damascene)技術(shù)搭配低介電常數(shù)介電層為目前所知對(duì)于高積集度、高速(high-speed)邏輯集成電路芯片制造以及針對(duì)0.18微米以下的深次微米(deep sub-micro)半導(dǎo)體制程最佳的金屬內(nèi)聯(lián)機(jī)解決方案。這是由于銅具有低電阻值(比鋁低30％)以及較佳抗電致遷(electromigration resistance)的特性，而低介電常數(shù)材料則可幫助降低金屬導(dǎo)線之間的RC延遲(RC delay)，由此可知，銅金屬雙鑲嵌內(nèi)聯(lián)機(jī)技術(shù)在集成電路制程中顯得日益重要。目前，雙鑲嵌制程基本上有所謂的溝渠優(yōu)先(trench-first)雙鑲嵌、介層洞優(yōu)先(via-first)雙鑲嵌、部分介層洞(partial-via)雙鑲嵌，以及自行對(duì)準(zhǔn)(self-aligned)雙鑲嵌等選擇。其中，介層洞優(yōu)先(via-first)雙鑲嵌簡(jiǎn)單地說(shuō)即是利用多道微影及蝕刻步驟，先定義介層洞，隨后再于介層洞上方定義出溝渠，構(gòu)成一體的雙鑲嵌結(jié)構(gòu)。
請(qǐng)參閱圖1至圖5，圖1至圖5為習(xí)知介層洞優(yōu)先(via-first)雙鑲嵌制程。如圖1所示，習(xí)知方法首先提供一半導(dǎo)體基底100，其上具有導(dǎo)電結(jié)構(gòu)111以及112，例如銅鑲嵌導(dǎo)線，形成于底層或組件層101中。接著，依序在半導(dǎo)體基底100上沉積形成保護(hù)蓋層(capping layer)115，其成分通常為氮化硅，覆蓋于該導(dǎo)電結(jié)構(gòu)111以及112的暴露表面，以及一堆棧介電層120，其一般包含有一第一介電層121、一第二介電層123，以及一介于第一介電層121與第二介電層123之間的蝕刻停止層122。在第一介電層121上，隨后會(huì)再沉積一氮氧化硅(SiNO)停止層130。接著，于氮氧化硅停止層130上形成第一DUV光阻層140，并于第一DUV光阻層140定義出介層洞開(kāi)孔141及142，其中假設(shè)介層洞開(kāi)孔141為獨(dú)立(isolated)介層洞圖案，亦即其鄰近周?chē)o(wú)其它介層洞圖案被定義，而介層洞開(kāi)孔142為密集(dense)介層洞圖案。接著，進(jìn)行一蝕刻制程，以第一DUV光阻層140為蝕刻屏蔽，經(jīng)由第一DUV光阻層140中的介層洞開(kāi)孔141及142依序蝕刻氮氧化硅停止層130、堆棧介電層120，直到保護(hù)蓋層115，如此以形成介層洞151以及152。
如圖2所示，在去除第一DUV光阻層140后，隨即于半導(dǎo)體基底100上涂布一填縫高分子層201，并填滿介層洞151以及152。填縫高分子層201一般由i-line光阻所構(gòu)成。填縫高分子層201的涂布類(lèi)似一般光阻涂布制程，其后并加以烘烤硬化。如圖3所示，接著進(jìn)行一回蝕刻制程，將填縫高分子層201回蝕刻至一預(yù)定深度，使填縫高分子層201的表面低于氮氧化硅停止層130，形成凹槽301及302。如圖4所示，習(xí)知方法接著直接于半導(dǎo)體基底100上涂布第二DUV光阻層401，并填滿凹槽301及302。
請(qǐng)參閱圖5及圖6，其中圖6為圖5的上視圖，而圖5為圖6沿著AA′切線的剖面。接著進(jìn)行一曝光制程，利用一定義有溝渠圖案的光罩，以DUV為光源分別于凹槽301及302的上方曝出溝渠圖案(未顯示)。隨后，利用顯影液將所曝的光阻移除，分別于凹槽301及302的上方形成溝渠411以及412。然而，顯影液(一般為親水性)在進(jìn)行獨(dú)立(isolated)介層洞151上方凹槽301的光阻顯影時(shí)，往往無(wú)法清洗完全而發(fā)生如圖5所示的光阻殘留511，其會(huì)導(dǎo)致微溝渠(micro-trenching)或者矮籬(fence)現(xiàn)象的發(fā)生。這可能是由于填縫高分子層201的表面為斥水性(hydrophobic)，加上毛細(xì)現(xiàn)象造成顯影液較難接觸獨(dú)立介層洞151上方凹槽301的底部所致。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種雙鑲嵌內(nèi)聯(lián)機(jī)制程，可以避免微溝渠(micro-trenching)或者矮籬(fence)現(xiàn)象的發(fā)生。
為達(dá)上述目的，本發(fā)明提供一種介層洞優(yōu)先雙鑲嵌制程，包含下列步驟提供一半導(dǎo)體基底，其上形成有導(dǎo)電結(jié)構(gòu)以及介電層設(shè)于該半導(dǎo)體基底上，其中該介電層包含有一介層洞開(kāi)孔，暴露出部分該導(dǎo)電結(jié)構(gòu)；于該介層洞開(kāi)孔內(nèi)填滿填縫高分子材料(GFP)，并形成一填縫高分子層于該介電層上；回蝕刻該填縫高分子層一預(yù)定深度，使該填縫高分子層的表面低于該介電層的表面，形成凹槽，借此暴露出部分該介層洞開(kāi)孔的側(cè)壁；以及進(jìn)行一表面處理手段，用以改變?cè)摻閷佣撮_(kāi)孔的側(cè)壁與該填縫高分子層的表面的特性，借此避免后續(xù)填入該凹槽的深紫外線(DUV)光阻與該介層洞開(kāi)孔的側(cè)壁或與該填縫高分子層的表面發(fā)生任何物理或化學(xué)作用。
依據(jù)上述的目的，本發(fā)明提供一種介層洞優(yōu)先雙鑲嵌制程，包含有下列步驟提供一半導(dǎo)體基底，其上形成有一導(dǎo)電結(jié)構(gòu)以及一介電層設(shè)于該半導(dǎo)體基底上，其中該介電層包含有一介層洞開(kāi)孔，暴露出部分該導(dǎo)電結(jié)構(gòu)；于該介層洞開(kāi)孔內(nèi)填滿一填縫高分子材料，并形成一填縫高分子層于該介電層上；回蝕刻該填縫高分子層一預(yù)定深度，使該填縫高分子層的表面低于該介電層的表面，形成一凹槽，借此暴露出部分該介層洞開(kāi)孔的側(cè)壁；進(jìn)行一表面處理手段，用以均一化該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面的特性；于該凹槽內(nèi)填入深紫外線(DUV)光阻，并于該介電層上形成一光阻層；進(jìn)行一微影制程，以于該光阻層中形成一位于該介層洞開(kāi)孔上的溝渠開(kāi)口；以及以該光阻層為蝕刻屏蔽，經(jīng)由該溝渠開(kāi)口蝕刻該介電層以及該填縫高分子層。其中該填縫高分子材料為i-line光阻所構(gòu)成。該表面處理手段是以對(duì)該填縫高分子材料具有一低蝕刻率的活性自由基接觸該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面。


圖1至圖5為習(xí)知介層洞優(yōu)先(via-first)雙鑲嵌制程；圖6為圖5的上視圖；圖7至圖11為依據(jù)本發(fā)明第一較佳實(shí)施例的方法示意圖；圖12以及圖13為依據(jù)本發(fā)明第二較佳實(shí)施例的方法示意圖。
符號(hào)說(shuō)明100～半導(dǎo)體基底101～底層或組件層111、112～導(dǎo)電結(jié)構(gòu)115～保護(hù)蓋層120～堆棧介電層121～第一介電層122～蝕刻停止層123～第二介電層130～氮氧化硅停止層140～第一DUV光阻層141、142～介層洞開(kāi)孔151、152～介層洞
201～填縫高分子層301、302～凹槽401～第二DUV光阻層411、412～溝渠開(kāi)孔511～光阻殘留700～半導(dǎo)體基底711、712～導(dǎo)電結(jié)構(gòu)715～保護(hù)蓋層720～堆棧介電層721～第一介電層722～蝕刻停止層723～第二介電層730～氮氧化硅停止層740～第一DUV光阻層741、742～介層洞開(kāi)孔751、752～介層洞801～填縫高分子層901、902～凹槽911、912～介層洞側(cè)壁1001～第二DUV光阻層1011、1012～溝渠開(kāi)孔1201～高分子薄膜
具體實(shí)施例方式
請(qǐng)參閱圖7至圖11，圖7至圖11為依據(jù)本發(fā)明第一較佳實(shí)施例的介層洞優(yōu)先(via-first)雙鑲嵌制程剖面示意圖。如圖七所示，本發(fā)明方法首先提供一半導(dǎo)體基底700，其上具有導(dǎo)電結(jié)構(gòu)711以及712，例如銅鑲嵌導(dǎo)線。接著，依序在半導(dǎo)體基底700上沉積形成保護(hù)蓋層(cappinglayer)715，其成分通常為氮化硅，覆蓋于該導(dǎo)電結(jié)構(gòu)711以及712的暴露表面，以及一堆棧介電層720，其一般包含有一第一介電層721、一第二介電層723，以及一介于第一介電層721與第二介電層723之間的蝕刻停止層722。第一及第二介電層的介電常數(shù)小于3為較佳，其選擇有FLARETM、SiLKTM、亞芳香基醚類(lèi)聚合物(poly(arylene ether)polymer)、parylene類(lèi)化合物、聚醯亞胺(polyimide)是高分子、氟化聚醯亞胺(fluorinated polyimide)、HSQ、BCB、氟硅玻璃(FSG)、二氧化硅、多孔硅玻璃(nanoporous silica)、或鐵氟龍等等，但不限于上述所列組成。在第一介電層721上，隨后通常會(huì)再選擇沉積一氮氧化硅(SiNO)停止層730。接著，于氮氧化硅停止層730上形成第一DUV光阻層740，并于第一DUV光阻層740定義出介層洞開(kāi)孔741及742，其中假設(shè)介層洞開(kāi)孔741為獨(dú)立(isolated)介層洞圖案，亦即其鄰近周?chē)o(wú)其它介層洞圖案被定義，而介層洞開(kāi)孔742為密集(dense)介層洞圖案，亦即其鄰近周?chē)杏衅渌閷佣磮D案被定義。接著，進(jìn)行一蝕刻制程，以第一DUV光阻層740為蝕刻屏蔽，經(jīng)由第一DUV光阻層740中的介層洞開(kāi)孔741及742依序蝕刻氮氧化硅停止層730、堆棧介電層720，直到保護(hù)蓋層715，如此以形成介層洞751以及752。介層洞751以及752的平均孔徑約為0.1至0.2微米左右。
如圖8所示，在去除第一DUV光阻層740后(利用氧氣灰化方法)，隨即于半導(dǎo)體基底700上涂布一填縫高分子層801，并填滿介層洞751以及752。填縫高分子層801一般由i-line光阻所構(gòu)成，例如含novolak樹(shù)脂、聚苯乙烯類(lèi)樹(shù)脂(poly hydroxystyrene，PHS)、或者丙烯酸脂(acrylate)類(lèi)等等i-line光阻成分。填縫高分子層801的涂布類(lèi)似一般光阻涂布制程，其后并加以烘烤硬化。如圖9所示，接著進(jìn)行一回蝕刻制程，將填縫高分子層801回蝕刻至一預(yù)定深度，使填縫高分子層801的表面低于氮氧化硅停止層730，形成凹槽901及902。凹槽901及902乃分別由暴露出的部分介層洞開(kāi)孔751及752的側(cè)壁911及912以及填縫高分子層801的表面所構(gòu)成。隨后，進(jìn)行一表面處理手段，用以改變暴露出的介層洞開(kāi)孔751及752側(cè)壁與填縫高分子層801表面的特性，借此避免后續(xù)填入凹槽901及902的深紫外線(DUV)光阻與介層洞開(kāi)孔的側(cè)壁911及912或與填縫高分子層801的表面發(fā)生任何物理或化學(xué)作用。
依據(jù)本發(fā)明的第一較佳實(shí)施例，此表面處理手段是以對(duì)填縫高分子材料層801具有一低蝕刻率(較佳為小于或等于100埃每分鐘(/min)的蝕刻率)的活性自由基，例如氧自由基(oxygen radical)或超氧自由基(superoxide radical)，接觸介層洞開(kāi)孔的側(cè)壁911及912與填縫高分子層801的表面。借由利用對(duì)填縫高分子材料具有低蝕刻率的活性自由基接觸暴露出的介層洞開(kāi)孔的側(cè)壁911及912與填縫高分子層801的表面，可以使填縫高分子層801的表面成為親水性(hydrophilic)表面或者使暴露出的介層洞開(kāi)孔的側(cè)壁911及912與填縫高分子層801的表面形成多數(shù)的氫氧鍵，借此可使后續(xù)親水性顯影液得以深入凹槽901及902清除DUV光阻。需注意的是本發(fā)明強(qiáng)調(diào)以對(duì)填縫高分子材料層801具有一低蝕刻率的活性自由基接觸介層洞開(kāi)孔的側(cè)壁911及912與填縫高分子層801的表面，換言之，其應(yīng)用并不僅限定于所舉的氧自由基或超氧自由基，其它可能的自由基來(lái)源包括臭氧(O3)、過(guò)氧化氫(H2O2)，以及任何可經(jīng)分解以產(chǎn)生自由基的含氧(但不含氮)的物質(zhì)，例如一氧化碳、二氧化碳等。此外，此表面處理手段可以干式或濕式方法(不論浸洗或沖洗)進(jìn)行。
如圖10所示，本發(fā)明方法接著直接于半導(dǎo)體基底700上涂布第二DUV光阻層1001，并填滿凹槽901及902。
如圖11所示，接著進(jìn)行一曝光制程，利用一定義有溝渠圖案的光罩(未顯示)，以DUV為光源分別于凹槽901及902的上方曝出溝渠圖案(未顯示)。隨后，利用顯影液將所曝的光阻移除，分別于凹槽901及902的上方形成溝渠1011以及1012。如圖11所示，習(xí)知方法所可能產(chǎn)生的光阻殘留已不存在。
請(qǐng)參閱圖12及圖13，圖12及圖13為依據(jù)本發(fā)明第二較佳實(shí)施例的介層洞優(yōu)先雙鑲嵌制程剖面示意圖。如圖12所示，在去除第一DUV光阻層740后，隨即于半導(dǎo)體基底700上涂布一填縫高分子層801，并填滿介層洞751以及752。接著進(jìn)行一回蝕刻制程，將填縫高分子層801回蝕刻至一預(yù)定深度，使填縫高分子層801的表面低于氮氧化硅停止層830，形成凹槽901及902。凹槽901及902乃分別由暴露出的部分介層洞開(kāi)孔751及752的側(cè)壁911及912以及填縫高分子層801的表面所構(gòu)成。隨后，進(jìn)行一表面處理手段，用以均一化暴露出的介層洞開(kāi)孔751及752側(cè)壁與填縫高分子層801表面的特性，借此避免后續(xù)填入凹槽901及902的深紫外線(DUV)光阻與介層洞開(kāi)孔的側(cè)壁911及912或與填縫高分子層801的表面發(fā)生任何物理或化學(xué)作用。
依據(jù)本發(fā)明的第二較佳實(shí)施例，此表面處理手段是于介層洞開(kāi)孔的側(cè)壁911及912與填縫高分子層801的表面上形成一均厚高分子薄膜1201。高分子薄膜1201可利用CHF3/H2、CF4/CHF3或其它可形成高分子碳?xì)淠さ念?lèi)似電漿組合形成，其厚度約為50埃(angstrom)至150埃之間。
權(quán)利要求
1.一種介層洞優(yōu)先(via-first)雙鑲嵌制程，包含有下列步驟提供一半導(dǎo)體基底，其上形成有一導(dǎo)電結(jié)構(gòu)(conductive structure)以及一介電層設(shè)于該半導(dǎo)體基底上，其中該介電層包含有一介層洞開(kāi)孔(via opening)，暴露出部分該導(dǎo)電結(jié)構(gòu)；于該介層洞開(kāi)孔內(nèi)填滿一填縫高分子材料(gap-filling polymer，GFP)，并形成一填縫高分子層(GFP layer)于該介電層上；回蝕刻該填縫高分子層一預(yù)定深度，使該填縫高分子層的表面低于該介電層的表面，形成一凹槽，借此暴露出部分該介層洞開(kāi)孔的側(cè)壁；以及進(jìn)行一表面處理手段，用以改變?cè)摻閷佣撮_(kāi)孔的側(cè)壁與該填縫高分子層的表面的特性，借此避免后續(xù)填入該凹槽的深紫外線(DUV)光阻與該介層洞開(kāi)孔的側(cè)壁或與該填縫高分子層的表面發(fā)生任何物理或化學(xué)作用。
2.根據(jù)權(quán)利要求1所述的介層洞優(yōu)先雙鑲嵌制程，其中該填縫高分子材料為i-line光阻所構(gòu)成。
3.根據(jù)權(quán)利要求1所述的介層洞優(yōu)先雙鑲嵌制程，其中該介電層的介電常數(shù)小于3。
4.根據(jù)權(quán)利要求1所述的介層洞優(yōu)先雙鑲嵌制程，其中該介電層上另有一停止層。
5.根據(jù)權(quán)利要求4所述的介層洞優(yōu)先雙鑲嵌制程，其中該停止層為氮氧化硅(silicon oxynitride)所構(gòu)成。
6.根據(jù)權(quán)利要求1所述的介層洞優(yōu)先雙鑲嵌制程，其中該表面處理手段是以對(duì)該填縫高分子材料具有一低蝕刻率的活性自由基接觸該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面。
7.根據(jù)權(quán)利要求6所述的介層洞優(yōu)先雙鑲嵌制程，其中該低蝕刻率是小于或等于100埃每分鐘(/min)。
8.根據(jù)權(quán)利要求6所述的介層洞優(yōu)先雙鑲嵌制程，其中該活性自由基包含有氧自由基(oxygen radical)以及超氧自由基(superoxideradical)。
9.根據(jù)權(quán)利要求6所述的介層洞優(yōu)先雙鑲嵌制程，其中借由利用對(duì)該填縫高分子材料具有低蝕刻率的活性自由基接觸該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面，可以使該填縫高分子層的表面成為親水性(hydrophilic)表面。
10.根據(jù)權(quán)利要求1所述的介層洞優(yōu)先雙鑲嵌制程，其中該表面處理手段是于該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面形成一均厚高分子薄膜。
11.根據(jù)權(quán)利要求10所述的介層洞優(yōu)先雙鑲嵌制程，其中該高分子薄膜是利用CHF3/H2或CF4/CHF3電漿形成。
12.根據(jù)權(quán)利要求10所述的介層洞優(yōu)先雙鑲嵌制程，其中該高分子薄膜的厚度為50埃(angstrom)至150埃。
13.一種介層洞優(yōu)先雙鑲嵌制程，包含有下列步驟提供一半導(dǎo)體基底，其上形成有一導(dǎo)電結(jié)構(gòu)以及一介電層設(shè)于該半導(dǎo)體基底上，其中該介電層包含有一介層洞開(kāi)孔，暴露出部分該導(dǎo)電結(jié)構(gòu)；于該介層洞開(kāi)孔內(nèi)填滿一填縫高分子材料，并形成一填縫高分子層于該介電層上；回蝕刻該填縫高分子層一預(yù)定深度，使該填縫高分子層的表面低于該介電層的表面，形成一凹槽，借此暴露出部分該介層洞開(kāi)孔的側(cè)壁；進(jìn)行一表面處理手段，用以均一化該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面的特性；于該凹槽內(nèi)填入深紫外線(DUV)光阻，并于該介電層上形成一光阻層；進(jìn)行一微影制程，以于該光阻層中形成一位于該介層洞開(kāi)孔上的溝渠開(kāi)口；以及以該光阻層為蝕刻屏蔽，經(jīng)由該溝渠開(kāi)口蝕刻該介電層以及該填縫高分子層。
14.根據(jù)權(quán)利要求13所述的介層洞優(yōu)先雙鑲嵌制程，其中該填縫高分子材料為i-line光阻所構(gòu)成。
15.根據(jù)權(quán)利要求13所述的介層洞優(yōu)先雙鑲嵌制程，其中該介電層的介電常數(shù)小于3。
16.根據(jù)權(quán)利要求13所述的介層洞優(yōu)先雙鑲嵌制程，其中該介電層上另有一停止層。
17.根據(jù)權(quán)利要求13所述的介層洞優(yōu)先雙鑲嵌制程，其中該表面處理手段是以對(duì)該填縫高分子材料具有一低蝕刻率的活性自由基接觸該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面。
18.根據(jù)權(quán)利要求17所述的介層洞優(yōu)先雙鑲嵌制程，其中該低蝕刻率是小于或等于100埃每分鐘(/min)。
19.根據(jù)權(quán)利要求17所述的介層洞優(yōu)先雙鑲嵌制程，其中該活性自由基包含有氧自由基以及超氧自由基。
20.根據(jù)權(quán)利要求17所述的介層洞優(yōu)先雙鑲嵌制程，其中借由利用對(duì)該填縫高分子材料具有低蝕刻率的活性自由基接觸該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面，可以使該填縫高分子層的表面成為親水性表面。
21.根據(jù)權(quán)利要求13所述的介層洞優(yōu)先雙鑲嵌制程，其中該表面處理手段是于該介層洞開(kāi)孔的側(cè)壁與該填縫高分子層的表面形成一均厚高分子薄膜。
22.根據(jù)權(quán)利要求21所述的介層洞優(yōu)先雙鑲嵌制程，其中該高分子薄膜是利用CHF3/H2或CF4/CHF3電漿形成。
23.根據(jù)權(quán)利要求21所述的介層洞優(yōu)先雙鑲嵌制程，其中該高分子薄膜的厚度為50埃(angstrom)至150埃。
全文摘要
本發(fā)明提供一種介層洞優(yōu)先雙鑲嵌制程，包含下列步驟提供一半導(dǎo)體基底，其上形成有導(dǎo)電結(jié)構(gòu)以及介電層設(shè)于該半導(dǎo)體基底上，其中該介電層包含有一介層洞開(kāi)孔，暴露出部分該導(dǎo)電結(jié)構(gòu)；于該介層洞開(kāi)孔內(nèi)填滿填縫高分子材料(GFP)，并形成一填縫高分子層于該介電層上；回蝕刻該填縫高分子層一預(yù)定深度，使該填縫高分子層的表面低于該介電層的表面，形成凹槽，借此暴露出部分該介層洞開(kāi)孔的側(cè)壁；以及進(jìn)行一表面處理手段，用以改變?cè)摻閷佣撮_(kāi)孔的側(cè)壁與該填縫高分子層的表面的特性，借此避免后續(xù)填入該凹槽的深紫外線(DUV)光阻與該介層洞開(kāi)孔的側(cè)壁或與該填縫高分子層的表面發(fā)生任何物理或化學(xué)作用。
文檔編號(hào)H01L21/768GK1591820SQ0315653
公開(kāi)日2005年3月9日 申請(qǐng)日期2003年9月3日 優(yōu)先權(quán)日2003年9月3日
發(fā)明者吳至寧, 劉名馨, 周孝邦, 林清標(biāo), 王培仁 申請(qǐng)人:聯(lián)華電子股份有限公司