專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明涉及形成在半導體襯底表面的半導體裝置。
背景技術：
作為形成于半導體襯底表面的半導體裝置，例如有MOS(金屬氧化物半導體)晶體管。MOS晶體管中有形成在半導體襯底上的控制電極即柵電極；以及形成在鄰接于半導體襯底表面內(nèi)的柵電極位置的源/漏激活層。另外，在半導體襯底表面用氧化膜等形成包圍源/漏激活層周邊的元件分離區(qū)，源/漏激活層的形狀由元件分離區(qū)規(guī)定。
另外，作為有關本發(fā)明的先行技術文獻資料如下[特許文獻1]特開2002-134374公報；[特許文獻2]特開平9-153603號公報；[非特許文獻1]美國G.Scott等人發(fā)表的晶體管布局引起的NMOS驅(qū)動電流降低和溝槽絕緣產(chǎn)生的應力(G.Scott et al.，NMOS Drive CurrentReduction Caused by Transistor Layout and Trench Isolation InducedStress，IEDM，1999)。

發(fā)明內(nèi)容
通常，源/漏激活層在半導體襯底表面的俯視圖中形成長方形的形狀。因而，如果對源側(cè)和漏側(cè)雙方加以考慮，則源/漏激活層與元件分離區(qū)之間以含有4個角的分界相接。
但是，正如上述非特許文獻1中所述，隨著半導體裝置微細化的進展，從元件分離區(qū)的端部(亦即源/漏激活層和元件分離區(qū)的分界部分)加到源/漏激活層的應力(stress)也增大，在MOS晶體管中，這個應力會給電學特性帶來影響。特別是在源/漏激活層的角部，應力的影響尤其大，該應力會導致載流子遷移率的減小和在漏極體(drain-body)結(jié)處的漏電流的增大，對MOS晶體管的電學特性帶來大的影響。
因而，即使要使MOS晶體管的電流驅(qū)動力提高，也存在由于角部應力的原因而不能充分達成其目的之情況。
因此，本發(fā)明的課題是，實現(xiàn)可以使MOS晶體管的電流驅(qū)動力充分提高的半導體裝置。
本發(fā)明的一個方面是具有以下特征的半導體裝置設有包含形成在半導體襯底表面內(nèi)的源/漏激活層的MIS(金屬絕緣體半導體)晶體管，以及在所述半導體襯底的所述表面內(nèi)與所述源/漏激活層相接而形成的元件分離區(qū)；在所述半導體襯底的所述表面的俯視圖中，所述源/漏激活層與所述元件分離區(qū)之間以含有至少一個鈍角或曲線的分界相接，所述鈍角或曲線是在所述半導體襯底的所述表面的俯視圖中對所述源/漏激活層的角部施加的倒角形狀。


圖1是表示本發(fā)明實施例的半導體裝置的俯視圖。
圖2是表示本發(fā)明實施例的半導體裝置的剖面圖。
圖3是表示本發(fā)明實施例的半導體裝置的其它例子的俯視圖。
圖4是表示本發(fā)明實施例的半導體裝置的其它例子的俯視圖。
圖5是表示本發(fā)明實施例的半導體裝置的其它例子的俯視圖。
1 支持襯底；2 氧化膜層；32 SIO層；TR1 MOS晶體管；
5b 元件分離區(qū)；6c1、6d1 激活層；7c 柵電極；CN1～CN3倒角部分。
具體實施例方式
在有關本發(fā)明的實施例中，通過將源/漏激活層的角部進行倒角并形成鈍角，緩和在角部從元件分離區(qū)加到源/漏激活層的應力。
圖1和圖2是表示有關本實施例中的半導體裝置即MOS晶體管TR1的示圖。另外，圖2是表示在圖1中的剖面線II-II處的剖面圖。
如圖2所示，在本實施例中，將MOS晶體管TR1形成在包含從硅襯底構(gòu)成的支持襯底1、氧化層2和SOI(絕緣體上的半導體或絕緣體上的硅)層32的半導體襯底上。
另外，在圖2中明顯示出柵電極7c下方的柵絕緣膜4c，柵電極7c側(cè)的側(cè)壁絕緣膜8，柵電極7c和源/漏激活層6c1、6d1上方的硅化物化區(qū)9c、10c、10d，鄰接于源/漏激活層6c1、6d1的元件分離區(qū)5b。
如圖1所示，在該MOS晶體管TR1中，在半導體襯底的表面的俯視圖中，在源/漏激活層6c1、6d1的角部施行了倒角CN1。由于該倒角CN1，源/漏激活層6c1、6d1與元件分離區(qū)5b的分界上就含有鈍角。其結(jié)果，在角部不再有銳角的部分，從而緩和了從元件分離區(qū)5b向源/漏激活層6c1、6d1施加的應力。
因而，能夠減少對MOS晶體管TR1的電學特性的影響，能夠?qū)崿F(xiàn)充分提高電流驅(qū)動力的MOS晶體管。
再者，如圖1中X1方向所示，MOS晶體管TR1的溝道方向可以配置成與SOI層32中的結(jié)晶方位<100>成平行。據(jù)知，由于將溝道方向與結(jié)晶方位<100>成平行配置，P溝道MOS晶體管的電流驅(qū)動力提高了15％左右，另外，短溝道效應也得以減小。
電流驅(qū)動力提高的理由被認為是由于結(jié)晶方位<100>的空穴的遷移率比結(jié)晶方位<110>大的緣故，短溝道效應減小的理由被認為是結(jié)晶方位<100>的硼的擴散系數(shù)比結(jié)晶方位<110>大的緣故。
另外，關于倒角CN1的形狀，其切取的面可以跟與溝道方向平行的方向X1成45°傾斜的方向X2平行。如源/漏激活層6c1、6d1那樣，為了實現(xiàn)在角部上進行倒角CN1的形狀的激活層，可以采用以下方式。
元件分離區(qū)5b一般使用光刻技術、熱氧化技術和溝槽埋入技術來形成。其中，用光刻技術規(guī)定元件分離區(qū)5b的形狀時，使形成在襯底上的光刻膠的圖案形狀(光刻膠殘存部分的形狀)成為與源/漏激活層6c1、6d1相同的倒角形狀。
若如此，則可用如熱氧化法將沒有覆蓋光刻膠的部形成為元件分離區(qū)。之后，除去光刻膠，通過在用元件分離區(qū)包圍的部分上注入雜質(zhì)，就能夠如圖1所示那樣，將源/漏激活層6c1、6d1形成為在角部施加了倒角CN1后的形狀。
另外，如圖2所示，在該MOS晶體管中，即使在半導體襯底的厚度方向上，也在源/漏激活層6c1、6d1和元件分離區(qū)5b之間的角部施加倒角RD。也就是在源/漏激活層6c1、6d1與元件分離區(qū)5b的分界上包含了曲線部分。由于施加了該倒角RD，在角部不存在銳角的部分，緩和了從元件分離區(qū)5b向源/漏激活層6c1、6d1施加的應力。
因而，可以進一步降低應力對MOS晶體管TR1的電學特性的影響，能夠?qū)崿F(xiàn)使電流驅(qū)動力充分提高的MOS晶體管。
為了在半導體襯底的厚度方向上，在源/漏激活層6c1、6d1與元件分離區(qū)5b之間的角部施加倒角RD，可以用例如上述的熱氧化法形成元件分離區(qū)5b。就如通常所知那樣，若用熱氧化法，則元件分離區(qū)5b的角部會成為帶圓角的形狀。這樣一來，源/漏激活層6c1、6d1與元件分離區(qū)5b就成為由包含曲線的分界相接。另外，在曲線以外，也可以由至少包含一個鈍角的分界相接(例如，在有錐度的溝槽內(nèi)形成元件分離區(qū)5b的場合等)。
再者，在本實施例中，由于角部施加倒角CN1，源/漏激活層6c1、6d1的面積比沒有倒角CN1的情況有所減小。由于源/漏激活層6c1、6d1的面積減小時可連接至源/漏激活層6c1、6d1的接觸塞(contactplug)的個數(shù)減少，或許會令人擔心激活層-接觸塞之間的接觸電阻的增大。
但是，如果在源/漏激活層6c1、6d1的表面上形成硅化物化區(qū)10c、10d，則可以充分抑制接觸電阻的增大。
再有，源/漏激活層6c1、6d1的寬度L2取為接觸塞CP的寬度L1的例如約3倍以上為好，由于預先以這樣的寬度形成源/漏激活層6c1、6d1的寬度L2，就難以產(chǎn)生接觸不良。就是說，由于用光刻技術形成MOS晶體管TR1時光掩膜偏移等的影響，即使在接觸塞CP與源/漏激活層6c1、6d1的調(diào)準多少存在偏差的情況下，接觸塞CP從源/漏激活層6c1、6d1露出地形成的可能性可減小。
另外，倒角CN1的切割面中，柵電極7c側(cè)的端部ED1的位置，以不配置成比接觸塞CP的柵電極7c側(cè)的端部的延長線LN1更靠近柵電極7c為好。這是因為源/漏激活層6c1、6d1的面積縮小會增大接觸電阻，或者會提高接觸塞CP從源/漏激活層6c1、6d1露出地形成的可能性。
另外，在圖1中，在源/漏激活層6c1、6d1的角部的倒角CN1取為直線狀，當然并不受此形狀限制。也可以采用如圖3那樣的折線形的倒角CN2和圖4那樣的曲線形的倒角CN3。
并且，本實施例描述了在MOS晶體管TR1的源/漏激活層上角部的倒角，但是在MOS晶體管以外的其它半導體裝置中也可使用本發(fā)明。也就是說，例如對于利用MOS構(gòu)造的電容器和利用PN結(jié)的電容器等，只要是利用在半導體襯底的表面內(nèi)形成的激活層的半導體裝置，都可通過進行在激活層與元件分離區(qū)的分界上所含的角部的倒角，減小對電學特性的影響。
另外，本發(fā)明也適用于例如圖5所示的晶體管集合體TR2的結(jié)構(gòu)也就是在半導體襯底上并列形成多個柵電極7c1～7c3，并在各柵電極之間和兩端的柵電極的鄰接部形成源/漏激活層6d2a、6c2a、6d2b、6c2b的結(jié)構(gòu)。這種場合，由于在柵電極間的源/漏激活層6c2a、6d2b上，在上述那樣的激活層與元件分離區(qū)的分界上不存在角部，所以，僅僅在兩端的源/漏激活層6d2a、6c2b上進行角部的倒角即可。
依據(jù)本發(fā)明的所述的一個方面，在半導體襯底的表面的俯視圖中，源/漏激活層和元件分離區(qū)之間以至少含有一個鈍角或曲線的分界相接。因而，源/漏激活層的角部不發(fā)生銳角部分，在分界的鈍角或曲線的部分上緩和了從元件分離區(qū)加到源/漏激活層的應力，從而可以降對半導體裝置的電學特性的影響。由此，可以實現(xiàn)使電流驅(qū)動力得以充分提高的MIS晶體管。
權利要求
1.一種半導體裝置，其中設有包含形成在半導體襯底的表面內(nèi)的源/漏激活層的MIS晶體管，以及在所述半導體襯底的所述表面內(nèi)與所述源/漏激活層相接地形成的元件分離區(qū)；在所述半導體襯底的所述表面的俯視圖中，所述源/漏激活層和所述元件分離區(qū)之間以至少包含一個鈍角或曲線的分界相接；在所述半導體襯底的所述表面的俯視圖中，所述鈍角或曲線是施加在所述源/漏激活層角部的倒角形狀。
2.如權利要求1所述的半導體裝置，其特征在于在所述半導體襯底的厚度方向上，所述源/漏激活層和所述元件分離區(qū)之間也以包含至少一個鈍角或曲線的分界相接。
全文摘要
本發(fā)明旨在實現(xiàn)可使MOS晶體管的電流驅(qū)動力充分提高的半導體裝置。在半導體襯底的表面的俯視圖中，在MOS晶體管(TR1)的源/漏激活層(6c1、6d1)的角部施加倒角CN1。通過該倒角(CN1)，在源/漏活性層(6c1、6d1)與元件分離區(qū)域(5b)的分界上形成含鈍角的狀態(tài)。結(jié)果，在角部不存在銳角的部分，從而緩和了從元件分離區(qū)(5b)加到源/漏激活層(6c1、6d1)的應力。因此，能夠降低該應力對MOS晶體管(TR1)的電學特性的影響，實現(xiàn)電流驅(qū)動力充分提高的MOS晶體管。
文檔編號H01L29/786GK1508882SQ03157740
公開日2004年6月30日 申請日期2003年8月25日 優(yōu)先權日2002年12月18日
發(fā)明者巖松俊明 申請人:三菱電機株式會社