專(zhuān)利名稱(chēng)：整合閃存與高電壓組件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路組件，尤其涉及一種整合閃存與高電壓組件于同一集成電路的制造方法。
背景技術(shù)：
閃存(Flash Memory)是根據(jù)計(jì)算機(jī)的隨機(jī)存取內(nèi)存(RAM)所得到的靈感而研發(fā)的一種半導(dǎo)體技術(shù)，為一固態(tài)的儲(chǔ)存系統(tǒng)，僅需非常少的電源就可通過(guò)有效率的記憶區(qū)段(Block)方式，瞬間可更改內(nèi)部，且儲(chǔ)存完畢之后并不需要任何的電源來(lái)保留。其它固態(tài)內(nèi)存如只讀存儲(chǔ)器(Read Only Memory；ROM)、靜/動(dòng)態(tài)隨機(jī)存取內(nèi)存(SRAM/DRAM)、電可擦除只讀存儲(chǔ)器(Electrically ErasableProgrammable Read Only Memory；EEPROM)，現(xiàn)與閃存都被廣泛地應(yīng)用。在這些固態(tài)內(nèi)存中，閃存具有非揮發(fā)性、可重復(fù)讀寫(xiě)、高密度與耐久性等特色，成為具有最佳質(zhì)量的儲(chǔ)存媒體。
根據(jù)內(nèi)存晶體管設(shè)計(jì)結(jié)構(gòu)的不同可分為晶胞形式(Cell Type)以及操作形式(Operation Type)兩種，其中晶胞形式又可分為自行排齊閘極(Self-AlignedGate)(即堆棧閘極(Stack Gate))以及分裂閘極(Split Gate)兩種。而相較之下，分裂閘極閃存組件較堆棧閘極閃存組件更為省電，而且集成電路的體積更加微小。因此，目前分裂閘極閃存已成為相當(dāng)受歡迎的存儲(chǔ)元件。
另外，當(dāng)組件日益縮小時(shí)，隨之縮短的通道長(zhǎng)度(Channel Length)會(huì)使晶體管的操作速度變快，但因通道縮短而衍生的問(wèn)題也會(huì)日益嚴(yán)重，此即所謂的短通道效應(yīng)(Short Channel Effect)。若施加的電壓不變，而晶體管的通道長(zhǎng)度縮短，根據(jù)電場(chǎng)(E.F)等于電壓(V)除以長(zhǎng)度(L)的公式(E.F＝V/L)可以得知，通道內(nèi)的電子的能量將會(huì)由于電場(chǎng)增強(qiáng)而提高，進(jìn)而增加電擊穿(Electrical Breakdown)的情形。另一方面，若晶體管的通道長(zhǎng)度不變，而電壓增大，電場(chǎng)的強(qiáng)度也會(huì)增強(qiáng)，使得通道內(nèi)的電子能量提高，同樣會(huì)產(chǎn)生電擊穿的現(xiàn)象。
舉例而言，高密度數(shù)字多功能光盤(pán)(Digital Versatile Disk；DVD)和液晶顯示器(Liquid Crystal Display；LCD)的驅(qū)動(dòng)器，需承受12伏特至30伏特的高電壓，一般利用隔離層和隔離層下方的漂移區(qū)(Drift Region)，來(lái)增加源極/漏極區(qū)和閘極之間的距離，使組件在高電壓的狀況下，仍能正常運(yùn)作，此即為高電壓組件。
由于分裂閘極閃存和高電壓組件的制程各有其需求與特性，分裂閘極閃存與高電壓組件通常是分別利用不同的生產(chǎn)線，而制作于不同的芯片上。如果要將這兩種制程整合是一個(gè)極大的挑戰(zhàn)，更耗費(fèi)設(shè)計(jì)集成電路的成本與時(shí)間。

發(fā)明內(nèi)容
針對(duì)上述的缺陷，本發(fā)明目的在于提供一種整合閃存與高電壓組件的制造方法，利用兩次氧化步驟，可使閃存位于浮置閘極與控制閘極之間的氧化層的制造與高電壓組件的氧化層制造整合于同一集成電路制程中。
根據(jù)以上所述的目的，本發(fā)明整合閃存與高電壓組件的制造方法包括首先，提供被分隔成高電壓組件區(qū)與閃存區(qū)的一基材；并在基材上形成一浮置閘極層；接著，進(jìn)行第一定義步驟，在閃存區(qū)中定義出閃存的位置；進(jìn)行第一氧化步驟，形成閘極介電層于閃存區(qū)中的部分浮置閘極層上；進(jìn)行一第二定義步驟，去除高電壓組件區(qū)中的部分浮置閘極層，以定義出高電壓組件的操作區(qū)；以及，進(jìn)行第二氧化步驟，形成閘極氧化層于高電壓組件區(qū)的操作區(qū)的基材表面上，并且同時(shí)使得閘極介電層的厚度增厚。
上述的第一定義步驟在本發(fā)明較佳實(shí)施例中可包括先形成一罩幕層覆蓋于浮置閘極層上，再進(jìn)行微影蝕刻制程，在罩幕層中形成至少一開(kāi)口而暴露出浮置閘極層。并且，上述的閘極介電層形成于開(kāi)口中。
在閘極介電層的形成步驟之前，可以例如為罩幕層來(lái)覆蓋高電壓組件區(qū)與部分的閃存，有該罩幕層覆蓋的區(qū)域即不會(huì)形成閘極介電層。
上述暴露高電壓組件區(qū)中部分基材表面的步驟，可利用光阻與微影蝕刻來(lái)定義，被光阻覆蓋的部分即可受到保護(hù)。并且，在第二氧化步驟中，由于原先即存有氧化材料的緣故，閘極介電層在此步驟所增加厚度會(huì)小于閘極氧化層的厚度。
在本發(fā)明較佳實(shí)施例中，更在浮置閘極層形成之前，在該基材中形成數(shù)個(gè)絕緣區(qū)域，此絕緣結(jié)構(gòu)可例如為場(chǎng)氧化層所構(gòu)成。另外，可于第二氧化步驟后去除基材上的浮置閘極層，僅保留位于閘極介電層下的部分浮置閘極層，以作為閃存的浮置閘極。并且，還可在該高電壓組件區(qū)與該閃存區(qū)形成一閘極層。其中，部分的該閘極層重疊于閘極介電層而作為閃存的控制閘極，而閃存的源極與漏極則分別形成于閘極介電層兩側(cè)；而部分的該閘極層重疊于閘極氧化層，作為高電壓組件的閘極，并且高電壓組件的源極與漏極則位于該閘極層的兩側(cè)。
一般高電壓組件所需的氧化層厚度約為1000左右，而形成1000氧化層的熱制程對(duì)其他組件來(lái)說(shuō)，會(huì)是影響組件質(zhì)量的重要因素。利用本發(fā)明的制造方法可在不影響閃存的熱循環(huán)次數(shù)下，整合高電壓組件制程于閃存。并且，在不需重新設(shè)計(jì)組件結(jié)構(gòu)或光罩的情況下，使高電壓組件與閃存可制作于同一集成電路。另外，還具有保持組件應(yīng)有質(zhì)量的優(yōu)點(diǎn)。
附圖簡(jiǎn)要說(shuō)明下面結(jié)合附圖，通過(guò)對(duì)本發(fā)明的較佳實(shí)施例的詳細(xì)描述，將使本發(fā)明的技術(shù)方案及其他有益效果顯而易見(jiàn)。
附圖中，

圖1為本發(fā)明的一較佳實(shí)施例，形成分裂閘極閃存與高電壓組件的制程剖面結(jié)構(gòu)圖；圖2為本發(fā)明的一較佳實(shí)施例，在分裂閘極閃存與高電壓組件上形成罩幕層；圖3為本發(fā)明的一較佳實(shí)施例，定義出分裂閘極閃存中的組件位置；圖4為本發(fā)明的一較佳實(shí)施例，進(jìn)行第一氧化步驟形成分裂閘極閃存的閘極介電層；圖5為本發(fā)明的一較佳實(shí)施例，形成高電壓組件的操作區(qū)位置；圖6為本發(fā)明的一較佳實(shí)施例，進(jìn)行第二氧化步驟形成高電壓組件中的氧化層；圖7為本發(fā)明的一較佳實(shí)施例，去除分裂閘極閃存區(qū)與高電壓組件區(qū)的浮置閘極層；及圖8為本發(fā)明的一較佳實(shí)施例，完成分裂閘極閃存與高電壓組件的制作。
具體實(shí)施例方式
下文，將詳細(xì)描述本發(fā)明。
圖1至圖8為本發(fā)明的一較佳實(shí)施例，進(jìn)行整合分裂閘極閃存與高電壓組件的制程剖面結(jié)構(gòu)圖。雖然本發(fā)明以整合分裂閘極閃存與高電壓組件作為較佳實(shí)施例，但其它類(lèi)型的閃存與高電壓組件的整合也可應(yīng)用本發(fā)明，本發(fā)明不限于此。
首先，請(qǐng)參照?qǐng)D1，提供基材10，其材料可例如由硅材料所構(gòu)成。該基材10中已定義高電壓組件區(qū)12與分裂閘極閃存區(qū)14的制作區(qū)域，并且在高電壓組件區(qū)12還定義出組件所需的P井(PW)區(qū)域以及位于P井區(qū)域內(nèi)的N井(NW)區(qū)域。接著，在基材10中形成多個(gè)用以隔離之用的介電層，例如場(chǎng)氧化層(Field Oxide；FOX)16，可在高電壓組件區(qū)12與分裂閘極閃存區(qū)14中用以防止相鄰的組件發(fā)生短路。之后，再于基材10上沉積分裂閘極閃存的一浮置閘極層18，一般由復(fù)晶硅材料所構(gòu)成，該浮置閘極層18除了覆蓋于分裂閘極閃存區(qū)14上，并同時(shí)覆蓋于高電壓組件區(qū)12上?；蛘?，一般分裂閘極閃存組件在浮置閘極層18與基材10之間，會(huì)具有一穿隧氧化層(圖中未示)。因此，可在浮置閘極層18形成之前，在高電壓組件區(qū)12與分裂閘極閃存區(qū)14中的所有基材10上，先形成分裂閘極閃存的穿隧氧化層，本發(fā)明不限于此。
一般在基材10中具有無(wú)數(shù)的高電壓組件與分裂閘極閃存組件，但在圖1中，僅繪示其中兩代表部分的剖面結(jié)構(gòu)圖，并且其中高電壓組件區(qū)12與分裂閘極閃存區(qū)14兩部分的高度與寬度及其相對(duì)高度與寬度并非等比例繪示，圖1僅代表一結(jié)構(gòu)示意圖。也就是說(shuō)，圖1中的分裂閘極閃存區(qū)14中浮置閘極層18，事實(shí)上應(yīng)該與高電壓組件區(qū)12中的浮置閘極層18具有同樣高度。但是本發(fā)明為使分裂閘極閃存區(qū)14中的結(jié)構(gòu)更為清楚，因此才以較大的比例來(lái)繪示其結(jié)構(gòu)。
請(qǐng)參照?qǐng)D2，以化學(xué)氣相沉積制程形成一罩幕層20，并覆蓋于高電壓組件區(qū)12及分裂閘極閃存區(qū)14的浮置閘極層18表面上，該罩幕層20的較佳材料可例如為沉積氮化硅的氮化材料。
請(qǐng)?jiān)賲⒄請(qǐng)D3，首先，在基材10上覆蓋一層光阻22，并利用微影與蝕刻制程在罩幕層20中形成開(kāi)口23，以定義出分裂閘極閃存區(qū)14中的組件位置。在微影蝕刻制程中，光阻22并覆蓋于高電壓組件區(qū)12上，以來(lái)保護(hù)高電壓組件區(qū)12中的結(jié)構(gòu)。
請(qǐng)參照?qǐng)D4，將高電壓組件區(qū)12及分裂閘極閃存區(qū)14中的光阻22去除。接著，可選擇性進(jìn)行一清潔步驟，將罩幕層20與開(kāi)口23中的浮置閘極層18表面的殘余物或清洗劑清除干凈。之后，進(jìn)行第一氧化步驟，在分裂閘極閃存區(qū)14開(kāi)口23中的浮置閘極層18表面，形成厚度約為1000的第一氧化層24。其中，該第一氧化層24為分裂閘極閃存中介于浮置閘極與控制閘極之間的閘極介電層。
請(qǐng)參照?qǐng)D5，利用微影與蝕刻制程來(lái)定義高電壓組件區(qū)12中的操作區(qū)(Operation Domain；OD)位置，該操作區(qū)即為高電壓組件的所在位置。首先，覆蓋一層光阻26于部分高電壓組件區(qū)12及分裂閘極閃存區(qū)14上，使得位于光阻26下方的結(jié)構(gòu)可受到保護(hù)。接著，利用于蝕刻或濕蝕刻的方式，將高電壓組件區(qū)12區(qū)中，未覆蓋光阻26的部分罩幕層20及其下方的部分浮置閘極層18去除。
如果是先形成穿隧氧化層于基材10與浮置閘極層18之間，當(dāng)浮置閘極層18去除時(shí)，也會(huì)蝕刻到部分的穿隧氧化層，所以此時(shí)可能會(huì)有些許的穿隧氧化層被暴露出來(lái)。一般來(lái)說(shuō)，穿隧氧化層的厚度大約僅為100左右，并且由于該穿隧氧化層并非本發(fā)明的重點(diǎn)，故本發(fā)明并不在此對(duì)其特別敘述。
請(qǐng)參照?qǐng)D6，將高電壓組件區(qū)12及分裂閘極閃存區(qū)14中的光阻26去除。接著，進(jìn)行第二氧化步驟，在高電壓組件區(qū)12的操作區(qū)中，基材10的暴露表面形成第二氧化層28。在進(jìn)行該氧化部分的同時(shí)，原本分裂閘極閃存區(qū)14開(kāi)口23中如圖5所示的第一氧化層24，其厚度也會(huì)因此增厚，而形成第一氧化層24a。其中，第二氧化層28作為高電壓組件的閘極氧化層。
在本發(fā)明此一較佳實(shí)施例中，預(yù)計(jì)形成厚度約為1000的第二氧化層28，但是在同樣條件下，第一氧化層24變?yōu)榈谝谎趸瘜?4a的增加厚度卻不會(huì)等于1000。這是由于開(kāi)口23中已有第一氧化層24的存在，會(huì)使得氧化速率并不如第二氧化層28來(lái)的快。因此在形成厚度約為1000第二氧化層28的同樣制程條件與時(shí)間下，開(kāi)口23中的第一氧化層24a包括之前所形成的總和厚度，總共約只有1700左右。
請(qǐng)?jiān)賲⒄請(qǐng)D7，將高電壓組件區(qū)12與分裂閘極閃存區(qū)14表面的所有沉積層去除，該步驟可利用例如磷酸槽的濕蝕刻制程。接著，將高電壓組件區(qū)12與分裂閘極閃存區(qū)14中所有的浮置閘極層18去除，僅保留分裂閘極閃存區(qū)14中位于第一氧化層24a底下的浮置閘極層18。該部份保留下來(lái)的浮置閘極層18，即作為分裂閘極閃存的浮置閘極(Floating Gate)。并且在浮置閘極層18的去除步驟中，為了保護(hù)高電壓組件區(qū)12的第二氧化層28，可選擇性地利用光阻30覆蓋于其上，以避免蝕刻劑與第二氧化層28表面接觸，如此可獲得較佳的第二氧化層28質(zhì)量。
自圖7的步驟完成時(shí)，實(shí)際上已經(jīng)完成本發(fā)明的特征。但是，還可接著進(jìn)行后續(xù)制程，以完成高電壓組件與分裂閘極閃存的制作，如圖8所示。
舉例來(lái)說(shuō)，請(qǐng)參圖8，可進(jìn)行沉積與微影蝕刻制程，在高電壓組件區(qū)12與分裂閘極閃存區(qū)14中形成閘極層32，一般由復(fù)晶硅材料所構(gòu)成。其中，部分的閘極層32重疊于高電壓組件區(qū)12的操作區(qū)的第二氧化層28上，而作為高電壓組件的閘極。另外，部分的閘極層32重疊于分裂閘極閃存區(qū)14的第一氧化層24a上，以作為分裂閘極閃存的控制閘極。
并且可進(jìn)行離子植入步驟，以分別在高電壓組件區(qū)12以及分裂閘極閃存區(qū)14中，形成高電壓組件與分裂閘極閃存的源極與漏極。其中如高電壓組件區(qū)12中，位于第二氧化層28右端下方并位于N井區(qū)域中的N+區(qū)域，即為高電壓組件中的漏極部分，而位于第二氧化層28左端下方的的N+區(qū)域，即為高電壓組件中的源極部分，而閘極層32(復(fù)晶硅層)則位于源極與漏極之間。在高電壓組件區(qū)12的左側(cè)具有多個(gè)場(chǎng)氧化層16與多個(gè)P+區(qū)域的部分，為其它電路結(jié)構(gòu)，由于該部份并非本發(fā)明的重點(diǎn)，所以本發(fā)明不在此贅述也不限于此。另外，本發(fā)明并未在圖8的分裂閘極閃存區(qū)14中繪示分裂閘極閃存的源極與漏極部分，一般來(lái)說(shuō)源極與漏極會(huì)在分裂閘極閃存的兩側(cè)，也就是說(shuō)，在第一氧化層24a、浮置閘極層18與閘極層32的位置介于源極與漏極之間。
由于浮置閘極層18一般由復(fù)晶硅材料所構(gòu)成，所以當(dāng)利用本發(fā)明上述方法進(jìn)行制造時(shí)，在圖6的制造步驟中，裸露的浮置閘極層18的側(cè)面可能也會(huì)同時(shí)氧化增厚。為了解決此問(wèn)題，本發(fā)明在此也提出了一個(gè)制造方法。首先，在罩幕層20形成在高電壓組件區(qū)12以及分裂閘極閃存區(qū)14之前(即圖2的步驟之前)，先利用微影與蝕刻制程定義出高電壓組件區(qū)12中操作區(qū)位置，再形成罩幕層20于結(jié)構(gòu)上，此時(shí)，操作區(qū)中僅有罩幕層20。接著，當(dāng)再度利用微影與蝕刻制程來(lái)定義高電壓組件區(qū)12中的操作區(qū)時(shí)(圖5的步驟)，可控制光阻26的位置略較浮置閘極層18突出于操作區(qū)中。因此，再利用該方法所形成如圖6中結(jié)構(gòu)中，浮置閘極層18的側(cè)面即可受到罩幕層20的保護(hù)，而不會(huì)裸露在氧化環(huán)境中。
在分裂閘極閃存組件的制造過(guò)程中，需形成厚度較厚的氧化層，如果在分裂閘極閃存制作完成之后才制作高電壓組件，其氧化層制造所需的熱制程會(huì)對(duì)內(nèi)存質(zhì)量造成影響。因此，本發(fā)明整合分裂閘極閃存位于浮置閘極與控制閘極之間的氧化層制造以及高電壓組件的閘極氧化層(第二氧化層28)制造于同一制程中，其特點(diǎn)在于使分裂閘極閃存的氧化層(第一氧化層24和24a)分在兩次制程步驟中形成，并且在第二次的制程步驟中，也同時(shí)形成高電壓組件的閘極氧化層(第二氧化層28)。如此，可在不改變分裂閘極閃存經(jīng)歷熱制程次數(shù)的情況下，而保持分裂閘極閃存的質(zhì)量。
值得注意的是，以上圖1至圖8為本發(fā)明一較佳實(shí)施例，其它因高電壓組件、分裂閘極閃存組件結(jié)構(gòu)改變以及其它電路所需的制程，均可視需要而增加或減少，本發(fā)明不限于此。
并且，上述的浮置閘極層18或閘極層32的沉積、微影蝕刻與去除步驟、沉積層的沉積、微影蝕刻與去除步驟、光阻去除步驟、清潔步驟、氧化層形成步驟與離子植入步驟等等，均為現(xiàn)有技術(shù)，所以本發(fā)明并不在此贅述。而上述第一氧化層24、第一氧化層24a與第二氧化層28的形成厚度僅為舉例，可視產(chǎn)品不同而加以改變，本發(fā)明不限于此。
本發(fā)明的優(yōu)點(diǎn)之一為制作分裂閘極閃存與高電壓組件于同一集成電路中，如此可使一集成電路具有更多功能，而提高產(chǎn)品的應(yīng)用技術(shù)。
本發(fā)明的另一優(yōu)點(diǎn)為利用現(xiàn)有的分裂閘極閃存的制程來(lái)整合與高電壓組件的制作，并使分裂閘極閃存質(zhì)量并不會(huì)因高電壓組件的額外熱制程而降低，所以可保持原有的分裂閘極閃存質(zhì)量。
另外由于上述實(shí)施例中，高電壓組件與分裂閘極閃存組件的制程原本是在兩條生產(chǎn)線中單獨(dú)制造，當(dāng)本發(fā)明整合兩制程時(shí)，并不需重新設(shè)計(jì)高電壓組件或分裂閘極閃存的結(jié)構(gòu)，并且其光罩的圖形位置也不需加以改變，而不需另外花費(fèi)成本或時(shí)間重新設(shè)計(jì)。
可以理解的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，可以根據(jù)本實(shí)用新型的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本實(shí)用新型后附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種整合閃存與高電壓組件的制造方法，其特征在于，該制造方法至少包含提供一基材，該基材至少包含一高電壓組件區(qū)與至少一閃存區(qū)；形成一浮置閘極層于該基材上；定義出至少一閘極閃存的位置于該閃存區(qū)中；形成一閘極介電層于該閃存區(qū)中的部分該浮置閘極層上；去除該高電壓組件區(qū)中的部分浮置閘極層，以定義出至少一高電壓組件的一操作區(qū)；以及形成一閘極氧化層于該高電壓組件區(qū)的該操作區(qū)中。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，該高電壓組件區(qū)的該操作區(qū)中閘極氧化層的形成步驟，同時(shí)增厚該閘極介電層的厚度。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，還包括該浮置閘極層形成后，形成一罩幕層覆蓋于該浮置閘極層上；以及進(jìn)行一微影蝕刻制程，在該罩幕層中形成至少一開(kāi)口而暴露出該浮置閘極層，且該閘極介電層形成于該開(kāi)口中。
4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，還包括該浮置閘極層形成后，去除該高電壓組件區(qū)的該操作區(qū)中的部分浮置閘極層；形成一罩幕層覆蓋于該浮置閘極層上；以及進(jìn)行一微影蝕刻制程，在該罩幕層中形成至少一開(kāi)口而暴露出該浮置閘極層，且該閘極介電層形成于該開(kāi)口中。
5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，還包括在該浮置閘極層形成之前，于該基材中形成多個(gè)絕緣區(qū)域。
6.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，還包括在該形成該閘極氧化層步驟之后去除該浮置閘極層，僅保留位于該閘極介電層下的部分該浮置閘極層。
7.根據(jù)權(quán)利要求6所述的制造方法，其特征在于，在去除該浮置閘極層的步驟中，利用一光阻保護(hù)該高電壓組件區(qū)中的該閘極氧化層。
8.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，還包括形成一閘極層于該高電壓組件區(qū)與該閃存區(qū)，其中部分該閘極層重疊于該閘極介電層，且部分該閘極層重疊于該閘極氧化層上。
9.根據(jù)權(quán)利要求8所述的制造方法，其特征在于，還包括形成至少一源極與至少一漏極于該高電壓組件區(qū)，其中該高電壓組件區(qū)中的該閘極層位于該源極與該漏極之間。
10.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，還包括于該閃存區(qū)中形成至少一源極與至少一漏極，其中該閘極介電層位于該源極與該漏極之間。
全文摘要
一種整合閃存與高電壓組件的制造方法，可使閃存的氧化層制造與高電壓組件的氧化層制造整合于同一制程中。首先，使閃存位于浮置閘極與控制閘極之間的氧化層長(zhǎng)成一厚度。接著，形成高電壓組件的閘極氧化層，并且在高電壓組件的閘極氧化層的形成步驟中，也同時(shí)增厚之前所形成的氧化層至所需厚度。借此，可避免閃存區(qū)需遭受另外的熱制程而影響其質(zhì)量。
文檔編號(hào)H01L21/82GK1591825SQ03157989
公開(kāi)日2005年3月9日 申請(qǐng)日期2003年9月2日 優(yōu)先權(quán)日2003年9月2日
發(fā)明者吳浩銓, 曾健庭, 何大椿 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司