專利名稱：半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路。
背景技術(shù)：
在預(yù)充電操作期間，位線預(yù)充電電路將一對位線預(yù)充電到預(yù)定電壓電平。通常，將預(yù)充電電壓設(shè)定為電源電壓的一半Vcc/2，其為電源電壓Vcc和地電壓0V間的電壓的一半。
當(dāng)預(yù)充電電壓高于電源電壓的一半Vcc/2時(shí)，降低邏輯“高”電平數(shù)據(jù)的數(shù)據(jù)界限(data margin)。相反，當(dāng)預(yù)充電電壓低于電源電壓的一半Vcc/2時(shí)，降低邏輯“低”電平數(shù)據(jù)的數(shù)據(jù)界限。
更具體地說，在預(yù)充電操作期間，將一對位線預(yù)充電到電源電壓的一半Vcc/2的情況下，當(dāng)在有效操作期間選定字線時(shí)，在連接到該字線的存儲(chǔ)單元和位線對間出現(xiàn)電荷共用操作。此時(shí)，如果將位線對預(yù)充電到高于電源電壓的一半Vcc/2的電壓，PMOS位線讀出放大器不能適當(dāng)?shù)鼗蜃阋詫⒃撐痪€對上的數(shù)據(jù)的邏輯“高”電平放大到該電源電壓。
用相同的方式，如果將位線對預(yù)充電到低于電源電壓的一半Vcc/2的電壓，NMOS位線讀出放大器不能充分地或適當(dāng)?shù)貙⒃撐痪€對上的數(shù)據(jù)的邏輯“低”電平放大到地電壓。因此，在預(yù)充電操作期間，有必要將位線對的預(yù)充電電壓電平維持在電源電壓的一半Vcc/2。
圖1是說明傳統(tǒng)半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路的電路圖。該傳統(tǒng)位線預(yù)充電電路包括連接到安置在多個(gè)數(shù)據(jù)輸入/輸出線對IO1/IO1B、IO2/IO2B、IO3/IO3B和IO4/IO4B的左側(cè)的多個(gè)陣列位線對ABL1/ABL1B、ABL2/ABL2B、ABL3/ABL3B和ABL4/ABL4B的多個(gè)預(yù)充電電路14-1、14-2、14-3和14-4；連接到安置在多個(gè)數(shù)據(jù)輸入/輸出線對IO1/IO1B、IO2/IO2B、IO3/IO3B和IO4/IO4B的右側(cè)的多個(gè)陣列位線對ABL1/ABL1B、ABL2/ABL2B、ABL3/ABL3B和ABL4/ABL4B的多個(gè)位線絕緣電路16-1、16-2、16-3和16-4、多個(gè)PMOS位線讀出放大器12-1、12-2、12-3和12-4、和多個(gè)預(yù)充電電路14-5、14-6、14-7和14-8；連接在多個(gè)讀出位線對SBL1/SBL1B、SBL2/SBL2B、SBL3/SBL3B和SBL4/SBL4B和多個(gè)數(shù)據(jù)輸入/輸出線對IO1/IO1B、IO2/IO2B、IO3/IO3B和IO4/IO4B間的多個(gè)位線絕緣電路16-5、16-6、16-7和16-8，多個(gè)NMOS位線讀出放大器12-5、12-6、12-7和12-8、和多個(gè)數(shù)據(jù)輸入/輸出電路18-1、18-2、18-3和18-4。
在圖1中，標(biāo)號(hào)10-(i)、10-(i+1)以及10-(i+2)表示存儲(chǔ)單元陣列塊，以及參考標(biāo)號(hào)MC1、MC2、MC3和MC4表示存儲(chǔ)單元。
現(xiàn)在將描述圖1的預(yù)充電電路的操作。
預(yù)充電電路14-1、14-2、14-3、14-4、14-5、14-6、14-7和14-8各自包括三個(gè)NMOS晶體管。例如，預(yù)充電電路14-1包括NMOS晶體管N14、N15和N16。預(yù)充電電路14-2、14-3、14-4、14-5、14-6、14-7和14-8分別包括NMOS晶體管(N24、N25和N26)，.....，(N31、N32和N33)以及(N41、N42和N43)。
預(yù)充電電路14-1、14-2、14-3、14-4、14-5、14-6、14-7和14-8響應(yīng)各自的預(yù)充電控制信號(hào)PRE(i)、PRE(i+1)、PRE(i+2)，……，分別對陣列位線對ABL1/ABL1B、ABL2/ABL2B、ABL3/ABL3B和ABL4/ABL4B預(yù)充電。
位線絕緣電路16-1、16-2、16-3、16-4、16-5、16-6、16-7和16-8，每個(gè)包括兩個(gè)NMOS晶體管N1和N2，并且響應(yīng)各自的絕緣控制信號(hào)ISO(i)、ISO(i+1)、ISO(i+2)、……，使陣列位線對ABL1/ABL1B、ABL2/ABL2B、ABL3/ABL3B和ABL4/ABL4B分別與讀出位線對SBL1/SBL1B、SBL2/SBL2B、SBL3/SBL3B和SBL4/SBL4B絕緣。
數(shù)據(jù)輸入/輸出電路18-1、18-2、18-3和18-4，每個(gè)包括兩個(gè)NMOS晶體管N3和N4，并響應(yīng)列選信號(hào)CSL1，在各自的讀出位線對SBL1/SBL1B、SBL2/SBL2B、SBL3/SBL3B和SBL4/SBL4B和各自的數(shù)據(jù)輸入/輸出線對IO1/IO1B、IO2/IO2B、IO3/IO3B和IO4/IO4B間傳輸數(shù)據(jù)。
當(dāng)在字線WLj和陣列位線ABL1間出現(xiàn)短路時(shí)，以如下所述的方式操作該位線預(yù)充電電路。
在預(yù)充電操作期間，如果在內(nèi)部生成具有電源電壓Vcc的絕緣控制信號(hào)ISO(i)、ISO(i+1)、ISO(i+2)、……，以及具有電源電壓Vcc的預(yù)充電控制信號(hào)PRE(i)、PRE(i+1)、PRE(i+2)，……，接通NMOS晶體管N1、N2、N11-N16、N21-N26、N31-N36以及N41-N46。從而，將陣列位線對ABL1/ABL1B、ABL2/ABL2B、ABL3/ABL3B和ABL4/ABL4B和讀出位線對SBL1/SBL1B、SBL2/SBL2B、SBL3/SBL3B和SBL4/SBL4B預(yù)充電到預(yù)充電電壓VBL。另外，由于通過陣列位線ABL1，使對應(yīng)于存儲(chǔ)單元MC1的字線WLj短路，因此，電流從陣列位線ABL1流向連接到地電壓的字線WLj。由于將字線WLj連接到地電壓，因此陣列位線ABL1的預(yù)充電電壓電平降低了。
即，因?yàn)樾纬深A(yù)充電電路14-5部分的NMOS晶體管N12被接通，產(chǎn)生了通過NMOS晶體管N12的電流。因此，陣列位線ABL1的預(yù)充電電壓VBL的電平降低了。降低的陣列位線ABL1的預(yù)充電電壓電平影響相鄰的陣列位線ABL3，施加具有邏輯“高”電平的預(yù)充電控制信號(hào)PRE(i+1)，然后接通預(yù)充電電路14-7內(nèi)的NMOS晶體管N32，因此，使陣列位線ABL3的預(yù)充電電壓電平降低。
相應(yīng)地，NMOS位線讀出放大器12-5和12-7可能不能充分地或適當(dāng)?shù)胤糯髷?shù)據(jù)的邏輯“低”電平。
圖2說明圖1的典型的預(yù)充電電路14-5的布局。參照圖1和2，標(biāo)號(hào)N11S、N12S和N13S分別表示NMOS晶體管N11、N12和N13的源極區(qū)。標(biāo)號(hào)N11D、N12D和N13D分別表示NMOS晶體管N11、N12和N13的漏極區(qū)。標(biāo)號(hào)N11G、N12G和N13G分別表示NMOS晶體管N11、N12和N13的柵極。參考標(biāo)號(hào)l1、l2和l3分別表示NMOS晶體管N11、N12和N13的溝道(designate channel)長度。
如圖2所示，在半導(dǎo)體襯底(未示出)中形成NMOS晶體管N11、N12和N13的有源區(qū)30并具有矩形形狀。具有“T”形的柵極體32形成在有源區(qū)30上并形成用于NMOS晶體管N11、N12和N13的柵極。柵極體(gate body)32的左邊延伸部分N11G形成NMOS晶體管N11的柵極，柵極體32的向上延伸部分N12G形成NMOS晶體管N12的柵極，以及柵極體32的向下延伸部分N13G形成NMOS晶體管N13的柵極。因此，NMOS晶體管N11、N12和N13的柵極N11G、N12G和N13G形成在單個(gè)本體32中。在有源區(qū)30中的柵極N11G的兩側(cè)形成NMOS晶體管N11的源區(qū)N11S和漏區(qū)N11D。在有源區(qū)30的柵極N12G的兩側(cè)形成NMOS晶體管N12的源區(qū)N12S和漏區(qū)N12D。在有源區(qū)30的柵極N13G的兩側(cè)形成NMOS晶體管N13的源漏區(qū)N13S和N13D。因此，有源區(qū)30的左邊和上面部分形成用于NMOS晶體管N11和N12的共源極N11S、N12S，以及有源區(qū)30的左邊和下面部分形成用于NMOS晶體管N11的漏極N11D和NMOS晶體管N13的源極N13S。另外，有源區(qū)30的右邊部分形成用于NMOS晶體管N12和N13的共漏極N12D和N13D。
如圖2所示，與各自的溝道寬度相比，NMOS晶體管N12和N13的溝道長度l2和l3較短，因此，晶體管N12和N23的阻抗較小。
圖1的其他預(yù)充電電路的布局與圖2類似。
因此，在傳統(tǒng)的位線預(yù)充電電路中，存在的問題在于當(dāng)在字線WLj和陣列位線ABL1間形成短路時(shí)，具有該短路的陣列位線ABL1的預(yù)充電電壓電平和相鄰的陣列位線ABL3的預(yù)充電電壓電平降低。因此，電流通過NMOS晶體管N12和N32從預(yù)充電電壓VBL生成線流入位線預(yù)充電電路14-5和14-7，NMOS晶體管N12和N32分別各自形成預(yù)充電電路14-5和14-7的一部分，從而導(dǎo)致該預(yù)充電電壓生成線中的電壓降。另外，在半導(dǎo)體存儲(chǔ)器器件的備用操作期間，這種電流繼續(xù)流動(dòng)，以致增加了備用電流消耗。
在制造半導(dǎo)體存儲(chǔ)器器件時(shí)，由于工藝變化，在字線和位線對間可出現(xiàn)短路。當(dāng)這種短路出現(xiàn)時(shí)，通常通過用冗余存儲(chǔ)單元代替連接到該短路字線的標(biāo)準(zhǔn)存儲(chǔ)單元來修補(bǔ)該半導(dǎo)體存儲(chǔ)器器件。
在修補(bǔ)過的半導(dǎo)體存儲(chǔ)器器件中，當(dāng)將與冗余存儲(chǔ)單元相連的位線對預(yù)充電到預(yù)充電電壓時(shí)，同時(shí)預(yù)充電與該標(biāo)準(zhǔn)存儲(chǔ)單元相連的短路位線對。另外，由于在該短路的字線和與該標(biāo)準(zhǔn)存儲(chǔ)單元相連的短路的位線對間形成電流通路，降低了位線對的預(yù)充電電壓電平。該位線對的降低的電壓電平影響連接到另一位線對的預(yù)充電電路，從而由于降低了施加在該另一位線對的預(yù)充電電壓電平，使半導(dǎo)體存儲(chǔ)器器件整體上的操作特性和可靠性降級(jí)。
另外，該傳統(tǒng)的位線預(yù)充電電路被設(shè)計(jì)成形成該預(yù)充電電路的晶體管具有小電阻的情況下設(shè)計(jì)的。因此，當(dāng)降低該短路的位線的預(yù)充電電壓電平時(shí)，很容易降低預(yù)充電電壓生成線的電壓電平并使備用電流消耗增加。

發(fā)明內(nèi)容
在克服如上所述的問題的努力中，本發(fā)明的一個(gè)實(shí)施例的特性在于提供了用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，其能在字線和位線對間出現(xiàn)短路時(shí)，減少預(yù)充電電壓生成線中的電壓降。
本發(fā)明的一個(gè)實(shí)施例的特征在于提供了用于半導(dǎo)體存儲(chǔ)器器件的預(yù)充電電路，該預(yù)充電電路包括第一和第二晶體管，這兩個(gè)晶體管串聯(lián)連接在位線對之間，并各自具有將預(yù)充電控制信號(hào)施加于其上的柵極，以便響應(yīng)所述預(yù)充電控制信號(hào)，將預(yù)充電電壓傳輸?shù)剿鑫痪€對；第三晶體管，其連接在所述位線對之間，并具有將所述預(yù)充電控制信號(hào)接收為用于均衡所述位線對的電壓電平的輸入的柵極；其中所述第一和第二晶體管具有大于所述第三晶體管的溝道長度，因此所述第一和第二晶體管具有高于所述第三晶體管的阻抗。
根據(jù)本發(fā)明的一個(gè)實(shí)施例的另一特征，提供一種用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括多個(gè)預(yù)充電電路，每個(gè)連接在位線對之間，以便響應(yīng)預(yù)充電控制信號(hào)，將各自的位線對預(yù)充電到預(yù)充電電壓；以及預(yù)充電電壓傳輸電路，用于響應(yīng)所述預(yù)充電控制信號(hào)，將所述預(yù)充電電壓傳輸?shù)剿鲱A(yù)充電電路，其中所述預(yù)充電電壓傳輸電路連接到至少兩個(gè)預(yù)充電電路。
所述預(yù)充電電壓傳輸電路最好具有高于所述預(yù)充電電路的阻抗。
最好，所述位線預(yù)充電電路包括第一和第二NMOS晶體管，它們串聯(lián)連接在所述位線對之間并具有將所述預(yù)充電控制信號(hào)接收為輸入的柵極，用于響應(yīng)所述預(yù)充電控制信號(hào)，將所述預(yù)充電電壓傳輸?shù)剿鑫痪€對；以及第三NMOS晶體管，連接在所述位線對之間并具有將所述預(yù)充電控制信號(hào)接收為輸入的柵極，用于響應(yīng)所述預(yù)充電控制信號(hào)，均衡所述位線對的電壓電平。
所述預(yù)充電電壓傳輸電路最好包括連接在所述第一和第二NMOS晶體管的公共節(jié)點(diǎn)和提供所述預(yù)充電電壓的預(yù)充電電壓生成線之間、并具有將所述預(yù)充電控制信號(hào)施加于其上的柵極的第四NMOS晶體管。
根據(jù)本發(fā)明的一個(gè)實(shí)施例的另一特征，提供一種用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括多個(gè)字線，分別響應(yīng)多個(gè)字線選擇信號(hào)對其進(jìn)行選擇；多個(gè)位線對，垂直于所述字線形成，并響應(yīng)多個(gè)列選信號(hào)對其進(jìn)行選擇；多個(gè)存儲(chǔ)單元，每個(gè)連接在多個(gè)字線中的一個(gè)和多個(gè)位線對的一對之間；多個(gè)預(yù)充電電路，用于響應(yīng)多個(gè)預(yù)充電控制信號(hào)，預(yù)充電所述多個(gè)位線對，其中每個(gè)預(yù)充電電路包括第一和第二NMOS晶體管，這兩個(gè)晶體管串聯(lián)連接在所述多個(gè)位線對的一對之間并具有將所述多個(gè)預(yù)充電控制信號(hào)的一個(gè)接收為輸入的柵極，用于響應(yīng)所述多個(gè)預(yù)充電控制信號(hào)的一個(gè)，將預(yù)充電電壓傳輸?shù)蕉鄠€(gè)位線對的一對；以及第三NMOS晶體管，該晶體管連接在所述多個(gè)位線對的所述對之間并具有將所述預(yù)充電控制信號(hào)接收為輸入的柵極，用于響應(yīng)所述預(yù)充電控制信號(hào)的所述一個(gè)，均衡所述多個(gè)位線對的所述對的電壓電平，以及所述第一和第二晶體管具有大于所述第三晶體管的溝道長度，因此所述第一和第二晶體管具有高于所述第三晶體管的阻抗。
根據(jù)本發(fā)明的一個(gè)實(shí)施例的另一特征，提供一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括多個(gè)字線，分別由多個(gè)字線選擇信號(hào)選擇；多個(gè)位線對，垂直于所述多個(gè)字線形成并由多個(gè)列選信號(hào)選擇；多個(gè)存儲(chǔ)單元，每一個(gè)連接在所述多個(gè)字線的一個(gè)字線和所述多個(gè)位線對的一對之間；多個(gè)預(yù)充電電路，用于響應(yīng)多個(gè)預(yù)充電控制信號(hào)，對所述多個(gè)位線對預(yù)充電；以及多個(gè)預(yù)充電電壓傳輸電路，用于響應(yīng)所述多個(gè)預(yù)充電控制信號(hào)，將預(yù)充電電壓傳輸?shù)剿鲱A(yù)充電電路。
最好，每一個(gè)所述預(yù)充電電壓傳輸電路的阻抗高于所述預(yù)充電電路的阻抗。
最好，每個(gè)預(yù)充電電路包括第一和第二NMOS晶體管，它們串聯(lián)連接在所述多個(gè)位線對的一對之間并具有接收所述多個(gè)預(yù)充電控制信號(hào)的一個(gè)預(yù)充電控制信號(hào)作為輸入的柵極，用于響應(yīng)所述預(yù)充電控制信號(hào)，將所述預(yù)充電電壓傳輸?shù)剿龆鄠€(gè)位線對的所述位線對；以及第三NMOS晶體管，其連接在所述多個(gè)位線對的所述對之間并具有接收所述預(yù)充電控制信號(hào)的柵極。
最好，每一個(gè)所述預(yù)充電電壓傳輸電路對應(yīng)于預(yù)定數(shù)目的預(yù)充電電路，所述預(yù)定數(shù)目的預(yù)充電電路彼此相鄰并由相同的列選信號(hào)選擇。
每一個(gè)所述預(yù)充電電壓傳輸電路最好包括連接到形成所述預(yù)充電電路并響應(yīng)所述預(yù)充電控制信號(hào)接通的所述第一和第二NMOS晶體管的公共節(jié)點(diǎn)的第四NMOS晶體管。
根據(jù)本發(fā)明的實(shí)施例的另一特征，提供一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括在第一位線區(qū)中形成的第一預(yù)充電電路以及在第二位線區(qū)中形成的第二預(yù)充電電路，包括第一晶體管，形成在所述第一位線區(qū)中；以及第二晶體管，形成在所述第二位線區(qū)中，其中所述第一晶體管的溝道從所述第一位線區(qū)的第一區(qū)開始并延伸至所述第二位線區(qū)。
所述第一晶體管的所述溝道最好延伸到所述第一位線區(qū)的第二區(qū)。
所述第一和第二區(qū)最好連接到相同的位線區(qū)。
所述第二晶體管的溝道最好從所述第二位線區(qū)開始并在所述第一位線區(qū)中結(jié)束。
根據(jù)本發(fā)明的實(shí)施例的另一特征，提供一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，具有第一位線區(qū)和第二位線區(qū)，在所述第一位線區(qū)中形成第一晶體管，以及在所述第二位線區(qū)中形成第二晶體管，包括第一有源區(qū)，在其中形成所述第一晶體管；第二有源區(qū)，在其中形成所述第二晶體管；第三有源區(qū)，在其中形成第三晶體管，其中所述第一有源區(qū)的一端連接到所述第二有源區(qū)的一端，以及所述第二有源區(qū)的所述一端連接到所述第三有源區(qū)的一端。
最好，穿過所述第一位線區(qū)和所述第二位線區(qū)，形成所述第三晶體管。
最好分別在所述第一、第二和第三有源區(qū)中形成所述第一、第二和第三晶體管的溝道。


通過參考附圖，更詳細(xì)地描述優(yōu)選實(shí)施例，對本領(lǐng)域的普通技術(shù)人員來說，本發(fā)明的上述和其他特征和優(yōu)點(diǎn)將變得更顯而易見，其中圖1是說明根據(jù)現(xiàn)有技術(shù)的半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路的電路圖；圖2說明根據(jù)現(xiàn)有技術(shù)的預(yù)充電電路的布局；圖3是說明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路的電路圖；圖4說明根據(jù)本發(fā)明的實(shí)施例的預(yù)充電電路的布局；圖5是說明根據(jù)本發(fā)明的另一實(shí)施例的預(yù)充電電路的布局。
具體實(shí)施例方式
在2002年8月6日提交的，名為“Bit Line Pre-Charge Circuitof Semiconductor Memory Device and Layout Method Thereof”的韓國專利申請No.2002-46378在此一并作為參考。
現(xiàn)在，在下文中，將參考附圖來更全面地描述本發(fā)明，其中示出了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可用不同的形式來實(shí)現(xiàn)，不應(yīng)當(dāng)視為限定到在此闡述的實(shí)施例。相反，提供這些實(shí)施例以便該公開的內(nèi)容將是全面和完整的，并且將全面地將本發(fā)明的范圍傳達(dá)到本領(lǐng)域的技術(shù)人員。在各處相同的標(biāo)號(hào)表示相同的元件。
圖3是說明根據(jù)本發(fā)明的實(shí)施例的位線預(yù)充電電路的電路圖。圖1和3中相同的標(biāo)號(hào)表示相同的元件。
如圖3所示，本發(fā)明的位線預(yù)充電電路包括圖1中的所有元件，但還包括在預(yù)充電電壓VBL生成線與預(yù)充電電路14-1和14-3之間的NMOS晶體管N50，該預(yù)充電電路14-1和14-3連接在陣列位線對ABL1/ABL1B和ABL3/ABL3B間、并且彼此相鄰且通過相同的列選信號(hào)來選擇。本發(fā)明的位線預(yù)充電電路進(jìn)一步包括在預(yù)充電電壓VBL生成線和彼此相鄰并且用相同的列選信號(hào)選擇的預(yù)充電電路14-5和14-7間的NMOS晶體管N51。除NMOS晶體管N50和N51外，本發(fā)明的位線預(yù)充電電路進(jìn)一步包括在圖1的傳統(tǒng)位線預(yù)充電電路中缺少的NMOS晶體管N52和N53。
NMOS晶體管N52位于預(yù)充電電壓VBL生成線和連接在陣列位線對ABL2/ABL2B和ABL4/ABL4B間的預(yù)充電電路14-2和14-4之間，以及NMOS晶體管N53位于預(yù)充電電壓VBL生成線和預(yù)充電電路14-6和14-8之間。
NMOS晶體管N50具有一個(gè)連接到分別形成預(yù)充電電路14-1和14-3的NMOS晶體管(N14，N15)和(N34，N35)的共同節(jié)點(diǎn)的源極，預(yù)充電電路14-1和14-3彼此相鄰，連接在陣列位線對ABL1/ABL1B以及ABL3/ABL3B之間，并由相同的列選信號(hào)CSL1選擇。NMOS晶體管N50進(jìn)一步具有一個(gè)接收相應(yīng)的預(yù)充電控制信號(hào)PRE(i)的柵極和一個(gè)連接到預(yù)充電電壓VBL的漏極。
NMOS晶體管N51具有一個(gè)連接到分別形成預(yù)充電電路14-5和14-7的NMOS晶體管(N12、N13)和(N32，N33)的共同節(jié)點(diǎn)的源極、一個(gè)將相應(yīng)的預(yù)充電控制信號(hào)PRE(i+1)施加于其上的柵極以及一個(gè)連接到預(yù)充電電壓VBL的漏極。
NMOS晶體管N52具有一個(gè)連接到分別形成預(yù)充電電路14-2和14-4的NMOS晶體管(N24，N25)和(N44，N45)的共同節(jié)點(diǎn)的源極、一個(gè)接收相應(yīng)的預(yù)充電控制信號(hào)PRE(i+1)的柵極以及一個(gè)連接到預(yù)充電電壓VBL的漏極。
NMOS晶體管N53具有一個(gè)連接到分別形成預(yù)充電電路N14-6和N14-8的NMOS晶體管(N22，N23)和(N42，N43)的共同節(jié)點(diǎn)的源極、一個(gè)將相應(yīng)的預(yù)充電控制信號(hào)PRE(i+2)施加于其上的柵極以及一個(gè)將預(yù)充電電壓VBL施加于其上的漏極。
NMOS晶體管N50、N51、N52和N53具有高于形成充電電路14-1至14-8的NMOS晶體管的阻抗。
下面將描述圖3中的位線預(yù)充電電路的操作，假定在字線WLj和陣列位線ABL1間形成短路。
在一個(gè)預(yù)充電操作期間，當(dāng)內(nèi)部生成絕緣控制信號(hào)ISO(i)、ISO(i+1)和ISO(i+2)以及預(yù)充電控制信號(hào)PRE(i)、PRE(i+1)和PRE(i+2)，其中每個(gè)信號(hào)具有電源電壓Vcc時(shí)，接通在預(yù)充電電路14-1至14-8內(nèi)的NMOS晶體管和絕緣電路16-1至16-2。當(dāng)接通預(yù)充電電路14-1至14-8內(nèi)的NMOS晶體管和絕緣電路16-1至16-2時(shí)，將陣列位線對ABL1/ABL1B、ABL2/ABL2B、ABL3/ABL3B和ABL4/ABL4B，以及讀出位線對SBL1/SBL1B、SBL2/SBL2B、SBL3/SBL3B和SBL4/SBL4B被預(yù)充電到預(yù)充電電壓VBL。
當(dāng)在與存儲(chǔ)單元MC1相連的字線WLj與陣列位線ABL1間形成短路時(shí)，因?yàn)樽志€WLj連接到地電壓，因此，一開始陣列位線ABL1的電壓電平會(huì)降低到地電壓電平。然而，與傳統(tǒng)的位線預(yù)充電電路不同的是，在初始電壓降至本發(fā)明的陣列位線ABL1中的地電壓電平后，因?yàn)镹MOS晶體管N51防止電流從預(yù)充電電壓VBL生成線流向字線WLj，因此預(yù)充電電壓VBL電平不會(huì)降低到影響相鄰的位線的程度。
NMOS晶體管N51連接在預(yù)充電電路14-5的NMOS晶體管N12和預(yù)充電電壓VBL生成線之間。NMOS晶體管N51具有大的阻抗，其受預(yù)充電控制信號(hào)PRE(i+1)的控制。NMOS晶體管N51的阻抗大于形成預(yù)充電電路14-5的NMOS晶體管N12和N13的阻抗。因此，由于NMOS晶體管N51的位置和高阻抗，非常小的電流從預(yù)充電電壓VBL生成線流向連接到地電壓的字線WLj。因此，由于NMOS晶體管N51有效地阻止電流從預(yù)充電電壓VBL生成線流向字線WLj和地，所以預(yù)充電電壓VBL生成線的電壓電平?jīng)]有降低，并且不會(huì)不利地影響半導(dǎo)體器件的操作特性或可靠性。
僅在半導(dǎo)體存儲(chǔ)器器件的預(yù)充電操作期間，接通NMOS晶體管N50、N51、N52和N53并且將預(yù)充電電壓VBL提供給該預(yù)充電電路14-1至14-8，并且在備用方式期間斷開上述晶體管，從而降低備用電流消耗。
圖4是根據(jù)本發(fā)明的實(shí)施例的位線預(yù)充電電路的布局。參考標(biāo)號(hào)N11S、N12S和N13S分別表示NMOS晶體管N11、N12和N13的源極區(qū)。參考標(biāo)號(hào)N11D、N12D和N13D分別表示NMOS晶體管N11、N12和N13的漏極區(qū)。參考標(biāo)號(hào)N11G、N12G和N13G分別表示NMOS晶體管N11、N12和N13的柵極。參考標(biāo)號(hào)N31S、N32S和N33S分別表示NMOS晶體管N31、N32和N33的源極區(qū)。參考標(biāo)號(hào)N31D、N32D和N33D分別表示NMOS晶體管N31、N32和N33的漏極區(qū)。參考標(biāo)號(hào)N31G、N32G和N33G分別表示NMOS晶體管N31、N32和N33的柵極。參考標(biāo)號(hào)N51S、N51D和N51G分別表示NMOS晶體管N51的源極、漏極和柵極。參考標(biāo)號(hào)l1、l2、l3、l4、l5、l6和l7分別表示NMOS晶體管N11、N12、N13、N31、N32、N33和N51的溝道長度。
更具體地說，通過陣列位線ABL1(未示出)以及陣列位線ABL3(未示出)，形成NMOS晶體管N51的柵極N51G，在形成陣列位線ABL1的部分形成漏極N51D，以及在形成陣列位線ABL3的部分形成源極N51S。因此，如圖4所示，NMOS晶體管N51的溝道長度l7遠(yuǎn)大于其他晶體管N11、N12、N13、N31、N32和N33的溝道長度l1至l6，這是由于NMOS晶體管N51的溝道沿柵極N51G的縱向延伸。因此，NMOS晶體管N51具有大于其他NMOS晶體管N11、N12、N13、N31、N32和N33的阻抗，從而抑制電流從預(yù)充電電壓生成線流向字線。可交換漏極N51D和源極N51S的位置。
為實(shí)現(xiàn)上述布置，在半導(dǎo)體襯底(未示出)中提供有源區(qū)60。有源區(qū)60包括沿水平方向延伸并彼此平行的兩個(gè)分支，上分支和下分支，其中這些分支在其右端彼此連接、有源區(qū)還包括連接到下分支的右端并向分支的相反方向延伸的第一細(xì)長條、連接到第一細(xì)長條的一端并垂直于該第一細(xì)長條延伸的第二細(xì)長條，以及連接到該第二細(xì)長條的上端并在水平方向安置的第三細(xì)長條。
NMOS晶體管N11的柵極N11G沿水平方向，在分支的上分支上延伸。NMOS晶體管N11的源極N11S和漏極N11D在上分支中的柵極N11G的兩端形成。
NMOS晶體管N12和N13的柵極N12G和N13G在上分支的兩端形成并垂直于柵極N11G。將柵極N12G和N13G連接到柵極N11G的右端。在上分支中，在柵極N12G的兩端形成NMOS晶體管N12的源極N12S和漏極N12D，以及在上分支中，在柵極N13G的兩端也形成NMOS晶體管N13的源極N13S和漏極N13D。
因此，將上分支的左上部分用作NMOS晶體管N11和N12的共源極N11S和N12S。將上分支的左下部分用作NMOS晶體管N11的漏極N11D和NMOS晶體管N13的源極N13S。將上分支的右面部分用作NMOS晶體管N12和N13的共漏極N12D和N13D。
串聯(lián)連接?xùn)艠ON12G和N13G。參考標(biāo)號(hào)l1、l2和l3分別表示NMOS晶體管N11、N12和N13的溝道長度。
NMOS晶體管N31的柵極N31G在水平方向沿下分支延伸。在下分支中，在柵極N31G的兩端形成NMOS晶體管N31的源極N31S和漏極N31D。
在垂直于柵極N31G的下分支的兩端形成NMOS晶體管N32和N33的柵極N32G和N33G，并將其連接到柵極N31G的右端。串聯(lián)連接?xùn)艠ON32G和N33G。參考標(biāo)號(hào)l4、l5和l6分別表示NMOS晶體管N31、N32和N33的溝道長度。
因此，將下分支的左上部分分別用作NMOS晶體管N31和N32的共源極N31S和N32S。將下分支的左下部分用作NMOS晶體管N31的漏極N31D和NMOS晶體管N33的源極N33S。將上下分支的右面部分以及有源區(qū)的第一細(xì)長條用作NMOS晶體管N12、N13、N32、N33的共漏極N12D、N13D、N32D、N33D以及用作源極N51S。
串聯(lián)連接NMOS晶體管N12、N13、N32和N33的柵極N12G、N13G、N32G和N33G。在單個(gè)本體62中形成柵極N11G、N12G、N13G、N31G、N32G和N33G。在漏極N51D和用作N12D、N13D、N32D、N33D及NMOS晶體管的源極N51S的共用區(qū)間形成NMOS晶體管N51的柵極N51G。
如圖4所示，NMOS晶體管N51的溝道長度l7大于NMOS晶體管N51的溝道寬度，以便NMOS晶體管N51的阻抗大于NMOS晶體管N12、N13、N32和N33的阻抗。
在圖4中，具有高阻抗的一個(gè)NMOS晶體管N51在兩個(gè)相鄰的陣列位線對間形成，但在陣列位線對的每一對間也可形成。
通過在圖4所示的布局中形成根據(jù)本發(fā)明的預(yù)充電電路，在預(yù)充電操作期間，即使在字線和陣列位線對間形成短路，仍可防止預(yù)充電電壓VBL生成線的電壓降，。另外，因?yàn)樵趥溆梅绞狡陂g斷開NMOS晶體管N50、N51、N52和N53，降低了備用電流消耗，所以在備用方式期間，電流不會(huì)流過形成預(yù)充電電路的NMOS晶體管。
圖5是說明根據(jù)本發(fā)明的另一實(shí)施例的預(yù)充電電路的布局。圖5說明分別形成預(yù)充電電路14-5和14-7，連接在陣列位線對ABL1/ABL1B(未示出)和ABL3/ABL3B(未示出)間的NMOS晶體管(N11、N12和N13)以及(N31、N32和N33)的布局。
在圖5中，參考標(biāo)號(hào)L1、L2、L3、L4、L5和L6分別表示NMOS晶體管N11、N12、N13、N31、N32和N33的溝道長度。
在半導(dǎo)體襯底(未示出)中形成具有與圖4中的有源區(qū)60相同形狀的有源區(qū)70。即，有源區(qū)70包括兩個(gè)分支，上分支和下分支，各自沿水平方向延伸并彼此平行、還包括連接到下分支的右端的第一細(xì)長條、連接到第一細(xì)長條的右端并垂直于第一細(xì)長條延伸的第二細(xì)長條，以及連接到第二細(xì)長條的上端并在水平方向延伸的第三細(xì)長條。
在覆蓋分支的右面部分、第一細(xì)長條、第二細(xì)長條和第三細(xì)長條的左面部分的單個(gè)本體72中形成NMOS晶體管N12、N13、N32和N33的柵極N12G、N13G、N32G和N33G。分別沿上下分支形成NMOS晶體管N11和N31的柵極N11G和N31G并垂直于柵極N12G、N13G、N32G和N33G。在單個(gè)本體72中形成NMOS晶體管N11、N12、N13、N31、N32和N33的所有柵極N11G、N12G、N13G、N31G、N32G和N33G。
上分支的左上部分形成NMOS晶體管N11和N12的源極N11S和N12S，上分支的左下部分形成NMOS晶體管N11和N13的漏極N11D和源極N13S，下分支的左上部分形成NMOS晶體管N31和N32的源極N31S和N32S，以及下分支的左下部分分別形成NMOS晶體管N31和N33的漏極N31D和源極N33S。NMOS晶體管N12、N13、N32和N33的漏極N12D、N13D、N32D和N33D是共用的并且形成在第三細(xì)長條的右面部分中，該部分未被柵極覆蓋。
更具體地說，在陣列位線ABL1/ABL1B(未示出)對的區(qū)域中形成連接到預(yù)充電電壓VBL生成線(未示出)的NMOS晶體管N12、N13、N32和N33的漏極N12D、N13D、N32D和N33D。N12D、N13D、N32D和N33D又連接到NMOS晶體管N12、N13、N32和N33的溝道的第一端。這些溝道延伸到陣列位線ABL 3B(未示出)的區(qū)域并具有連接到NMOS晶體管N12、N13、N32和N33的源極的第二端。即，將NMOS晶體管N12和N13的溝道的各自的第二端連接到在上分支中形成的各自的源極N12S和N13S，以便NMOS晶體管N12和N13分別具有溝道長度L2和L3。NMOS晶體管N32和N33的溝道的各自的第二端連接到在下分支中形成的各自的源極N32S和N33S，以便NMOS晶體管N32和N33分別具有溝道長度L5和L6。
如圖5所示，形成預(yù)充電電路的NMOS晶體管N12、N13、N32和N33與各自的溝道寬度比較起來，具有較長的溝道長度，以便NMOS晶體管N12、N13、N32和N33的阻抗大于NMOS晶體管N1和N31的阻抗。
具有圖5所示的布局的位線預(yù)充電電路不具有連接在預(yù)充電電壓VBL生成線(未示出)和預(yù)充電電路14-1至14-8(未示出)間的高阻抗NMOS晶體管N50、N51、N52和N53。在圖5所示的實(shí)施例中，通過拉長形成預(yù)充電電路14-1至14-8的NMOS晶體管的溝道長度，配置形成預(yù)充電電路14-1至14-8(未示出)的NMOS晶體管以便使其具有高阻抗。
另外，在圖5的位線預(yù)充電電路中，形成預(yù)充電電路14-5和14-7(未示出)的有源區(qū)和NMOS晶體管N11、N12、N13、N31、N32和N33的柵極，它們均1)連接在陣列位線對ABL1/ABL1B和ABL3/ABL3B(未示出)之間，2)彼此相鄰，以及3)由相同列選信號(hào)CSL1(未示出)選擇，分別形成在單個(gè)本體70中。
因此，即使在預(yù)充電操作期間陣列位線對的電壓電平降低了，形成預(yù)充電電路的NMOS晶體管的高阻抗防止電流從陣列位線對流入預(yù)充電電壓VBL生成線，從而防止預(yù)充電電壓VBL生成線的電壓電平降低。另外，在半導(dǎo)體存儲(chǔ)器器件的備用操作中，由于形成預(yù)充電電路的NMOS晶體管的高阻抗，導(dǎo)致備用電流消耗降低。
在此已經(jīng)公開了本發(fā)明的優(yōu)選實(shí)施例，盡管采用特定的術(shù)語，僅在一般和描述性的意義上使用它們并用于解釋而不是為了限制。因此，本領(lǐng)域的普通技術(shù)人員將理解到在不脫離權(quán)利要求書闡述的本發(fā)明的精神和范圍的情況下，在形式和詳細(xì)內(nèi)容上可做出各種改變。
權(quán)利要求
1.一種用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括第一和第二晶體管，其串聯(lián)連接在一個(gè)位線對之間，并各自具有一個(gè)柵極，該柵極上施加了預(yù)充電控制信號(hào)，以便響應(yīng)所述預(yù)充電控制信號(hào)，將預(yù)充電電壓傳輸?shù)剿鑫痪€對；第三晶體管，連接在所述位線對之間并具有一個(gè)柵極，該柵極把接收的所述預(yù)充電控制信號(hào)作為輸入，用于均衡所述位線對的電壓電平；其中所述第一和第二晶體管具有大于所述第三晶體管的溝道長度，以便所述第一和第二晶體管具有高于所述第三晶體管的阻抗。
2.一種用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括多個(gè)預(yù)充電電路，其中每個(gè)連接在位線對之間，用于響應(yīng)預(yù)充電控制信號(hào)，將各自的位線對預(yù)充電到預(yù)充電電壓；以及預(yù)充電電壓傳輸電路，用于響應(yīng)所述預(yù)充電控制信號(hào)，將所述預(yù)充電電壓傳輸?shù)剿鲱A(yù)充電電路，其中所述預(yù)充電電壓傳輸電路連接到至少兩個(gè)預(yù)充電電路。
3.如權(quán)利要求2所述的位線預(yù)充電電路，其中所述預(yù)充電電壓傳輸電路具有高于所述預(yù)充電電路的阻抗。
4.如權(quán)利要求2所述的位線預(yù)充電電路，其中所述位線預(yù)充電電路包括第一和第二NMOS晶體管，其串聯(lián)連接在所述位線對之間并具有一個(gè)柵極，該柵極把接收的所述預(yù)充電控制信號(hào)作為輸入，以便響應(yīng)所述預(yù)充電控制信號(hào)，將所述預(yù)充電電壓傳輸?shù)剿鑫痪€對；以及第三NMOS晶體管，連接在所述位線對之間并具有一個(gè)柵極，該柵極把接收的所述預(yù)充電控制信號(hào)作為輸入，以便響應(yīng)所述預(yù)充電控制信號(hào)，均衡所述位線對的電壓電平。
5.如權(quán)利要求4所述的位線預(yù)充電電路，其中所述預(yù)充電電壓傳輸電路包括連接在所述第一和第二NMOS晶體管的公共節(jié)點(diǎn)和提供所述預(yù)充電電壓的預(yù)充電電壓生成線之間、并具有柵極的第四NMOS晶體管，在該柵極上施加了所述預(yù)充電控制信號(hào)。
6.一種用于半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括多個(gè)字線，分別響應(yīng)多個(gè)字線選擇信號(hào)對其進(jìn)行選擇；多個(gè)位線對，垂直于所述字線形成，并響應(yīng)多個(gè)列選信號(hào)對其進(jìn)行選擇；多個(gè)存儲(chǔ)單元，每個(gè)連接在所述多個(gè)字線的一個(gè)和所述多個(gè)位線對的一個(gè)之間；和多個(gè)預(yù)充電電路，用于響應(yīng)多個(gè)預(yù)充電控制信號(hào)，對所述多個(gè)位線對預(yù)充電，其中每個(gè)預(yù)充電電路包括第一和第二NMOS晶體管，其串聯(lián)連接在所述多個(gè)位線對的一對之間并具有將所述多個(gè)預(yù)充電控制信號(hào)中的一個(gè)接收作為輸入的柵極，用于響應(yīng)所述多個(gè)預(yù)充電控制信號(hào)的所述一個(gè)，將所述預(yù)充電電壓傳輸?shù)剿龆鄠€(gè)位線對的所述對；以及第三NMOS晶體管，其連接在所述多個(gè)位線對的所述對之間并具有將所述多個(gè)預(yù)充電控制信號(hào)中的所述一個(gè)接收作為輸入的柵極，用于響應(yīng)所述預(yù)充電控制信號(hào)的所述一個(gè)，均衡所述多個(gè)位線對的所述對的電壓電平，并且所述第一和第二晶體管具有大于所述第三晶體管的溝道長度，以便所述第一和第二晶體管具有高于所述第三晶體管的阻抗。
7.一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括多個(gè)字線，分別由多個(gè)字線選擇信號(hào)選擇；多個(gè)位線對，垂直于所述多個(gè)字線形成并由多個(gè)列選信號(hào)選擇；多個(gè)存儲(chǔ)單元，每一個(gè)連接在所述多個(gè)字線的一個(gè)字線和所述多個(gè)位線對的一對之間；多個(gè)預(yù)充電電路，用于響應(yīng)多個(gè)預(yù)充電控制信號(hào)，預(yù)充電所述多個(gè)位線對；以及多個(gè)預(yù)充電電壓傳輸電路，用于響應(yīng)所述多個(gè)預(yù)充電控制信號(hào)，將預(yù)充電電壓傳輸?shù)剿鲱A(yù)充電電路。
8.如權(quán)利要求7所述的位線預(yù)充電電路，其中每一個(gè)所述預(yù)充電電壓傳輸電路的阻抗高于所述預(yù)充電電路的阻抗。
9.如權(quán)利要求7所述的位線預(yù)充電電路，其中每個(gè)預(yù)充電電路包括第一和第二NMOS晶體管，其串聯(lián)連接在所述多個(gè)位線對的一對之間并具有接收所述多個(gè)預(yù)充電控制信號(hào)的一個(gè)預(yù)充電控制信號(hào)的柵極；以及第三NMOS晶體管，連接在所述多個(gè)位線對的所述對之間并具有接收所述預(yù)充電控制信號(hào)的柵極。
10.如權(quán)利要求9所述的位線預(yù)充電電路，其中每一個(gè)預(yù)充電電壓傳輸電路對應(yīng)于一個(gè)預(yù)定數(shù)目的預(yù)充電電路，所述預(yù)定數(shù)目的預(yù)充電電路彼此相鄰并由相同的列選信號(hào)選擇。
11.如權(quán)利要求9所述的位線預(yù)充電電路，其中每一個(gè)預(yù)充電電壓傳輸電路包含連接到形成預(yù)充電電路并響應(yīng)預(yù)充電控制信號(hào)被接通的所述第一和第二NMOS晶體管的公共節(jié)點(diǎn)的第四NMOS晶體管。
12.一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，包括在第一位線區(qū)中形成的第一預(yù)充電電路以及在第二位線區(qū)中形成的第二預(yù)充電電路，包括第一晶體管，在所述第一位線區(qū)中形成；以及第二晶體管，在所述第二位線區(qū)中形成，其中所述第一晶體管的溝道從所述第一位線區(qū)的第一區(qū)開始并在所述第二位線區(qū)上延伸。
13.如權(quán)利要求12所述的位線預(yù)充電電路，其中所述第一晶體管的所述溝道延伸到所述第一位線區(qū)的第二區(qū)。
14.如權(quán)利要求13所述的位線預(yù)充電電路，其中所述第一和第二區(qū)連接到相同的位線區(qū)。
15.如權(quán)利要求12所述的位線預(yù)充電電路，其中所述第二晶體管的溝道從所述第二位線區(qū)開始并在所述第一位線區(qū)中結(jié)束。
16.一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路，具有第一位線區(qū)和第二位線區(qū)，在所述第一位線區(qū)中形成第一晶體管，以及在所述第二位線區(qū)中形成第二晶體管，包括第一有源區(qū)，在其中形成所述第一晶體管；第二有源區(qū)，在其中形成所述第二晶體管；和第三有源區(qū)，在其中形成第三晶體管，其中所述第一有源區(qū)的一端連接到所述第二有源區(qū)的一端，以及所述第二有源區(qū)的一端連接到所述第三有源區(qū)的一端。
17.如權(quán)利要求16所述的位線預(yù)充電電路，其中穿過所述第一位線區(qū)和所述第二位線區(qū)，形成所述第三晶體管。
18.如權(quán)利要求16所述的位線預(yù)充電電路，其中分別在所述第一、第二和第三有源區(qū)中形成所述第一、第二和第三晶體管的溝道。
全文摘要
一種半導(dǎo)體存儲(chǔ)器器件的位線預(yù)充電電路包括一個(gè)連接在一對位線之間的預(yù)充電電路，用于響應(yīng)預(yù)充電控制信號(hào)，對該位線對預(yù)充電以及一個(gè)預(yù)充電電壓傳輸電路，用于響應(yīng)所述預(yù)充電控制信號(hào)，將預(yù)充電電壓傳輸給預(yù)充電電路。當(dāng)在字線和位線對之間形成短路時(shí)，通過防止電流從所述位線對流向所述預(yù)充電電壓生成線，可以防止預(yù)充電電壓生成線中的電壓降，還可以減少半導(dǎo)體存儲(chǔ)器器件在備用操作期間的電流消耗。
文檔編號(hào)H01L27/108GK1494084SQ0315809
公開日2004年5月5日 申請日期2003年8月6日 優(yōu)先權(quán)日2002年8月6日
發(fā)明者朱在勛, 金炳喆, 姜尚錫, 李圭澯, 李進(jìn)錫, 郭柄憲 申請人:三星電子株式會(huì)社