專利名稱：沙漏隨機(jī)訪問存儲器的制作方法
背景技術(shù)：
由于當(dāng)今在半導(dǎo)體技術(shù)中的高度小型化，所以硬件中可以實現(xiàn)的設(shè)計的尺寸和復(fù)雜度大大增加。這使得開發(fā)相對于現(xiàn)有體系結(jié)構(gòu)具有更高性能的高速專用體系結(jié)構(gòu)在技術(shù)上和經(jīng)濟(jì)上都變得可行。在數(shù)據(jù)存儲中提供不斷改善的性能的同時，存儲單元技術(shù)在降低產(chǎn)品成本方面起到至關(guān)重要的作用。
在當(dāng)今的電子系統(tǒng)中，流行著幾種不同的存儲器技術(shù)。動態(tài)隨機(jī)訪問存儲器(DRAM)通過使用電容保持電荷來存儲數(shù)據(jù)，雖然DRAM簡單而又快速，但是當(dāng)?shù)綦姇r，所存儲的數(shù)據(jù)無法保留下來，并且需要頻繁的刷新來保持存儲器的內(nèi)容。很多類型的非易失存儲器也是可用的，例如閃存或鐵電體存儲器。閃存通過在標(biāo)準(zhǔn)控制柵極下嵌入一個浮動?xùn)艠O，消除了刷新和易失性問題?？梢酝ㄟ^使用熱電子注入和/或隧穿在上述浮動?xùn)艠O上存儲并永久保持電荷，對該浮動?xùn)艠O進(jìn)行編程。然而，這種非易失特性的獲得是有代價的，需要獨立的擦除周期、高的編程/擦除電壓、塊級擦除、寫周期數(shù)量上的持續(xù)時間限制、以及因隧穿開銷引起的更長的寫時間。
因此，需要這樣一種存儲單元技術(shù)，它是非易失、低功率的，并且可使用能為操作微處理器提供靈活性的標(biāo)準(zhǔn)工藝技術(shù)來制造。


在本發(fā)明的權(quán)利要求書中具體指出了本發(fā)明的主題，并對該主題提出了權(quán)利要求。然而，結(jié)合附圖，參考以下詳細(xì)說明，可以最好地理解本發(fā)明的構(gòu)成和操作方法，以及其目的、特點和優(yōu)點，在附圖中圖1圖示了根據(jù)本發(fā)明實施例的非易失性HGRAM(沙漏隨機(jī)訪問存儲器)單元；
圖2是根據(jù)本發(fā)明實施例的HGRAM單元的另一個實施例；以及圖3圖示了HGRAM存儲器在計算機(jī)系統(tǒng)中的使用。
可以理解，為了圖示的簡化和清楚，沒有必要按比例來繪制圖中的元件。例如，為了清楚起見，某些元件的尺寸可以相對于其它元件被放大。此外，在認(rèn)為適當(dāng)?shù)那闆r下，在圖中重復(fù)使用標(biāo)號來表示對應(yīng)或類似的元件。
具體實施例方式
在以下詳細(xì)的描述中，闡述了很多具體細(xì)節(jié)，以提供對本發(fā)明的完整理解。然而，本領(lǐng)域的技術(shù)人員將會理解，沒有這些具體的細(xì)節(jié)也可以實現(xiàn)本發(fā)明。此外，沒有詳細(xì)地描述公知的方法、過程、組件和電路，以免模糊本發(fā)明。
可在多種應(yīng)用中使用本發(fā)明的各個實施例。雖然本發(fā)明并不限于以下方面，但是這里所公開的電路可用在微控制器、通用微處理器、數(shù)字信號處理器(DSP)、精簡指令集計算(RISC)、復(fù)雜指令集計算(CISC)以及其它電子元件中。然而，應(yīng)當(dāng)理解，本發(fā)明的范圍并不限于這些例子。
本發(fā)明的各個實施例也可以被包括在被稱為主存儲器、高速緩沖存儲器或其它類型存儲器的集成電路塊中，這些電路塊存儲可由微處理器執(zhí)行的電子指令，或者存儲了可用在算術(shù)運(yùn)算中的數(shù)據(jù)。總之，使用根據(jù)所要求主題的沙漏(hourglass)存儲器的實施例可被包括到嵌入在微處理器中的存儲器陣列中，或者可用在孤立的存儲器器件中。需要注意的是，所要求的主題可用在被集成到無線電系統(tǒng)或手持便攜設(shè)備中的多種應(yīng)用中，特別是在這些設(shè)備需要節(jié)約功耗的時候。因此，規(guī)定以下設(shè)備或產(chǎn)品包括在本發(fā)明的范圍內(nèi)，其中包括臺式計算機(jī)、蜂窩無線電話通信系統(tǒng)、雙工無線電通信系統(tǒng)、單工尋呼機(jī)、雙工尋呼機(jī)、個人通信系統(tǒng)(PCS)、個人數(shù)字助手(PDA)、照相機(jī)、固態(tài)盤/存儲設(shè)備(固定的或可移動的)、以及其它產(chǎn)品。
在以下描述和權(quán)利要求書中，可以使用術(shù)語“耦合”和“連接”及其衍生詞。應(yīng)當(dāng)理解，這些術(shù)語并不被視為相互同義的。相反，在特定的實施例中，“連接”可用來表示兩個或多個元件彼此直接物理接觸或電接觸?！榜詈稀笨梢灾竷蓚€或多個元件直接物理接觸或電接觸。不過，“耦合”也可以指兩個或多個元件相互不直接接觸，但仍相互協(xié)同工作或交互作用。
參考圖1，所圖示的非易失性沙漏隨機(jī)訪問存儲器(HGRAM)單元10具有兩部分。第一部分12包括注入到襯底16中的雜質(zhì)材料，其可用于形成NPN晶體管區(qū)。具體地說，注入到襯底16的區(qū)域18和20中的N型雜質(zhì)材料分別形成了金屬氧化物半導(dǎo)體(MOS)或場效應(yīng)器件的源極區(qū)和漏極區(qū)。源極區(qū)和漏極區(qū)18及20由襯底16中的P型溝道區(qū)在物理上相互分隔開。第二部分14包括柵極結(jié)構(gòu)，其用于控制在NPN晶體管區(qū)中傳導(dǎo)的電流。該柵極結(jié)構(gòu)至少形成在襯底16的P型溝道區(qū)的上方，并且包括用于接收“字”選擇線、“位”線和“數(shù)據(jù)”值的接線端。雖然附圖和描述中參考的都是NPN晶體管區(qū)，但是本領(lǐng)域的技術(shù)人員將會認(rèn)識到，PNP晶體管區(qū)也是可行的。
柵極結(jié)構(gòu)包括多晶硅半導(dǎo)體材料22，其具有沙漏形狀，并且摻入了少量雜質(zhì)以具有正電荷。在襯底16的溝道區(qū)上形成材料22的一端，而其另一端則連接在用于接收“數(shù)據(jù)”值的柵極24上。另外，半導(dǎo)體材料32與柵極34一起形成了字夾區(qū)(word clamp)，而位夾區(qū)(bit clamp)是由半導(dǎo)體材料42與柵極44一同形成的。材料32和42都可以由在形成材料22后所沉積的多晶硅材料形成，并且材料32和42中都進(jìn)行了重度摻雜以提供強(qiáng)的正電荷。在一個實施例中，材料32和42具有P型雜質(zhì)。一種很薄的絕緣材料將材料32和42與材料22隔開。
HGRAM單元10包括具有三個區(qū)域的沙漏形材料22，上部區(qū)域通過橋區(qū)23與下部區(qū)域相連。橋區(qū)23在圖1中被示為材料22的夾緊(pitched-in)區(qū)域，它具有形成在一側(cè)的字夾區(qū)和形成在另一側(cè)的位夾區(qū)。柵極34和44提供了以下機(jī)制，即控制字夾區(qū)和位夾區(qū)允許或是阻止被稱為空穴的正電荷穿越橋區(qū)23。應(yīng)當(dāng)指出的是，橋區(qū)23比較窄，使得由每個夾區(qū)所提供的強(qiáng)電場可能會強(qiáng)有力地影響空穴穿越橋區(qū)23。通過向柵極34和44提供適當(dāng)?shù)碾妱?，兩個夾區(qū)中的任何一個可以阻止空穴在材料22的上部區(qū)域和下部區(qū)域之間的遷移。換句話說，通過柵極34和44提供給兩個夾區(qū)的適當(dāng)偏壓將允許空穴穿過橋區(qū)23，在上部區(qū)域和下部區(qū)域之間移動。還要注意，不向柵極34和44施加任何電勢會阻止空穴穿越橋區(qū)23。
HGRAM單元10可被如下排列存儲單元沿著陣列中通常與“字”線相連的每一行，并且位于通常與“數(shù)據(jù)”線和“位”線相連的列上。具體地說，由地址譯碼電路(未示出)產(chǎn)生的信號在存儲器“字”線上被提供給柵極結(jié)構(gòu)的柵極34和NPN晶體管區(qū)的源極區(qū)18?？稍凇皵?shù)據(jù)”線上對數(shù)據(jù)進(jìn)行讀寫，所述“數(shù)據(jù)”線與柵極結(jié)構(gòu)的柵極24和NPN晶體管區(qū)的漏極區(qū)20相連，此外還與讀出放大器(未示出)相連。
在操作中，在將一個邏輯0值寫入HGRAM單元10的寫模式中，可將負(fù)電荷施加到柵極34和柵極44，并可將一個為0的數(shù)據(jù)值提供給柵極24。供給柵極34和柵極44的負(fù)電荷吸引材料32和42中的空穴流向夾區(qū)的外邊緣，即流向柵極34和44，而遠(yuǎn)離橋區(qū)23。橋區(qū)23附近空穴數(shù)量的減少降低了夾區(qū)對橋的頸縮。換言之，當(dāng)柵極34和44獲得負(fù)偏壓時，空穴可以在沙漏的上部區(qū)域和下部區(qū)域之間自由移動(夾區(qū)打開了)，并且可以在整個材料22中均勻分布。應(yīng)當(dāng)指出的是，雖然對字夾區(qū)和位夾區(qū)施以偏壓，以使得空穴能夠在整個材料22中自由移動，但是提供給柵極24的數(shù)據(jù)值0將其中很多空穴吸引到柵極24，而遠(yuǎn)離了材料22的下部區(qū)域，因而也就遠(yuǎn)離了襯底16的溝道區(qū)。因此，當(dāng)向HGRAM單元10中寫入邏輯0值時，將阻止在襯底16的溝道區(qū)內(nèi)形成一個傳導(dǎo)溝道。提供給柵極24的“數(shù)據(jù)”值控制電荷在材料22的上部區(qū)域和下部區(qū)域之間的分布，并且在源極區(qū)18和漏極區(qū)20之間不形成任何傳導(dǎo)溝道。
另一方面，通過在柵極24上提供一個具有正電荷的“數(shù)據(jù)”值，可向HGRAM單元10中寫入邏輯1值。用負(fù)偏壓值對字夾區(qū)和位夾區(qū)施以偏壓，使得空穴在整個材料22中(包括橋區(qū)23)自由地移動，提供給柵極24的正偏壓將很多空穴排斥遠(yuǎn)離該柵極，并進(jìn)入到材料22的下部區(qū)域。在讀操作中，材料22的下部區(qū)域中空穴數(shù)量的增加導(dǎo)致襯底16的溝道區(qū)的表面反轉(zhuǎn)(invert)，并且在源極區(qū)18和漏極區(qū)20之間形成傳導(dǎo)溝道。還是由提供給柵極24的“數(shù)據(jù)”值控制電荷在材料22的上部區(qū)域和下部區(qū)域之間的分布，并且確定在NPN晶體管區(qū)中是否形成傳導(dǎo)溝道。
夾區(qū)一直都是關(guān)閉的，除非它們被各自的柵極有效地保持為打開。注意，夾區(qū)關(guān)閉意味著空穴穿越橋區(qū)23的移動受到了限制，而夾區(qū)打開則意味著空穴可以穿過橋區(qū)23。另外還要注意，字夾區(qū)和位夾區(qū)中的任何一個或它們二者一起可以提供禁止空穴傳輸通過橋區(qū)23的狹窄頸區(qū)的電場?？傊?，通過打開夾區(qū)，并向柵極24提供數(shù)據(jù)，然后在從柵極24清除數(shù)據(jù)之前關(guān)閉至少一個夾區(qū)，可以將數(shù)據(jù)寫入并存儲在HGRAM單元10中。通過向柵極24提供正數(shù)據(jù)值，可將邏輯1寫入并存儲在HGRAM單元10中，而通過提供負(fù)數(shù)據(jù)值，則可寫入并存儲邏輯0。
在HGRAM單元10的讀模式中，可以向柵極34和源極區(qū)18提供負(fù)偏壓。存儲在存儲單元中的0不會在襯底16的溝道區(qū)中形成傳導(dǎo)溝道，因此，NPN晶體管未傳導(dǎo)電流。另一方面，存儲在存儲單元中的1在襯底16的溝道區(qū)中形成了傳導(dǎo)溝道，因而NPN晶體管將傳導(dǎo)電流?？傊ㄟ^向源極區(qū)18提供負(fù)偏壓，并探知NPN晶體管是否被加偏壓以傳導(dǎo)電流，可以從HGRAM單元10中讀出所存儲的數(shù)據(jù)。
因此，通過在“字”線上提供負(fù)壓，并探知是否在“數(shù)據(jù)”線上傳導(dǎo)電流，就可以讀出HGRAM單元10中所存儲的數(shù)據(jù)值。如同現(xiàn)有的存儲器件那樣，“位”線在讀操作期間不被激活，所以“位”夾區(qū)保持關(guān)閉。如果在材料22的下部區(qū)域中沒有足夠的空穴(邏輯0值存儲在HGRAM單元10中)，那么沙漏將不會將襯底16的溝道區(qū)中的電子作為反轉(zhuǎn)層(inversion layer)吸引到該溝道的頂部。即使將“字”線上的負(fù)偏壓提供給源極區(qū)18，源極區(qū)18和漏極區(qū)20之間的電子溝道的匱乏也會妨礙電流在“數(shù)據(jù)”線上傳導(dǎo)。另一方面，如果空穴集中在材料22的下部區(qū)域(邏輯1值存儲在HGRAM單元10中)，那么襯底16的P溝道區(qū)中的電子將會被吸引到該溝道的上部。隨著溝道在源極區(qū)18和漏極區(qū)20之間的形成，電流可在“數(shù)據(jù)”線上進(jìn)行傳導(dǎo)。應(yīng)當(dāng)指出的是，雖然“數(shù)據(jù)，線與柵極24相連，但是這個柵極沒有克服“位”夾區(qū)的鉗制效應(yīng)，所述“位”夾區(qū)在讀操作中并不被使用。實質(zhì)上，這意味著“數(shù)據(jù)”夾區(qū)在讀操作期間不會破壞存儲在HGRAM單元10中的數(shù)據(jù)。
當(dāng)柵極34和44中的任何一個(或二者都)接收到關(guān)閉所述夾區(qū)的正電勢(或零電勢)時，無論柵極24處提供的“數(shù)據(jù)”的極性如何，材料32和42中的重度摻雜都會限制空穴跨越橋區(qū)23進(jìn)行重新分布。在夾區(qū)的這一“休眠狀態(tài)”中，空穴被禁止穿越橋區(qū)23，因而HGRAM單元10具有非易失狀態(tài)。在夾區(qū)再次打開之前，所述上部區(qū)域和下部區(qū)域之間的空穴分布保持不變。應(yīng)當(dāng)指出的是，HGRAM單元10不需要存儲器刷新，因此節(jié)省了存儲器帶寬并節(jié)約了能量。還應(yīng)當(dāng)指出的是，即使在存儲器掉電時，HGRAM單元10也在沙漏中保持著存儲器值，這是因為沙漏材料22與材料32和42相互絕緣，即與外部接觸絕緣。因此，即使HGRAM單元10掉電，夾區(qū)32和42也會繼續(xù)關(guān)閉，所以電荷不會穿過橋區(qū)23發(fā)生遷移，也就不會破壞保留在材料22的下部區(qū)域中的存儲值。
圖2圖示了HGRAM單元50的另一個實施例，它具有CLR柵極54和SET柵極56。在這個實施例中，SET柵極56可以接收負(fù)偏壓，其將空穴吸引到材料22的下部區(qū)域，同時提供給CLR柵極54的正偏壓將空穴排斥遠(yuǎn)離上部區(qū)域?；蛘?，SET柵極56可以接收正偏壓，其排斥空穴遠(yuǎn)離材料22的下部區(qū)域，同時提供給CLR柵極54的負(fù)偏壓將空穴吸引到上部區(qū)域。在CLR柵極54和SET柵極56上的互補(bǔ)信號可以讓空穴快速地移動通過橋區(qū)23，這樣就有可能減少對HGRAM單元50的編程時間。HGRAM單元50的其它變化可包括將“數(shù)據(jù)”線從位于單元頂部的柵極中分離出去(為了便于制造或者最小化溝道電子流對“數(shù)據(jù)”柵極的殘留影響)，將“數(shù)據(jù)”柵極移動或添加到“字”柵極和“位”柵極的正上方，以及重新排列“字”線，以利于更好的行實現(xiàn)。另外，“位”線上的正電壓可被用來關(guān)閉夾區(qū)，并提高讀速度。
HGRAM單元10也可用在單位或多位操作中，所述多位操作在單個單元中存儲兩位或更多位。通過控制夾區(qū)在寫操作期間處于打開的時間，可以區(qū)分空穴在材料22的下部區(qū)域中的不同濃度。因此，在一段時間內(nèi)給夾區(qū)施加脈動偏壓，將限制向下部區(qū)域傳遞的電荷，其進(jìn)而控制場效應(yīng)器件在提供多比特存儲器操作時所傳導(dǎo)的電流。對于多位存儲單元而言，讀“數(shù)據(jù)”線的電路(未示出)可以探知不同的傳導(dǎo)電流，探知該傳導(dǎo)電流是對襯底16的溝道區(qū)中的反轉(zhuǎn)電流的強(qiáng)度的測量，其正比于存儲在材料22的下部區(qū)域中的空穴濃度。雖然HGRAM對于單位操作可能不需要一個單獨的擦除步驟，但是支持多位操作可能需要，也可能不需要單獨的擦除步驟，以確保從一致的起點處測量成比例的定時。CLR柵極54和SET柵極56可以平衡SET和CLR柵極中的偏移吸引，并消除單獨的擦除步驟。
圖3圖示了結(jié)合到具有操作系統(tǒng)(OS)的計算機(jī)系統(tǒng)的存儲器中的HGRAM單元10或HGRAM單元50，所述OS可以管理計算機(jī)上所具有的有限物理存儲器，在多個可能同時運(yùn)行的進(jìn)程之間劃分物理存儲器，并且向每一個進(jìn)程分配適當(dāng)?shù)拇鎯ζ鞴蚕?。運(yùn)行在微處理器上的OS可以依賴存儲器管理單元(MMU)的硬件支持來管理存儲器，并輸出其它子系統(tǒng)和應(yīng)用程序可用來與存儲器交互的功能。
現(xiàn)在應(yīng)當(dāng)清楚，所提出的各個實施例是針對非易失并且緊密型的存儲器?？梢允褂矛F(xiàn)有技術(shù)而無需特殊材料就可以生產(chǎn)HGRAM單元。存儲單元非破壞性的寫操作意味著它在事實上具有無限長的使用時間，甚至可用于系統(tǒng)存儲器應(yīng)用。
雖然這里圖示并說明了本發(fā)明的某些特點，但是本領(lǐng)域的技術(shù)人員可以做出多種修改、替換、改變和等同物。例如，已針對具有P型夾區(qū)材料32和42的N溝道MOS器件描述并示出了HGRAM單元10，但是本發(fā)明也可應(yīng)用于具有N型夾區(qū)材料的P溝道MOS器件，其中在材料22中是電子在移動而非空穴在移動。因此，可以理解，權(quán)利要求意在覆蓋落入本發(fā)明真實精神之內(nèi)的所有這些修改和改變。
權(quán)利要求
1.一種器件，包括具有源極區(qū)和漏極區(qū)的襯底；具有上部區(qū)域和下部區(qū)域的半導(dǎo)體材料，所述兩個區(qū)域由橋區(qū)分隔開，其中所述下部區(qū)域至少形成在所述源極區(qū)和所述漏極區(qū)之間的所述襯底的上方；和緊鄰所述橋區(qū)形成的第一夾區(qū)材料，用于接收偏壓，該偏壓控制在所述上部區(qū)域和所述下部區(qū)域之間傳遞的電荷。
2.如權(quán)利要求1所述的器件，其中，所述半導(dǎo)體材料與所述第一夾區(qū)材料電隔離。
3.如權(quán)利要求1所述的器件，其中，所述半導(dǎo)體材料是沙漏形狀的，其中所述橋區(qū)窄于所述上部區(qū)域和所述下部區(qū)域。
4.如權(quán)利要求1所述的器件，還包括耦合到所述半導(dǎo)體材料的所述上部區(qū)域的柵極。
5.如權(quán)利要求4所述的器件，其中，耦合到所述半導(dǎo)體材料的所述上部區(qū)域的所述柵極以及所述漏極區(qū)都耦合到數(shù)據(jù)線。
6.如權(quán)利要求5所述的器件，其中，耦合到所述第一夾區(qū)材料的柵極以及所述源極區(qū)都耦合到字線。
7.如權(quán)利要求1所述的器件，還包括緊鄰所述橋區(qū)形成的并與所述第一夾區(qū)材料相對的第二夾區(qū)材料。
8.一種系統(tǒng)，包括具有算術(shù)邏輯單元的處理器；和位于所述處理器之外的存儲器，該存儲器被耦合用于向所述算術(shù)邏輯單元提供數(shù)據(jù)，所述存儲器包括，具有源極區(qū)和漏極區(qū)的存儲單元，具有上部區(qū)域和下部區(qū)域的半導(dǎo)體材料，所述兩個區(qū)域由橋區(qū)分隔開，和耦合于所述橋區(qū)形成的第一夾區(qū)材料，用于控制從所述上部區(qū)域向所述下部區(qū)域傳遞的電荷，其中所述下部區(qū)域中的電荷控制在所述源極區(qū)和漏極區(qū)之間形成的反轉(zhuǎn)層。
9.如權(quán)利要求8所述的系統(tǒng)，還包括數(shù)據(jù)線，其耦合到所述半導(dǎo)體材料的所述上部區(qū)域和所述漏極區(qū)。
10.如權(quán)利要求8所述的系統(tǒng)，還包括字線，其耦合到所述第一夾區(qū)材料和所述源極區(qū)。
11.如權(quán)利要求8所述的系統(tǒng)，其中，所述半導(dǎo)體材料與所述第一夾區(qū)材料電隔離。
12.如權(quán)利要求8所述的系統(tǒng)，其中，所述半導(dǎo)體材料是沙漏形狀的，其中所述橋區(qū)窄于所述上部區(qū)域和所述下部區(qū)域。
13.一種存儲器件，包括具有帶源極和漏極的場效應(yīng)晶體管的襯底；柵極結(jié)構(gòu)，其具有的半導(dǎo)體材料分為上部區(qū)域、橋區(qū)和下部區(qū)域，所述下部區(qū)域位于所述襯底的上方，并且位于所述源極和漏極之間，所述柵極結(jié)構(gòu)還包括耦合到所述橋區(qū)的夾區(qū)，該夾區(qū)用于控制穿過所述橋區(qū)從所述上部區(qū)域向所述下部區(qū)域傳遞的電荷，其中所述下部區(qū)域中的電荷控制在所述源極和漏極之間形成的反轉(zhuǎn)層。
14.如權(quán)利要求13所述的存儲器件，還包括數(shù)據(jù)線，其耦合到所述半導(dǎo)體材料的所述上部區(qū)域和所述漏極。
15.如權(quán)利要求13所述的存儲器件，還包括字線，其耦合到所述夾區(qū)材料和所述源極。
16.如權(quán)利要求13所述的存儲器件，還包括將第一信號耦合到所述上部區(qū)域，并將第二信號耦合到所述半導(dǎo)體材料的所述下部區(qū)域。
17.一種方法，包括對夾區(qū)施加偏壓，該夾區(qū)耦合到位于場效應(yīng)器件的柵控材料的上部區(qū)域和下部區(qū)域之間的橋區(qū)；以及響應(yīng)于穿過傳導(dǎo)性橋區(qū)從所述上部區(qū)域傳遞到所述下部區(qū)域的電荷，在所述場效應(yīng)器件的源極和漏極之間形成反轉(zhuǎn)層。
18.如權(quán)利要求17所述的方法，還包括限制從所述上部區(qū)域向所述下部區(qū)域傳遞的電荷，以控制所述場效應(yīng)器件傳導(dǎo)的電流，并提供多位存儲單元。
19.如權(quán)利要求17所述的方法，還包括在一段時間內(nèi)給所述夾區(qū)施加脈動偏壓，以限制向所述下部區(qū)域傳遞的電荷。
20.如權(quán)利要求17所述的方法，還包括在寫操作期間向所述上部區(qū)域提供第一信號，并向所述下部區(qū)域提供互補(bǔ)信號。
全文摘要
一種具有非易失HGRAM單元的集成電路包括第一部分(12)和第二部分，在第一部分(12)中，向襯底(16)注入雜質(zhì)材料以形成NPN晶體管區(qū)(18，20)，而第二部分具有對NPN晶體管區(qū)中傳導(dǎo)的電流進(jìn)行控制的柵極結(jié)構(gòu)(14)。所述柵極結(jié)構(gòu)(14)至少形成在所述襯底的P型溝道區(qū)的上方，并且包括帶有柵極的沙漏形材料，用于控制空穴穿越沙漏的受限部分的移動。
文檔編號H01L29/788GK1639873SQ03805637
公開日2005年7月13日 申請日期2003年7月31日 優(yōu)先權(quán)日2002年8月15日
發(fā)明者凱文·布羅斯 申請人:英特爾公司