專利名稱：形成晶格調(diào)諧的半導(dǎo)體襯底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶格調(diào)諧半導(dǎo)體襯底的制造，特別但并非絕對(duì)地涉及應(yīng)力釋放(relaxed)SiGe“虛擬(virtual)襯底”的制造，該虛擬襯底適合于生長(zhǎng)應(yīng)變的硅或硅/鍺(SiGe)激活層和未應(yīng)變的III-V半導(dǎo)體激活層，在這些激活層內(nèi)可以構(gòu)造如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)這樣的有源半導(dǎo)體器件。
背景技術(shù)：
現(xiàn)已公知，通過(guò)置于Si晶片和Si層之間的應(yīng)力釋放SiGe緩沖層，在Si晶片上外延地生長(zhǎng)應(yīng)變的Si層，以在應(yīng)變的Si層內(nèi)構(gòu)造如MOSFET這樣的半導(dǎo)體器件，以便提高半導(dǎo)體器件的性能。提供所述緩沖層以便相對(duì)于下層Si襯底的晶格間距來(lái)說(shuō)增加晶格間距，該緩沖層通常被稱為虛擬襯底。
現(xiàn)已公知，在硅襯底上外延地生長(zhǎng)硅和鍺(SiGe)合金以形成緩沖層。由于SiGe的晶格間距大于Si通常的晶格間距，如果緩沖層允許應(yīng)力釋放，通過(guò)提供這種緩沖層使晶格間距獲得了所希望的增加。
應(yīng)力釋放緩沖層為了減輕應(yīng)變，不可避免地會(huì)引起在緩沖層中產(chǎn)生位錯(cuò)。這些位錯(cuò)通常從下層的表面開始形成半環(huán)，該半環(huán)在應(yīng)變的界面擴(kuò)展形成長(zhǎng)位錯(cuò)。然而，如此延伸而穿過(guò)了緩沖層深度的螺旋位錯(cuò)的產(chǎn)生對(duì)襯底的質(zhì)量是有害的，這種位錯(cuò)將產(chǎn)生不平整的表面并且導(dǎo)致在有源半導(dǎo)體器件內(nèi)的電子散射。而且，由于許多位錯(cuò)需要減輕SiGe層中的應(yīng)變，這種位錯(cuò)不可避免地相互影響，引起螺旋位錯(cuò)的銷栓。此外為了進(jìn)一步的應(yīng)力釋放，需要更多的位錯(cuò)，這將導(dǎo)致更高密度的螺旋位錯(cuò)。
如在專利US5442205、US5221413、WO98/00857和JP6-252046中所公開的制造這種緩沖層的已知技術(shù)，引起層中的Ge成分線性地緩變，以便使應(yīng)變的界面能夠分散在緩變區(qū)域內(nèi)。這意味著這種形式的位錯(cuò)也將分散在緩變區(qū)域內(nèi)，因此不太容易相互作用。然而，這種技術(shù)存在以下問(wèn)題位錯(cuò)的主要源是多種機(jī)制，其中許多位錯(cuò)產(chǎn)生自相同的源，這導(dǎo)致通常在相同的原子滑動(dòng)面上，位錯(cuò)聚集成組。來(lái)自這些位錯(cuò)組的應(yīng)變場(chǎng)使虛擬襯底表面具有大的波動(dòng)，這即對(duì)虛擬襯底的質(zhì)量很有害又更容易招致螺旋位錯(cuò)。
US2002/0017642A1介紹了一項(xiàng)技術(shù)，在該技術(shù)中緩沖層由多個(gè)包括有緩變SiGe層的交替疊層結(jié)構(gòu)構(gòu)成，緩變SiGe層中所具有的Ge組分率從其所形成于其上的材料的Ge組分率逐漸增加到一個(gè)增加后的級(jí)別，位于緩變SiGe層頂部上的均勻SiGe層即具有增加后級(jí)別的Ge組分率，該增加后級(jí)別的Ge組分率始終在層中保持足夠的恒定。這種的交替緩變和均勻SiGe層的提供，使緩沖層中Ge組分率階梯狀變化，進(jìn)而使位錯(cuò)在界面的橫向擴(kuò)散變得更容易，因此不太可能發(fā)生螺旋位錯(cuò)，從而易于提供更小的表面粗糙度。然而，該技術(shù)為了得到滿意的性能，需要提供較厚、精細(xì)地緩變的交替層，但即使這樣由于螺旋位錯(cuò)的堆積仍然會(huì)使性能降低。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種形成晶格調(diào)諧半導(dǎo)體襯底的方法，相對(duì)于已知的技術(shù)通過(guò)降低螺旋位錯(cuò)的密度增強(qiáng)了性能。
基于本發(fā)明提供了一種形成晶格調(diào)諧半導(dǎo)體襯底的方法，包括(a)在Si晶片表面上外延地生長(zhǎng)第一緩變SiGe層，第一緩變SiGe層具有的Ge組分率在層中由最小值增加到第一級(jí)；(b)在第一緩變SiGe層的頂部上外延生長(zhǎng)第一均勻SiGe層，第一均勻SiGe層具有的Ge組分率在層中始終充分地保持在所述第一級(jí)；(c)第一緩變SiGe層退火至少至升高后的溫度，以便充分完全地解除SiGe層中的應(yīng)變；以及(d)在第一均勻SiGe層頂部上外延生長(zhǎng)第二緩變SiGe層，第二緩變SiGe層具有的Ge組分率在層中由所述第一級(jí)增加到大于第一級(jí)的第二級(jí)。
這種技術(shù)能夠制備具有每平方厘米小于106位錯(cuò)的高質(zhì)量的SiGe虛擬襯底，這一效果是由于退火步驟應(yīng)力釋放了至少一系列交替的緩變和均勻SiGe層的下層(應(yīng)變的解除是由于在不同晶格間距下面的Si層上緩變SiGe層生長(zhǎng)的結(jié)果)。這種應(yīng)力釋放進(jìn)而趨于限制了相同的原子平面上位錯(cuò)的聚積程度，特別是趨于避免位錯(cuò)和螺旋位錯(cuò)的產(chǎn)生之間的相互作用，其中螺旋位錯(cuò)的發(fā)生是隨著交替的緩變和均勻SiGe層彼此被相互堆積在另一個(gè)之上。由此對(duì)于給定的最終Ge組分，更薄的虛擬襯底可以被制備出來(lái)，并且螺旋位錯(cuò)密度和表面起伏顯著地減少。這樣可得到更優(yōu)異而且功率更容易耗散的虛擬襯底。虛擬襯底的表面粗糙度的降低使以后的進(jìn)一步處理更加簡(jiǎn)化，這是由于表面拋光的工作可以減少或省略，由表面不平整造成的清晰度(definition)損耗可以減小。
所述退火步驟可以在生長(zhǎng)最下部的緩變層或在生長(zhǎng)最下部的緩變和均勻?qū)又筮M(jìn)行，或者在生長(zhǎng)每個(gè)緩變層或在生長(zhǎng)每對(duì)緩變和均勻?qū)又筮M(jìn)行，并且在350到1200℃范圍內(nèi)的升高后的溫度下進(jìn)行退火步驟，在350到1000℃范圍內(nèi)的溫度下進(jìn)行每個(gè)外延地生長(zhǎng)步驟。
所述外延地生長(zhǎng)步驟可以通過(guò)分子束外延(MBE)或通過(guò)化學(xué)汽相淀積(CVD)進(jìn)行。


為了更徹底理解本發(fā)明，可參考附圖，其中圖1示出了在形成應(yīng)變Si襯底的現(xiàn)有技術(shù)中使用的緩沖層中位錯(cuò)堆積效應(yīng)的說(shuō)明示意圖；圖2示出了本發(fā)明方法中提供的交替的緩變和均勻SiGe層上Ge比率變化，以及在該方法中使用的典型生長(zhǎng)和退火溫度的曲線；以及圖3示出了在圖2的方法中產(chǎn)生位錯(cuò)的說(shuō)明示意圖。
具體實(shí)施例方式
下面的說(shuō)明主要涉及在下面的Si襯底上，通過(guò)在兩者之間插入SiGe緩沖層，形成虛擬晶格調(diào)諧Si襯底。然而應(yīng)該理解本發(fā)明也適用于制備其它類型的晶格調(diào)諧半導(dǎo)體襯底，包括在允許III-V與硅結(jié)合的終止于完全應(yīng)力釋放的Ge處的襯底。根據(jù)本發(fā)明還可以在外延生長(zhǎng)工藝中引入一個(gè)或多個(gè)表面活性劑，例如銻，以便通過(guò)減小表面能量制備更光滑的虛擬襯底表面和更低密度的螺旋位錯(cuò)。
圖1示出了利用現(xiàn)有技術(shù)產(chǎn)生的虛擬Si襯底10的結(jié)構(gòu)，其中緩變的SiGe緩沖層12介于下面的Si襯底14和恒定組分SiGe層16之間。此種情況下，經(jīng)常通過(guò)化學(xué)汽相淀積(CVD)在襯底14的表面上外延生長(zhǎng)SiGe緩沖層12，在淀積工藝期間汽相的Ge比率x增加，以便緩沖層12上Ge的組分率由與襯底14界面處基本上為零的數(shù)值逐漸線性地增加到恒定組分SiGe層16界面處的需要值(例如50％)。恒定組分的SiGe層16提供了在其上可以隨后生長(zhǎng)用于構(gòu)造需要的半導(dǎo)體器件的應(yīng)變Si層或任何其它所需層的表面。這種貫串層中整個(gè)深度上Ge組分率的緩變導(dǎo)致淀積期間形成的位錯(cuò)分散在緩變區(qū)域上，因此相對(duì)于在濃度密集的區(qū)域中形成位錯(cuò)的情況，不容易相互影響。
然而，在涉及的低應(yīng)變處，存在出自相同的源產(chǎn)生多個(gè)種位錯(cuò)的趨勢(shì)，結(jié)果在共同的原子滑動(dòng)面20上產(chǎn)生了多組位錯(cuò)18，來(lái)自這些組位錯(cuò)的應(yīng)變場(chǎng)可以導(dǎo)致延伸于緩沖層12的整個(gè)深度上的螺旋位錯(cuò)和大的表面波動(dòng)22。
為了減少由上述技術(shù)引起的堆積位錯(cuò)的程度，本發(fā)明方法在Si襯底34和恒定組分SiGe層36之間提供了緩沖層32，包括交替緩變SiGe層38和均勻SiGe層40，如圖3中所示。在淀積每個(gè)緩變的SiGe層38期間，Ge的比率x由對(duì)應(yīng)于前一層的Ge組分率的值線性增加到對(duì)應(yīng)于下一層的Ge組分率的值。而且，每個(gè)均勻SiGe層40淀積期間，Ge比率x保持不變，因此在緩沖層的整個(gè)深度，Ge比率x以臺(tái)階形方式改變，如圖2中的曲線所示。
在每對(duì)緩變和均勻SiGe層38和40淀積之后，停止提供Si和Ge，在比已完成的各層淀積溫度都高的升高后溫度下對(duì)晶片進(jìn)行退火。這在圖2中曲線的上部中被示出，右邊的刻度表示本方法中使用的生長(zhǎng)和退火溫度。圖中可以看出在700℃的溫度下淀積初始緩變和均勻SiGe層，隨后在900℃的溫度下進(jìn)行退火步驟。在接著的更低溫度下淀積緩變和均勻的SiGe層，之后是接著的更低溫度的退火步驟。
在該技術(shù)中，通過(guò)圖3中42所示的位錯(cuò)堆積，允許每個(gè)緩變SiGe層應(yīng)力釋放，但是均勻SiGe層40防止了位錯(cuò)堆積延伸到緩變SiGe層38之外。而且，在原處進(jìn)行的每個(gè)隨后的退火步驟確保了先前施加的緩變和均勻SiGe層38和40完全應(yīng)力釋放，并且無(wú)論這些層的相對(duì)厚度是多少。因此，每次退火步驟之后，緩變和均勻SiGe層38和40的生長(zhǎng)可以隨后進(jìn)行，不受以前層多種的位錯(cuò)機(jī)制影響。因此在連續(xù)的各層對(duì)38和40內(nèi)基本上獨(dú)立地產(chǎn)生位錯(cuò)，位錯(cuò)相對(duì)較均勻地分布，并且這種位錯(cuò)僅產(chǎn)生小面積的波動(dòng)40。而且，螺旋位錯(cuò)的密度顯著降低，因此通過(guò)減少可能導(dǎo)致有源器件中電子散射和電子移動(dòng)速度降低的原子晶格的斷裂現(xiàn)象，增強(qiáng)了虛擬襯底的性能。
應(yīng)該指出通過(guò)本發(fā)明上述技術(shù)制備的具有更優(yōu)性能的虛擬襯底，可以通過(guò)使用較薄通常為200nm厚度的緩變和均勻SiGe層獲得。隨著Ge組分率的增加，生長(zhǎng)溫度和退火溫度降低，由此維持了2D生長(zhǎng)并降低了表面粗糙度。
實(shí)例為了說(shuō)明，下面詳細(xì)介紹本發(fā)明方法的一個(gè)例子。應(yīng)該理解本發(fā)明并不限于以下所給參數(shù)的特定組合。
為了在(001)晶向4英寸(約10厘米)的Si襯底上制造具有50％Ge比率的虛擬SiGe襯底，使用了VG半導(dǎo)體V90固體源分子束外延系統(tǒng)(SS-MBE)，這種系統(tǒng)的生長(zhǎng)速率通常為每秒0.5-1.0(雖然每秒0.1-10的生長(zhǎng)速率也是可以實(shí)現(xiàn)的)。首先在改性的RCA腐蝕劑中清洗襯底，之后用2％的氫氟化物浸泡，并在890℃下原處解除吸附20分鐘。利用Si源，隨著生長(zhǎng)溫度由860℃降低到700℃，在襯底上外延地生長(zhǎng)100nm的Si層，在200nm的緩變SiGe層生長(zhǎng)期間，附加有組分率由0％線性增加到10％的Ge源。通過(guò)Ge組分率保持在10％，在緩變SiGe層頂部上生長(zhǎng)200nm均勻SiGe層。通過(guò)關(guān)閉源，則SiGe終止生長(zhǎng)，并將襯底溫度升高到910℃保持30分鐘，以進(jìn)行各層的退火。
該退火步驟之后，溫度降低到700℃，利用SiGe源重新開始外延地生長(zhǎng)以產(chǎn)生200nm的線性緩變SiGe層，隨著溫度由700℃線性降低到650℃，該SiGe層在其厚度范圍內(nèi)具有的Ge組分率由10％變化為20％。隨后在650℃的恒定溫度下生長(zhǎng)200nm厚度具有20％的Ge組分率的另一均勻SiGe層。再次終止生長(zhǎng)，并在860℃的溫度下進(jìn)行30分鐘的另一退火步驟。
這種降低溫度的同時(shí)在緩變SiGe層中線性地緩變Ge，在恒定的溫度下提供均勻SiGe層，隨后30分鐘原處的退火步驟的工序被多次重復(fù)直到達(dá)到50％的Ge組分率。下面的表中總結(jié)了圖2中曲線所示完整方法的各個(gè)步驟。應(yīng)該可以看出該方法包括有淀積五個(gè)分離的緩變SiGe層以及五個(gè)分離的均勻SiGe層，隨后五個(gè)分別的退火步驟以制備50％的SiGe襯底。
具體的生長(zhǎng)技術(shù)規(guī)格生長(zhǎng)所使用的設(shè)備是VG半導(dǎo)體V90固體源分子束外延系統(tǒng)(SS-MBE)。該系統(tǒng)中的生長(zhǎng)速率通常為每秒0.5-1.0埃，盡管也可以實(shí)現(xiàn)0.1-10埃。
首先在改性的RCA腐蝕劑中清洗(001)晶向的4”硅襯底，之后用2％HF浸泡，在890℃下原處解除吸附20分鐘(對(duì)于硅晶片這是相當(dāng)?shù)湫偷那鍧嵐ば?。溫度降低的同時(shí)生長(zhǎng)100nm的Si，以便可以無(wú)中斷地開始生長(zhǎng)虛擬襯底。一旦溫度達(dá)到700℃，鍺比率在整個(gè)的200nm上線性增加到10％。然后生長(zhǎng)具有10％恒定組分的200nm層。隨著襯底溫度升高到910℃保持30分鐘，SiGe的生長(zhǎng)終止。退火之后，溫度回降到700℃的生長(zhǎng)溫度。生長(zhǎng)重新開始，并且隨著溫度由700℃線性降低到650℃，在整個(gè)200nm內(nèi)生長(zhǎng)從1 0％到20％線性緩變的組分。在650℃的恒定生長(zhǎng)溫度下，整個(gè)200nm內(nèi)生長(zhǎng)20％Ge的下一層。再次終止生長(zhǎng)，溫度增加到860℃下退火30分鐘。這種降低溫度的同時(shí)線性地緩變Ge，在恒定的溫度下生長(zhǎng)均勻組分層，之后接30分鐘的原處退火步驟的工序多次重復(fù)直到達(dá)到50％的Ge組分率。在表1中以及下面的圖中總結(jié)了這些技術(shù)規(guī)格。

表1在上述例子中，每個(gè)緩變和均勻SiGe層均具有僅約200nm的厚度，得到的緩沖層總厚度僅約2μm。其優(yōu)勢(shì)既是由于制備較薄的層更經(jīng)濟(jì)，更主要的是由于假定SiGe與Si相比不是良好的導(dǎo)熱體的情況下，優(yōu)化了生長(zhǎng)于虛擬襯底頂部上的器件層和下面Si襯底之間的熱耦合。提供較薄的虛擬襯底的另一優(yōu)勢(shì)在于虛擬襯底僅覆蓋了芯片的選擇部分，在結(jié)合有虛擬襯底的區(qū)域與芯片上其它區(qū)域之間，只需提供使處理更加簡(jiǎn)單的，如敷金屬操作等的較小的步驟。這表明與現(xiàn)有的虛擬襯底相比有顯著的提高。
應(yīng)該理解在本發(fā)明的范圍內(nèi)上述方法可以有多種變化。例如，可以改變SiGe層的厚度，由此則層越薄則更多地來(lái)自于下面的Si襯底，優(yōu)選使每對(duì)緩變和均勻?qū)佣急绕湟郧暗膶訉?duì)薄。同樣所有或部分層的厚度可以大于或小于200nm，例如在50-1000nm的范圍內(nèi)，優(yōu)選在150-250nm的范圍內(nèi)。緩變和均勻SiGe層的數(shù)量可以改變，例如可以在4到15個(gè)層對(duì)的范圍內(nèi)，各層內(nèi)的緩變也可以在整個(gè)Ge組分范圍內(nèi)。均勻和緩變層的組分也可以改變，例如通過(guò)加入一種或多種表面活性物質(zhì)，例如銻或原子氫，以便降低表面粗糙度，和/或以線性地提供方式以外的其它提供最初和最終組分率的方式，改變緩變層中Ge的組分率。而且，可以在生長(zhǎng)部分或所有緩變層之前先生長(zhǎng)含有高密度點(diǎn)缺陷的薄層，以便促進(jìn)應(yīng)力釋放?？梢酝ㄟ^(guò)在例如100到400℃低溫下的外延地生長(zhǎng)，或者通過(guò)在生長(zhǎng)緩變層之前的離子注入來(lái)制備這種層。
也可以使用其它不同的外延生長(zhǎng)工藝，例如氣體源MBE工藝或CVD工藝的任何變形(例如，低壓、等離子體增強(qiáng)的CVD、常壓CVD和超高壓CVD)。如果使用低壓CVD，那么優(yōu)選在每個(gè)退火步驟期間維持氫氣氛。也可以在方法中限制提供退火步驟的次數(shù)，例如，在生長(zhǎng)第一緩變和均勻SiGe層之后提供僅一次退火步驟，或者在生長(zhǎng)低層的SiGe層之后提供兩次或多次退火步驟。這些退火步驟有助于在更容易于發(fā)生位錯(cuò)間相互作用的低層中，使位錯(cuò)成核，這在高層中可能不需要。提供有多個(gè)退火步驟的情況中，相對(duì)于之前的退火步驟，在隨后的步驟中退火時(shí)間將減少。而且，虛擬襯底可以外延地生長(zhǎng)在成圖案的硅晶片上或者具有成圖案的氧化層的晶片上，從而生長(zhǎng)僅發(fā)生在選擇的區(qū)域中。因此舉例來(lái)說(shuō)，這種構(gòu)造技術(shù)可以用于在需要增強(qiáng)電路功能的芯片的一個(gè)或多個(gè)選定區(qū)域中制備虛擬襯底(對(duì)于系統(tǒng)集成芯片可能需要)。
本發(fā)明的方法可以廣泛地適用，包括提供用于生長(zhǎng)應(yīng)變或應(yīng)力釋放的Si、Ge或SiGe層的虛擬襯底，用于制造如雙極結(jié)型晶體管(BJT)、場(chǎng)效應(yīng)晶體管(FET)和諧振遂道二極管(RTD)的器件，以及用于CMOS技術(shù)高速數(shù)字接口的III-V半導(dǎo)體層，以及光電應(yīng)用，包括發(fā)光二極管(LED)和半導(dǎo)體激光器。
權(quán)利要求
1.一種形成晶格調(diào)諧的半導(dǎo)體襯底的方法，包括(a)在Si晶片表面上外延地生長(zhǎng)第一緩變SiGe層，該第一緩變SiGe層的Ge組分率在層中由最小值增加到第一級(jí)；(b)在第一緩變SiGe層的頂部上外延地生長(zhǎng)第一均勻SiGe層，第一均勻SiGe層的Ge組分率在層中恒定不變地處在所述第一級(jí)上；(c)在升高后的溫度下對(duì)至少第一緩變SiGe層進(jìn)行退火，以便完全減輕SiGe層中的應(yīng)變；以及(d)在第一均勻SiGe層的頂部上外延地生長(zhǎng)第二緩變SiGe層，第二緩變SiGe層具有的Ge組分率在層中由所述第一級(jí)增加到大于所述第一級(jí)的第二級(jí)。
2.根據(jù)權(quán)利要求1所述的方法，其中所述退火步驟(c)在生長(zhǎng)第一均勻SiGe層之后和生長(zhǎng)第二緩變SiGe層之前進(jìn)行。
3.根據(jù)權(quán)利要求1或2所述的方法，進(jìn)一步包括在第二緩變SiGe層頂部上外延地生長(zhǎng)第二均勻SiGe層，第二均勻SiGe層具有的Ge組分率在層中恒定不變地處在所述第二級(jí)上。
4.根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括另一緩變和均勻SiGe層外延地生長(zhǎng)在第一和第二SiGe層的頂部上，另一緩變和均勻SiGe層具有的Ge組分率在該或每個(gè)緩變SiGe層中從前一均勻SiGe層的級(jí)別增加到增加后級(jí)別。
5.根據(jù)權(quán)利要求3或4所述的方法，其中在所述第二和另一均勻SiGe層中的至少一個(gè)外延生長(zhǎng)之后，執(zhí)行與步驟(c)的退火步驟類似的升高后溫度下的另一退火步驟。
6.根據(jù)權(quán)利要求4或5所述的方法，其中每個(gè)所述的外延生長(zhǎng)步驟在350到1000℃范圍的溫度下進(jìn)行。
7.根據(jù)以上任何一項(xiàng)權(quán)利要求所述的方法，其中所述在升高后溫度下進(jìn)行的該或每個(gè)退火步驟是在500到1200℃的范圍內(nèi)進(jìn)行的。
8.根據(jù)以上權(quán)利要求1到7的任何一個(gè)權(quán)利要求所述的方法，其中通過(guò)分子束外延(MBE)進(jìn)行所述外延生長(zhǎng)步驟。
9.根據(jù)以上權(quán)利要求1到7的任何一個(gè)權(quán)利要求所述的方法，其中通過(guò)化學(xué)汽相淀積(CVD)進(jìn)行所述外延地生長(zhǎng)步驟。
10.根據(jù)以上任何一個(gè)權(quán)利要求所述的方法，其中通過(guò)添加一個(gè)或多個(gè)表面活性物質(zhì)降低了至少一些緩變和均勻SiGe層的表面粗糙度。
11.根據(jù)以上任何一個(gè)權(quán)利要求所述的方法，其中剛好在生長(zhǎng)至少一個(gè)所述緩變SiGe層之前生長(zhǎng)含有高密度點(diǎn)缺陷的薄層。
12.根據(jù)以上任何一個(gè)權(quán)利要求所述的方法，進(jìn)一步包括在緩變和均勻SiGe層的頂部上生長(zhǎng)在其中形成有一個(gè)或多個(gè)半導(dǎo)體器件的應(yīng)變Si層的步驟。
13.一種根據(jù)以上任何一個(gè)權(quán)利要求所述的方法形成的晶格調(diào)諧半導(dǎo)體襯底。
14.根據(jù)權(quán)利要求13所述的晶格調(diào)諧的半導(dǎo)體襯底，結(jié)合了在其中形成有一個(gè)或多個(gè)半導(dǎo)體器件的應(yīng)變Si層。
全文摘要
為減少虛擬襯底中的位錯(cuò)堆積，在下面的硅襯底34和最上部的恒定組分SiGe層36之間提供緩沖層32，包括交替的緩變SiGe層38和均勻SiGe層40。每個(gè)緩變SiGe層38淀積期間，Ge比率x從對(duì)應(yīng)于前一層的Ge組分率值線性增加到對(duì)應(yīng)于下一層的Ge組分率值。每個(gè)均勻SiGe層40淀積期間，Ge比率x保持不變，由此在緩沖層的整個(gè)深度，Ge比率x以臺(tái)階形方式改變。每對(duì)緩變和均勻SiGe層38和40淀積之后停止提供Si和Ge，在比各層淀積溫度高的升高后溫度下退火晶片。通過(guò)堆積位錯(cuò)，允許每個(gè)緩變SiGe層應(yīng)力釋放，但均勻SiGe層40阻止了位錯(cuò)堆積延伸到緩變SiGe層38之外。在原處進(jìn)行每個(gè)隨后的退火步驟確保了以前施加的緩變和均勻SiGe層38和40的完全應(yīng)力釋放，而無(wú)論這些層的相對(duì)厚度是多少。由此在連續(xù)的各層對(duì)38和40內(nèi)基本上獨(dú)立地產(chǎn)生了位錯(cuò)，位錯(cuò)較均勻地分布，由于這種位錯(cuò)僅產(chǎn)生小面積的波動(dòng)40。而且，螺旋位錯(cuò)的密度顯著降低，因此通過(guò)減少導(dǎo)致有源器件中電子散射并降低電子移動(dòng)速度的原子晶格，增強(qiáng)了有效襯底的性能。
文檔編號(hào)H01L21/205GK1656603SQ03812284
公開日2005年8月17日 申請(qǐng)日期2003年5月30日 優(yōu)先權(quán)日2002年5月31日
發(fā)明者亞當(dāng)·丹尼爾·開普維爾, 蒂莫西·約翰·格拉斯彼, 埃文·休伯特·克雷斯威爾·帕克, 特倫斯·霍爾 申請(qǐng)人:華威大學(xué)