專利名稱：縱向結(jié)型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種縱向結(jié)型場效應(yīng)晶體管和縱向結(jié)型場效應(yīng)晶體管的制造方法。
背景技術(shù)：
結(jié)型場效應(yīng)晶體管(JFETJunction Field Effect Transistor)是通過柵極電壓來控制源極電極與漏極電極間的電流的電壓控制半導體器件。具體而言，JFET是如下器件，即具有位于源極電極與漏極電極之間、并與柵極電極連接的溝道區(qū)域，通過施加于柵極電極上的電壓，使由柵極半導體層與溝道半導體層形成的pn結(jié)所產(chǎn)生耗盡層的厚度變化，控制溝道區(qū)域中流過的漏極電流。
如今，以硅作為半導體材料的半導體器件成為主流。在硅類功率半導體器件中，隨著器件的耐壓不同，所使用的器件種類不同，在器件耐壓為200V以下的低壓類中，MOSFET(金屬/氧化膜/半導體場效應(yīng)晶體管)成為主流，在器件耐壓為200V以上的高壓類中，IGBT(絕緣柵極雙極晶體管)、晶閘管等成為主流。
就JFET而言，作為JFET之一的靜電感應(yīng)晶體管(SIT)被作為功率半導體開發(fā)和制品化。SIT雖具有與JFET一樣的器件結(jié)構(gòu)，但相對于JFET的靜特性為具有飽和的五極管特性，SIT的靜特性為以非飽和為特征的三極管特性。
近年來，碳化硅(SiC)、氮化鎵(GaN)等寬禁帶寬度半導體材料作為與硅相比、高耐壓、低損耗、高輸出、可實現(xiàn)高頻動作等好的功率半導體器件的半導體材料而引人注目。尤其是就高耐壓、低損耗而言，可期待在耐壓1kV下、比硅低2位數(shù)以上的低損耗化。但是，在現(xiàn)狀下，由于MOS結(jié)構(gòu)器件中氧化膜正下方的表面遷移率小，所以不能實現(xiàn)可期待的低損耗器件。
作為功率器件類型，MOS結(jié)構(gòu)的優(yōu)先性在電壓驅(qū)動下為常斷開型。因此，發(fā)明人等著眼于在硅中不太開發(fā)的、通過結(jié)晶內(nèi)部的遷移率來表征其特性的JFET，以研究高耐壓的低損耗器件。此外，常斷開型器件的JFET是可實現(xiàn)的。另外，判斷在從基板表面向里面的方向流過電流的結(jié)構(gòu)作為功率器件是好的結(jié)構(gòu)，研究縱向JFET。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種在維持高漏極耐壓的同時、損耗低的縱向結(jié)型場效應(yīng)晶體管、和縱向結(jié)型場效應(yīng)晶體管的制造方法。
首先，在該縱向JFET結(jié)構(gòu)中，為了實現(xiàn)低損耗而繼續(xù)研究的結(jié)果，實現(xiàn)如下發(fā)明。
本發(fā)明的縱向結(jié)型場效應(yīng)晶體管配備漏極半導體部、漂移半導體部、埋入半導體部、溝道半導體部、源極半導體部和柵極半導體部。漂移半導體部設(shè)置在漏極半導體部的主面上，具有沿與該主面交叉的規(guī)定軸向延伸的第1、第2、第3和第4區(qū)域。埋入半導體部具有與漂移半導體部的導電類型相反的導電類型，設(shè)置在漂移半導體部的第1、第2和第3區(qū)域上。溝道半導體部沿埋入半導體部設(shè)置，具有與埋入半導體部的導電類型相反的導電類型，電連接于漂移半導體部的第4區(qū)域上。源極半導體部設(shè)置在漂移半導體部的第1區(qū)域和溝道半導體部上。柵極半導體部具有與漏極半導體部的導電類型相反的導電類型，設(shè)置在第3和第4區(qū)域和溝道半導體部上。柵極半導體部具有在從第3區(qū)域向第4區(qū)域的方向上延伸的多個凸部，在凸部之間設(shè)置溝道半導體部，凸部連接于埋入半導體部上。
根據(jù)這種縱向結(jié)型場效應(yīng)晶體管，可在漂移半導體部上配置埋入半導體部和溝道半導體部。在該結(jié)構(gòu)中，溝道半導體部的損耗與漂移半導體部的損耗之和變?yōu)槠骷幕緭p耗。因此，若僅由于溝道半導體部而將器件的耐壓變?yōu)楦吣蛪?，則溝道的雜質(zhì)濃度變低，溝道長度也變長，器件的損耗變大。因此，如本發(fā)明的結(jié)構(gòu)那樣，通過設(shè)置控制漏極電流的溝道半導體部與承擔器件耐壓的漂移半導體部，具有如下效果。第一，溝道半導體部可提高雜質(zhì)濃度，并且，可縮短溝道長度，所以可減小溝道半導體部的損耗。第二，漂移半導體部可通過其雜質(zhì)濃度和厚度得到期望的漏極耐壓，可將損耗抑制到最小限度。第三，通過沿縱向?qū)盈B漂移半導體部和溝道半導體部，降低有限面積中的器件損耗。
另外，一種縱向結(jié)型場效應(yīng)晶體管配備漏極半導體部、漂移半導體部、埋入半導體部、溝道半導體部、源極半導體部和多個柵極半導體部。漂移半導體部設(shè)置在漏極半導體部的主面上，具有沿與該主面交叉的規(guī)定軸向延伸的第1、第2、第3和第4區(qū)域。埋入半導體部具有與漂移半導體部的導電類型相反的導電類型，設(shè)置在漂移半導體部的第1、第2和第3區(qū)域上。溝道半導體部沿埋入半導體部設(shè)置，具有與埋入半導體部的導電類型相反的導電類型，電連接于漂移半導體部的第4區(qū)域上。源極半導體部設(shè)置在漂移半導體部的第1區(qū)域和溝道半導體部上。多個柵極半導體部具有與漏極半導體部的導電類型相反的導電類型，設(shè)置在第3和第4區(qū)域和溝道半導體部上。多個柵極半導體部分別在從第3區(qū)域向第4區(qū)域的方向上延伸，在多個柵極半導體部之間設(shè)置溝道半導體部，各柵極半導體部連接于埋入半導體部上。
根據(jù)這種晶體管，因為在多個柵極半導體部之間具有溝道半導體部，所以從兩側(cè)控制溝道半導體部。因此，可增大溝道的厚度，減小損耗。
另外，一種縱向結(jié)型場效應(yīng)晶體管，配備漏極半導體部、漂移半導體部、埋入半導體部、溝道半導體部和柵極半導體部。漂移半導體部設(shè)置在漏極半導體部的主面上，具有沿與該主面交叉的規(guī)定軸向延伸的第1、第2、第3和第4區(qū)域。埋入半導體部設(shè)置在漂移半導體部的主面上，設(shè)置在與該主面交叉的規(guī)定軸向延伸的第1、第2和第3區(qū)域上。溝道半導體部沿埋入半導體部設(shè)置，具有與埋入半導體部的導電類型相反的導電類型，電連接于漂移半導體部的第4區(qū)域上。柵極半導體部具有與漂移半導體部的導電類型相反的導電類型，設(shè)置在第3和第4區(qū)域和溝道半導體部上。柵極半導體部具有在從第3區(qū)域向第4區(qū)域的方向上延伸的多個凸部，在凸部之間設(shè)置溝道半導體部，漂移半導體部連接于埋入半導體部上。漂移半導體部具有沿與漏極半導體部的主面交叉的軸向延伸的第5區(qū)域，還備有第2半導體部，具有與漏極半導體部的導電類型相反的導電類型，設(shè)置在第5區(qū)域上。第2半導體部從埋入半導體部開始，沿源極半導體部在規(guī)定軸向上延伸。
根據(jù)這種晶體管，因為在埋入半導體部與柵極半導體部之間具有溝道半導體部，所以從兩側(cè)控制溝道半導體部。因此，可增大溝道的厚度，減小損耗。
縱向結(jié)型場效應(yīng)晶體管還備有第1半導體部。第1半導體部設(shè)置在漂移半導體部的第1、第2區(qū)域和溝道半導體部上，具有與源極半導體部的導電類型相同的導電類型。第1半導體部的摻雜物濃度比溝道半導體部的摻雜物濃度低。
根據(jù)這種晶體管，在溝道半導體部與源極半導體部之間設(shè)置第1半導體部。通過該結(jié)構(gòu)，可吸收伴隨蝕刻的溝道半導體部的厚度公差。因此，可減小縱向結(jié)型場效應(yīng)晶體管的電特性的個體差。
一種縱向結(jié)型場效應(yīng)晶體管，配備漏極半導體部、漂移半導體部、埋入半導體部、多個柵極半導體部、溝道半導體部、連接半導體部、第1集合半導體部、第2集合半導體部和源極半導體部。漂移半導體部設(shè)置在漏極半導體部的主面上，具有在沿與該主面延伸的基準面交叉的規(guī)定軸向上延伸的第1至第5區(qū)域。埋入半導體部具有與漂移半導體部的導電類型相反的導電類型，沿基準面設(shè)置在漂移半導體部的第1至第4區(qū)域上。多個柵極半導體部沿基準面設(shè)置在漂移半導體部的第2至第4區(qū)域上，具有與埋入半導體部的導電類型相同的導電類型。溝道半導體部設(shè)置在埋入半導體部與多個柵極半導體部之間、和多個柵極半導體部之間，具有與埋入半導體部的導電類型相反的導電類型。連接半導體部具有與埋入半導體部和溝道半導體部的導電類型相同的導電類型，沿規(guī)定軸向延伸，連接埋入半導體部和多個柵極半導體部。第1集合半導體部在漂移半導體部的第1區(qū)域上，連接溝道半導體部。第2集合半導體部在漂移半導體部的第5區(qū)域上，連接溝道半導體部。源極半導體部設(shè)置在漂移半導體部的第1區(qū)域上，連接于第1集合半導體部上。
這種縱向結(jié)型場效應(yīng)晶體管在埋入半導體部與多個柵極半導體部之間設(shè)置溝道區(qū)域。因此，可增加柵極半導體部可控制的溝道區(qū)域。另外，可將埋入半導體部和溝道半導體部配置在漂移半導體部上。因此，可通過漂移半導體部的厚度得到期望的漏極耐壓。
另外，一種縱向結(jié)型場效應(yīng)晶體管，配備漏極半導體部、漂移半導體部、埋入半導體部、多個柵極半導體部、溝道半導體部、連接半導體部、第1集合半導體部、第2集合半導體部、源極半導體部和第3連接半導體部。漂移半導體部設(shè)置在漏極半導體部的主面上，具有在沿與該主面延伸的基準面交叉的規(guī)定軸向上延伸的第1至第5區(qū)域。埋入半導體部具有與漂移半導體部的導電類型相反的導電類型，沿基準面設(shè)置在漂移半導體部的第1至第4區(qū)域上。多個柵極半導體部沿基準面設(shè)置在漂移半導體部的第2至第4區(qū)域上，具有與埋入半導體部的導電類型相同的導電類型。溝道半導體部設(shè)置在埋入半導體部與多個柵極半導體部之間、和多個柵極半導體部之間，具有與埋入半導體部的導電類型相反的導電類型。連接半導體部具有與溝道半導體部的導電類型相同的導電類型，連接多個柵極半導體部。第1集合半導體部在漂移半導體部的第1區(qū)域上，連接溝道半導體部。第2集合半導體部在漂移半導體部的第5區(qū)域上，連接溝道半導體部。源極半導體部設(shè)置在漂移半導體部的第1區(qū)域上，連接于第1集合半導體部上。漂移半導體部具有設(shè)置在主面上、沿與該主面交叉的方向延伸的第6區(qū)域。第3連接半導體部，具有與漏極半導體部的導電類型相反的導電類型，設(shè)置在第6區(qū)域上。沿第1集合半導體部來設(shè)置第3連接半導體部。
由此，多個柵極半導體部經(jīng)第3連接半導體部與埋入半導體部電連接。由此，可將埋入半導體部與多個柵極半導體部一起用作柵極。因此，可控制的溝道厚度增加。
在縱向結(jié)型場效應(yīng)晶體管中，最好柵極半導體部和溝道半導體部的厚度比漂移半導體部的第1區(qū)域上的埋入半導體部與源極半導體部的間隔小。
另外，在縱向結(jié)型場效應(yīng)晶體管中，最好漂移半導體部的第2至第4區(qū)域上的多個柵極半導體部和溝道半導體部的厚度比漂移半導體部的第1區(qū)域上的埋入半導體部與源極半導體部的間隔小。
根據(jù)這些晶體管，可從源極半導體部分離埋入半導體部。由此，提高柵極與源極間的耐壓。另外，因為沿縱向取溝道半導體部與源極半導體部的距離，所以即便增大該距離，晶體管的芯片尺寸也不會增大。
在縱向結(jié)型場效應(yīng)晶體管中，最好確定柵極半導體部的凸部間隔，使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
在縱向結(jié)型場效應(yīng)晶體管中，最好確定柵極半導體部的凸部間隔、和柵極半導體部的凸部與埋入半導體部的間隔，使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
在縱向結(jié)型場效應(yīng)晶體管中，最好確定各柵極半導體部的間隔、和柵極半導體部與埋入半導體部的間隔，使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
根據(jù)這些縱向結(jié)型場效應(yīng)晶體管，可通過蝕刻來確定溝道半導體部的厚度。因此，使溝道半導體部的雜質(zhì)濃度和厚度變薄變得容易，以便基于各柵極半導體部或埋入半導體部與具有導電類型和該半導體部相反的溝道半導體部之間的擴散電位所產(chǎn)生的耗盡層跨躍溝道半導體部的整個區(qū)域。因此，即便不施加柵極電壓，也可使溝道半導體部耗盡化，可實現(xiàn)常斷開型晶體管。
根據(jù)縱向結(jié)型場效應(yīng)晶體管，溝道半導體部具有交互層疊低濃度層與高濃度層的結(jié)構(gòu)。各層的厚度為nm(納米10-9m)級。通過該結(jié)構(gòu)，由于量子效應(yīng)，載流子從多數(shù)載流子存在的高濃度層向載流子遷移率大的低濃度層浸出。結(jié)果，溝道半導體部中流過的電流增大，降低溝道半導體部的損耗。
最好縱向結(jié)型場效應(yīng)晶體管的漂移半導體部具有導電半導體區(qū)域，沿與漏極半導體部的主面交叉的基準面延伸，具有與漏極半導體部的導電類型相同的導電類型，電連接于溝道半導體部上；和非導電半導體區(qū)域，鄰接該導電半導體區(qū)域設(shè)置，具有與漏極半導體部的導電類型相反的導電類型，電連接于埋入半導體部上。另外，導電半導體區(qū)域與非導電半導體區(qū)域形成于與漂移半導體部的第1至第4區(qū)域排列的方向相同的方向或交叉的方向上。
根據(jù)這種縱向結(jié)型場效應(yīng)晶體管，可減小漂移半導體部的損耗。即，若施加電壓以在柵極半導體部中流過漏極電流，則由溝道半導體部控制的漏極電流經(jīng)由漂移半導體部的導電半導體區(qū)域到達漏極半導體部。另一方面，若施加電壓以不在柵極半導體部中流過漏極電流，則確定雜質(zhì)濃度和各半導體區(qū)域的厚度，使漂移半導體部的導電半導體區(qū)域和非導電半導體區(qū)域同時耗盡化，變?yōu)榕c一種電介質(zhì)等效的狀態(tài)。在這種狀態(tài)下，因為漂移半導體部具有一定的電場強度，所以與漂移半導體部中沒有導電半導體區(qū)域和非導電半導體區(qū)域的情況相比，可將漂移半導體部的厚度減少一半。因此，可實現(xiàn)期望的漏極耐壓，提高導電半導體區(qū)域的雜質(zhì)濃度，并且，將漂移半導體部的厚度減少一半。結(jié)果，可減小漂移半導體部的損耗。
在這種縱向結(jié)型場效應(yīng)晶體管中，最好漏極半導體部、漂移半導體部、埋入半導體部、柵極半導體部、溝道半導體部、連接半導體部和源極半導體部等各半導體部由作為寬禁帶寬度半導體材料的SiC或GaN等形成。寬禁帶寬度半導體與硅相比，具有禁帶寬度大、最大絕緣破壞強度大等作為功率器件半導體材料好的特性。因此，尤其與硅相比，可實現(xiàn)低損耗。
一種縱向結(jié)型場效應(yīng)晶體管的制造方法，具備在第1導電類型的基板上形成第1導電類型的第1半導體層的工序，第1半導體層的主面具有沿規(guī)定的軸向依次配置的第1至第4區(qū)域，具備向第1半導體層的主面的第1至第3區(qū)域中導入第2導電類型的摻雜物并形成埋入半導體部的工序，具備在第1半導體層上形成第1導電類型的第2半導體層的工序，具備在第2半導體層上形成第1導電類型的源極半導體層的工序，具備蝕刻第1半導體層的主面的至少第2、第3、第4任一區(qū)域上的源極半導體層、以達到第1半導體層、露出第2半導體層的規(guī)定區(qū)域的工序，規(guī)定區(qū)域具有沿規(guī)定軸向延伸的多個第1部分、和規(guī)定成包含該多個部分的第2部分，具備向多個第1部分中導入柵極半導體部用的第2導電類型的摻雜物并形成第2導電類型的第1半導體部的工序。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，還具備向第2部分中導入柵極半導體部用的第2導電類型的摻雜物并形成第2導電類型的第2半導體部的工序，第2半導體部的深度比第1半導體部的深度淺。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，第1半導體部形成為連接于埋入半導體部上。
一種縱向結(jié)型場效應(yīng)晶體管的制造方法，具備第1半導體層形成工序，在第1導電類型的基板上形成第1導電類型的第1半導體層，第1半導體層的主面具有沿規(guī)定的軸向依次配置的第1至第4區(qū)域，具備埋入半導體部形成工序，向第1半導體層的主面的第1至第3區(qū)域中導入第2導電類型的摻雜物并形成埋入半導體部，具備第2半導體層形成工序，在第1半導體層上形成第1導電類型的第2半導體層，具備第2半導體區(qū)域工序，在第1半導體層主面的第2和第3區(qū)域上的第2半導體層中，將柵極半導體部用的第2導電類型的摻雜物導入規(guī)定深度，形成第2導電類型的第2半導體區(qū)域，溝道半導體部形成工序，在得到期望數(shù)量的第2半導體層之前，重復第2半導體層形成工序和第2半導體區(qū)域工序，形成層疊的多個柵極半導體部和溝道半導體部，具備源極半導體部形成工序，在溝道半導體部上形成源極半導體部。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，在第2半導體層形成工序中，在第1半導體層上形成具有規(guī)定厚度的第1導電類型的第2半導體層，在溝道半導體部形成工序中，導入第2導電類型的摻雜物，以在第2半導體層內(nèi)的規(guī)定深度，濃度為極大，形成層疊的多個柵極半導體部和溝道半導體部。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，在溝道半導體部形成工序中，交互導入第1摻雜物和第2摻雜物，以在第2半導體層內(nèi)的規(guī)定深度，濃度為極大，同時形成層疊的多個柵極半導體部和溝道半導體部。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，溝道半導體部形成工序包含連接區(qū)域形成工序，形成第2導電類型的第2半導體連接區(qū)域，以在第2半導體層內(nèi)相互連接。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成第1半導體層的工序中，形成導電類型與第1導電類型的基板相同的導電半導體層，在導電半導體層上形成導電類型與導電半導體層相反的非導電半導體層，形成第1半導體層，以使導電半導體層與溝道半導體部電連接。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成第1半導體層的工序中，形成導電類型與第1導電類型的基板相反的非導電半導體層，在非導電半導體層上形成導電類型與非導電半導體層相反的導電半導體層，形成第1半導體層，以使導電半導體層與溝道半導體部電連接。
在縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成第1半導體層的工序中，通過在與基板的主面交叉的方向上形成導電半導體層與非導電半導體層，形成第1半導體層。
在縱向結(jié)型場效應(yīng)晶體管中，還備有與源極半導體部和第2半導體部電連接的源極電極，埋入半導體部經(jīng)第2半導體部電連接于源極電極上。
根據(jù)這種縱向結(jié)型場效應(yīng)晶體管，通過將第2半導體部連接于源極電極上，將埋入半導體部與源極半導體部電連接于同一源極電極上。由此，縱向結(jié)型場效應(yīng)晶體管柵極、漏極間的電容成為柵極、源極間的電容成分，所以可進行高頻動作。
本發(fā)明的縱向結(jié)型場效應(yīng)晶體管配備漏極半導體部、漂移半導體部、埋入半導體部、溝道半導體部、源極半導體部、第1柵極半導體部、第1柵極電極和源極電極。漂移半導體部設(shè)置在漏極半導體部的主面上，具有沿與該主面交叉的方向延伸的第1、第2、第3和第4區(qū)域。埋入半導體部具有與漂移半導體部的導電類型相反的導電類型，設(shè)置在漂移半導體部的第1、第2和第4區(qū)域上。溝道半導體部沿第1和第2區(qū)域上的埋入半導體部設(shè)置，具有不同于埋入半導體部的導電類型的導電類型，電連接于漂移半導體部的第3區(qū)域上。源極半導體部設(shè)置在漂移半導體部的第1區(qū)域和溝道半導體部上。第1柵極半導體部具有與埋入半導體部相同的導電類型，與埋入半導體部電連接，設(shè)置在漂移半導體部的第4區(qū)域上。第1柵極電極在漂移半導體部的第4區(qū)域上，與第1柵極半導體部電連接。源極電極與漂移半導體部的第1區(qū)域上的源極半導體部電連接，在第1柵極電極上，與第1柵極電極電絕緣，設(shè)置在漂移半導體部的第1、第2、第3和第4區(qū)域上。
根據(jù)這種縱向結(jié)型場效應(yīng)晶體管，可在漂移半導體部上配置埋入半導體部和溝道半導體部、第1柵極電極和源極電極。在該結(jié)構(gòu)中，溝道半導體部的損耗與漂移半導體部的損耗之和變?yōu)槠骷幕緭p耗。因此，若僅由于溝道半導體部而將器件的耐壓變?yōu)楦吣蛪海瑒t溝道的雜質(zhì)濃度變低，溝道長度也變長，器件的損耗變大。因此，如本發(fā)明的結(jié)構(gòu)那樣，通過設(shè)置控制漏極電流的溝道半導體部與承擔器件耐壓的漂移半導體部，具有如下效果。第一，溝道半導體部可提高雜質(zhì)濃度，并且，可縮短溝道長度，所以可減小溝道半導體部的損耗。第二，漂移半導體部可通過其雜質(zhì)濃度和厚度得到期望的漏極耐壓，可將損耗抑制到最小限度。第三，通過沿縱向?qū)盈B漂移半導體部和溝道半導體部，降低有限面積中的器件損耗。
另外，最好縱向結(jié)型場效應(yīng)晶體管還備有第2柵極半導體部。第2柵極半導體部具有與漏極半導體部的導電類型相反的導電類型，設(shè)置在漂移半導體部的第2區(qū)域或第2和第3區(qū)域上。在第1柵極半導體部與第2柵極半導體部之間，設(shè)置溝道半導體部。在漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，設(shè)置與第2柵極半導體部電連接、在源極電極下電絕緣的第2柵極電極。
根據(jù)這種晶體管，因為在第1柵極埋入半導體部與第2柵極半導體部之間具有溝道半導體部，所以從兩側(cè)控制溝道半導體部。因此，可增大溝道的厚度，減小損耗。
另外，縱向結(jié)型場效應(yīng)晶體管通過由源極電極電連接第1柵極半導體部與源極半導體部，僅將第2柵極半導體部作為柵極電極。作為表示晶體管動作頻率的指標，多使用反饋電容(柵極/漏極間電容)÷相互電導。通過將第1柵極半導體部連接于源極電極上，從反饋電容中去除基于漏極半導體部與埋入半導體部的電容成分，所以可在更高頻區(qū)域中進行動作。
在縱向結(jié)型場效應(yīng)晶體管中設(shè)置連接半導體部。連接半導體部具有與埋入半導體部相同的導電類型，貫穿溝道半導體部，以便電連接第2柵極半導體部與埋入半導體部，散布在漂移半導體部的第2區(qū)域上。根據(jù)該結(jié)構(gòu)，可廢棄漂移半導體部的第4區(qū)域和第1柵極半導體部，在相同損耗下可減小器件面積。
縱向結(jié)型場效應(yīng)晶體管還備有第1半導體部。第1半導體部設(shè)置在漂移半導體部的第1區(qū)域和溝道半導體部上，具有與源極半導體部的導電類型相同的導電類型。第1半導體部的雜質(zhì)濃度比溝道半導體部的雜質(zhì)濃度低。
根據(jù)這種晶體管，在溝道半導體部與源極半導體部之間設(shè)置第1半導體部。通過該結(jié)構(gòu)，可吸收伴隨蝕刻的溝道半導體部的厚度公差。因此，可減小縱向結(jié)型場效應(yīng)晶體管的電特性的個體差。
縱向結(jié)型場效應(yīng)晶體管在由多個晶體管構(gòu)成的基本單元(塊)或芯片的外周部分，設(shè)置第1和第2柵極電極的至少一方，作為柵極電極。另外，在這種結(jié)構(gòu)的晶體管中，最好通過源極電極電連接第1柵極半導體部與源極半導體部。這種縱向結(jié)型場效應(yīng)晶體管可同時形成柵極電極與源極電極，結(jié)果，可簡化制造工序。
縱向結(jié)型場效應(yīng)晶體管設(shè)置異型(hetero)結(jié)半導體材料，作為第2柵極電極，以使第2柵極半導體部與溝道半導體部構(gòu)成異型結(jié)。根據(jù)這種結(jié)構(gòu)的晶體管，不需要形成第2柵極半導體部的工序，簡化制造工序。
在縱向結(jié)型場效應(yīng)晶體管中，設(shè)置在漂移半導體部的第2區(qū)域上的溝道半導體部的厚度比設(shè)置在漂移半導體部的第1區(qū)域上的埋入半導體部與源極半導體部的間隔小。根據(jù)這種晶體管，可從源極半導體部分離埋入半導體部和第2柵極半導體部。由此，提高柵極與源極間的耐壓。另外，因為沿縱向取溝道半導體部與源極半導體部的距離，所以即便增大該距離，晶體管的芯片尺寸也不會增大。
在縱向結(jié)型場效應(yīng)晶體管中，確定埋入半導體部上的溝道半導體部的厚度、或位于埋入半導體部與第2柵極半導體部之間的、導電類型與漏極半導體部的導電類型相同的溝道半導體部的厚度，以使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
根據(jù)這種縱向結(jié)型場效應(yīng)晶體管，可通過蝕刻來確定溝道半導體部的厚度。因此，使溝道半導體部的雜質(zhì)濃度和厚度變薄變得容易，以便基于各柵極半導體部或埋入半導體部與具有導電類型和該半導體部相反的溝道半導體部之間的擴散電位所產(chǎn)生的耗盡層，跨躍溝道半導體部的整個區(qū)域。因此，即便不施加柵極電壓，也可使溝道半導體部耗盡化，可實現(xiàn)常斷開型晶體管。
根據(jù)縱向結(jié)型場效應(yīng)晶體管，溝道半導體部具有交互層疊低濃度層與高濃度層的結(jié)構(gòu)。各層的厚度為nm(納米10-9m)級。通過該結(jié)構(gòu)，由于量子效應(yīng)，載流子從多數(shù)載流子存在的高濃度層向載流子遷移率大的低濃度層浸出。結(jié)果，溝道半導體部中流過的電流增大，降低溝道半導體部的損耗。
縱向結(jié)型場效應(yīng)晶體管的漂移半導體部具有導電半導體區(qū)域，沿與漏極半導體部的主面交叉的基準面延伸，具有與漏極半導體部的導電類型相同的導電類型，從漂移半導體部的第3區(qū)域電連接到溝道半導體部上；和非導電半導體區(qū)域，鄰接導電半導體區(qū)域設(shè)置，具有與漏極半導體部的導電類型相反的導電類型，電連接于埋入半導體部上。另外，導電半導體區(qū)域與非導電半導體區(qū)域形成于與漂移半導體部的第1至第4區(qū)域排列的方向相同的方向、或交叉的方向上。
根據(jù)這種縱向結(jié)型場效應(yīng)晶體管，可減小漂移半導體部的損耗。即，若施加電壓以在柵極半導體部中流過漏極電流，則由溝道半導體部控制的漏極電流經(jīng)由漂移半導體部的導電半導體區(qū)域到達漏極半導體部。另一方面，若施加電壓以不在柵極半導體部中流過漏極電流，則確定雜質(zhì)濃度和各半導體區(qū)域的厚度，使漂移半導體部的導電半導體區(qū)域和非導電半導體區(qū)域同時耗盡化，變?yōu)榕c一種電介質(zhì)等效的狀態(tài)。在這種狀態(tài)下，因為漂移半導體部具有一定的電場強度，所以與漂移半導體部中沒有導電半導體區(qū)域和非導電半導體區(qū)域的情況相比，可將漂移半導體部的厚度減少一半。因此，可實現(xiàn)期望的漏極耐壓，提高導電半導體區(qū)域的雜質(zhì)濃度，并且，將漂移半導體部的厚度減少一半。結(jié)果，可減小漂移半導體部的損耗。
在這種縱向結(jié)型場效應(yīng)晶體管中，由作為寬禁帶寬度半導體材料的SiC或GaN等形成漏極半導體部、漂移半導體部、第1柵極半導體部、溝道半導體部等各半導體部。寬禁帶寬度半導體與硅相比，具有禁帶寬度大、最大絕緣破壞強度大等作為功率器件半導體材料好的特性。因此，尤其與硅相比，可實現(xiàn)低損耗。
一種縱向結(jié)型場效應(yīng)晶體管的制造方法，包含如下工序在第1導電型基板上形成具有第1、第2、第3和第4區(qū)域的漂移半導體層；向漂移半導體層的第1、第2和第4區(qū)域中，導入導電類型與漂移半導體層的導電類型相反的雜質(zhì)，形成埋入半導體部；在埋入半導體部和漂移半導體層上，形成具有與埋入半導體部的導電類型相反的導電類型的溝道半導體部；在漂移半導體層的第1區(qū)域上，形成源極半導體部；向漂移半導體層的第4區(qū)域上的一部分導入導電類型與埋入半導體部的導電類型相同的雜質(zhì)，形成第1柵極半導體部；形成電連接于第1柵極半導體部的第1柵極電極；形成與第1柵極電極電絕緣的層間膜；和在層間膜上，形成與源極半導體部電連接的源極電極。
縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成第1柵極半導體部的工序之前，還包含如下工序，向漂移半導體層的第2區(qū)域或第2和第3區(qū)域中，導入導電類型與第1柵極半導體部的導電類型相同的雜質(zhì)，形成第2柵極半導體部，用形成第1柵極電極的工序來形成與第2柵極半導體部電連接的第2柵極電極。
一種縱向結(jié)型場效應(yīng)晶體管的制造方法，包含如下工序在第1導電型基板上形成具有第1、第2、第3和第4區(qū)域的漂移半導體層；向漂移半導體層的第1、第2和第4區(qū)域中，導入導電類型與漂移半導體層的導電類型相反的雜質(zhì)，形成埋入半導體部；在埋入半導體部和漂移半導體層上，形成具有與埋入半導體部的導電類型相反的導電類型的溝道半導體部；在漂移半導體層的第1區(qū)域上，形成源極半導體部；向漂移半導體層的第2區(qū)域或第2和第3區(qū)域中，導入導電類型與埋入半導體部的導電類型相同的雜質(zhì)，形成第2柵極半導體部；向漂移半導體層的第4區(qū)域上的一部分導入導電類型與埋入半導體部的導電類型相同的雜質(zhì)，形成第1柵極半導體部；形成電連接于第2柵極半導體部的第2柵極電極；形成同時電連接第1柵極半導體部和源極半導體部的源極電極，。
一種縱向結(jié)型場效應(yīng)晶體管的制造方法，包含如下工序在第1導電型基板上形成具有第1、第2、第3和第4區(qū)域的漂移半導體層；向漂移半導體層的第1、第2和第4區(qū)域中，導入導電類型與漂移半導體層的導電類型相反的雜質(zhì)，形成埋入半導體部；在埋入半導體部和漂移半導體層上，形成具有與埋入半導體部的導電類型相反的導電類型的溝道半導體部；在漂移半導體層的第1區(qū)域上，形成源極半導體部；向漂移半導體層的第2區(qū)域或第2和第3區(qū)域中，導入導電類型與埋入半導體部的導電類型相同的雜質(zhì)，形成第2柵極半導體部；向漂移半導體層的第2區(qū)域上的一部分導入導電類型與埋入半導體部的導電類型相同的雜質(zhì)，形成電連接第2柵極半導體部與埋入半導體部的連接半導體部；和形成電連接于第2柵極半導體部的第2柵極電極。
縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成源極半導體部的工序之前，還包含在溝道半導體部上形成導電類型與源極半導體部的導電類型相同的第1半導體部的工序，第1半導體部的雜質(zhì)濃度比溝道半導體部的雜質(zhì)濃度低。
縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成漂移半導體層的工序中，形成導電類型與漏極半導體部相同的導電半導體層，在導電半導體層內(nèi)形成導電類型與導電半導體層相反的非導電半導體層，并形成漂移半導體層，使導電半導體層與溝道半導體部電連接。
縱向結(jié)型場效應(yīng)晶體管的制造方法中，在形成漂移半導體層的工序中，形成導電類型與漂移半導體部相反的非導電半導體層，在非導電半導體層內(nèi)形成導電類型與非導電半導體層相反的導電半導體層，并形成漂移半導體層，使導電半導體層與溝道半導體部電連接。
圖1A是第1實施方式的縱向JFET的立體圖。圖1B是第1實施方式的縱向JFET的I-I線的截面圖。
圖2A是漏極半導體膜形成工序的立體圖。圖2B是漂移半導體膜形成工序的立體圖。圖2C是埋入半導體部形成工序的立體圖。
圖3A是溝道半導體膜形成工序的立體圖。圖3B是源極半導體膜形成工序的立體圖。
圖4A是源極半導體部形成工序的立體圖。圖4B是p+型半導體區(qū)域形成工序的立體圖。
圖5A是p+型半導體部形成工序的立體圖。圖5B是熱氧化工序的立體圖。
圖6A是開口部形成工序的立體圖。圖6B是電極形成工序的立體圖。
圖7A是淺凹部形成工序的立體圖。圖7B是深凹部形成工序的立體圖。
圖8是柵極半導體部形成工序的立體圖。
圖9是第4實施方式的縱向JFET的立體圖。
圖10是第4實施方式的縱向JFET的立體圖。
圖11A是p+型半導體膜形成工序的立體圖。圖11B是源極半導體膜形成工序的立體圖。圖11C是p+型半導體部形成工序的立體圖。
圖12是第6實施方式的縱向JFET的立體圖。
圖13A是第7實施方式的縱向JFET的立體圖。圖13B是第7實施方式的縱向JFET的II-II線的截面圖。
圖14A是p+型半導體層形成工序的立體圖。圖14B是p+型連接半導體層形成工序的立體圖。
圖15A是p+型柵極半導體部形成工序的立體圖。圖15B是p+型柵極半導體部形成工序的立體圖。
圖16A是溝道半導體膜形成工序的立體圖。圖16B是源極半導體膜形成工序的立體圖。
圖17A是源極半導體部形成工序的立體圖。圖17B是熱氧化工序的立體圖。
圖18A是開口部形成工序的立體圖。圖18B是電極形成工序的立體圖。
圖19A是第9實施方式的縱向JFET的立體圖。圖19B是第9實施方式的縱向JFET的III-III線的截面圖。
圖20A是第2p+型半導體層形成工序的立體圖。圖20B是p+型連接半導體層形成工序的立體圖。
圖21A是第11實施方式的縱向JFET的立體圖。圖21B是第11實施方式的縱向JFET的脈沖摻雜半導體部的立體圖。
圖22A是表示具有脈沖摻雜結(jié)構(gòu)的另一方式的縱向JFET的立體圖。圖22B是表示具有脈沖摻雜結(jié)構(gòu)的再一方式的縱向JFET的立體圖。
圖23是第12實施方式的縱向JFET的立體圖。
圖24A是第12實施方式的縱向JFET的立體圖。圖24B是第12實施方式的縱向JFET的立體圖。
圖25是第13實施方式的縱向JFET的截面圖。
圖26是表示具有超級結(jié)結(jié)構(gòu)的另一方式的縱向JFET的截面圖。
圖27是表示具有超級結(jié)結(jié)構(gòu)的再一方式的縱向JFET的截面圖。
圖28A是表示第14實施方式中的縱向JFET的半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。圖28B是表示第13實施方式的縱向JFET的模式圖。圖28C是表示再一方式的縱向JFET的模式圖。
圖29A是漂移區(qū)域形成工序中的縱向JFET的立體圖。圖29B是p+型半導體區(qū)域形成工序中的縱向JFET的立體圖。圖29C是源極區(qū)域形成工序中的縱向JFET的立體圖。
圖30是第16實施方式的縱向JFET的截面圖。
圖31A是漏極半導體膜形成工序中的截面圖。圖31B是漂移半導體膜形成工序中的截面圖。圖31C是柵極半導體部形成工序中的截面圖。
圖32A是溝道半導體膜形成工序中的截面圖。圖32B是源極半導體膜形成工序中的截面圖。圖32C是源極半導體部形成工序中的截面圖。
圖33A是P+型柵極半導體部形成工序中的截面圖。圖33B是熱氧化工序中的截面圖。圖33C是開口部形成工序中的斷面圖。
圖34A是柵極電極形成工序中的截面圖。圖34B是絕緣膜形成工序中的截面圖。圖34C是開口部形成工序中的截面圖。
圖35是源極電極形成工序中的截面圖。
圖36是第18實施方式中的縱向JFET的截面圖。
圖37A是溝道半導體膜形成工序中的截面圖。圖37B是n-型半導體膜形成工序中的截面圖。圖37C是源極半導體部形成工序中的截面圖。
圖38是第20實施方式中的縱向JFET的立體圖。
圖39是第21實施方式中的縱向JFET的截面圖。
圖40A是p+型柵極半導體部形成工序中的截面圖。圖40B是p+型柵極半導體部形成后的截面圖。
圖41是第23實施方式中的縱向JFET的截面圖。
圖42A是第24實施方式的縱向JFET的立體圖。圖42B是第24實施方式的縱向JFET的III-III線的截面圖。
圖43A是第25實施方式的縱向JFET的立體圖。圖43B是第25實施方式的縱向JFET的脈沖摻雜半導體部的立體圖。
圖44是第26實施方式中的縱向JFET的截面圖。
圖45是表示具有超級結(jié)結(jié)構(gòu)的另一方式的縱向JFET的截面圖。
圖46是表示具有超級結(jié)結(jié)構(gòu)的再一方式的縱向JFET的截面圖。
圖47A是表示第27實施方式中的縱向JFET的半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。圖47B是表示第27實施方式的縱向JFET的模式圖。圖47C是表示再一方式的縱向JFET的模式圖。
圖48A是漂移區(qū)域形成工序中的縱向JFET的立體圖。圖48B是p+型半導體區(qū)域形成工序中的縱向JFET的立體圖。圖48C是源極區(qū)域形成工序中的縱向JFET的立體圖。
具體實施例方式
下面，參照附圖來詳細說明本發(fā)明的縱向結(jié)型場效應(yīng)晶體管的最佳實施方式。另外，以下說明中，向相同或相當?shù)囊馗郊酉嗤?，省略重復說明。另外，圖中的晶體管的縱橫比未必與實際的晶體管的一致。
(第1實施方式)圖1A是第1實施方式的縱向JFET1a的立體圖。如圖1A所示，縱向JFET1a具有n+型漏極半導體部2、n型漂移半導體部3、p+型柵極半導體部4、n型溝道半導體部5、n+型源極半導體部7、和p+型柵極半導體部8。
縱向JFET1a具有多數(shù)載流子在從該元件的一個面向另一面的方向(下面記作“電流方向”)上移動的縱向結(jié)構(gòu)。圖1A中示出坐標系。該坐標規(guī)定JFET的電流方向與y軸一致。
n+型漏極半導體部2具有相對的一對面。另外，n+型漏極半導體部2可以是添加摻雜物的基板，在最佳實施例中，該基板由SiC(碳化硅)形成。作為添加在SiC中的摻雜物，可利用作為周期表第5族元素的N(氮)、P(磷)、As(砷)等施主(donor)雜質(zhì)。n+型漏極半導體部2在一對面的一個(背面)具有漏極電極2a。漏極電極2a由金屬形成。
n型漂移半導體部3設(shè)置在n+型漏極半導體部2一對面的另一個(表面)上。n型漂移半導體部3在該表面上具有沿y軸方向依次配置的第1-第4區(qū)域3a、3b、3c、3d。第1-第4區(qū)域3a、3b、3c、3d分別沿規(guī)定軸向(圖1A的x軸方向)延伸，在最佳實施例中，是矩形的區(qū)域。第1、第2、第3區(qū)域3a、3b、3c上設(shè)置p+型埋入半導體部4。在第4區(qū)域3d上設(shè)置溝道半導體部5。漂移半導體部3的導電類型與漏極半導體部2的導電類型相同，漂移半導體部3的摻雜物濃度比漏極半導體部2的摻雜物濃度低。在最佳實施例中，漂移半導體部3由添加摻雜物的SiC(碳化硅)形成。
p+型埋入半導體部4設(shè)置在第1、第2、第3區(qū)域3a、3b、3c上。埋入半導體部4的導電類型與漂移半導體部3的導電類型相反。埋入半導體部4的p型摻雜物濃度比漂移半導體部3的n型摻雜物濃度高。在最佳實施例中，p+型埋入半導體部4由添加摻雜物的SiC(碳化硅)形成。作為該摻雜物，可利用作為周期表第3族元素的B(硼)、Al(鋁)等受主雜質(zhì)。
n型溝道半導體部5設(shè)置在第1-第3區(qū)域3a、3b、3c和p+型埋入半導體部4上、與第4區(qū)域3d上。n型溝道半導體部5沿p+型埋入半導體部4在規(guī)定軸向(圖1A的y軸方向)延伸。n型溝道半導體部5在第4區(qū)域3d與n型漂移半導體部3電連接。溝道半導體部5的導電類型與埋入半導體部4的導電類型相反，所以在埋入半導體部4與溝道半導體部5的界面上形成pn結(jié)。n型溝道半導體部5的摻雜物濃度比n+型漏極半導體部2的摻雜物濃度低。在最佳實施例中，n型溝道半導體部5由添加摻雜物的SiC形成。
n+型源極半導體部7設(shè)置在第1區(qū)域3a和n型溝道半導體部5上。源極半導體部7具有與漏極半導體部2的導電類型相同的導電類型。源極半導體部7經(jīng)溝道半導體部5與漂移半導體部3連接。另外，在n+型源極半導體部7上，設(shè)置源極電極7a。源極電極7a由金屬形成。在n型源極半導體部7上設(shè)置稱為氧化硅膜的絕緣膜9，n型源極半導體部7經(jīng)絕緣膜9的開口部與源極電極7a連接。
如圖1B所示，p+型柵極半導體部8設(shè)置在第3和第4區(qū)域3c、3d和溝道半導體部5上。p+型柵極半導體部8具有在從第3區(qū)域3c向第4區(qū)域3d的方向(圖中y軸方向)上延伸的凸部8b、8c、8d。凸部8b、8c、8d延伸以到達埋入半導體部4。凸部8b、8c、8d在第3區(qū)域3c上與埋入半導體部4電連接。在凸部8b、8c、8d之間設(shè)置n型溝道半導體部5。因為柵極半導體部8的導電類型與溝道半導體部5的導電類型相反，所以在柵極半導體部8與溝道半導體部5的界面形成pn結(jié)。流過n型溝道半導體部5的漏極電流由p+型埋入半導體部4和p+型柵極半導體部8控制。柵極半導體部8的p型摻雜物濃度比溝道半導體部5的n型摻雜物濃度高。在最佳實施例中，p+型柵極半導體部8由添加摻雜物的SiC形成。在最佳實施例中，溝道長度(圖中y軸方向)比溝道厚度(圖中z軸方向)的10倍還大。在p+型柵極半導體部8的表面上設(shè)置柵極電極8a。柵極電極8a由金屬形成。源極電極7a由金屬形成。在p+型柵極半導體部8上設(shè)置稱為氧化硅膜的絕緣膜9，p+型柵極半導體部8經(jīng)絕緣膜9的開口部與柵極電極8a連接。箭頭e表示從源極半導體部7流入漏極半導體部2的電流的路徑。
(第2實施方式)下面，說明縱向JFETa的制造方法。圖2A-圖2C、圖3A和圖3B、圖4A和圖4B、圖5A和圖5B、圖6A和圖6B、圖7A和圖7B、圖8是表示第2實施方式的縱向JFET1a的制造工序的立體圖。
(漏極半導體膜形成工序)首先，如圖2A所示，準備基板。作為基板，示例n+型SiC半導體基板?；宓膿诫s物濃度在該基板可用作漏極半導體部2的程度下是高濃度。
(漂移半導體膜形成工序)如圖2B所示，在n+型漏極半導體部2的表面，通過外延生成法形成SiC膜3。SiC膜3的膜厚T1例如為10微米。SiC膜3的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜3的摻雜物濃度比n+型摻雜物半導體2的摻雜物濃度低。SiC膜3的摻雜物濃度例如為1×1016/cm3左右。由該SiC膜3形成n型漂移半導體部。
(埋入半導體部形成工序)參照圖2C，說明形成埋入半導體部的工序。形成具有沿規(guī)定軸向(圖中x軸方向)延伸的圖案的掩膜M1。用該掩膜M1，向形成于SiC膜3上的區(qū)域3e中有選擇地離子注入摻雜物Al，形成具有規(guī)定深度的p+型埋入半導體部4。p+型埋入半導體部4的深度D1例如為1.2微米左右。p+型埋入半導體部4的摻雜物濃度例如為1×1018/cm3左右。在形成埋入半導體部之后，去除掩膜M1。
(溝道半導體膜形成工序)如圖3A所示，在p+型埋入半導體部4的表面和SiC膜3上，通過外延生成法形成SiC膜5。SiC膜5的膜厚T2例如為0.5微米左右。SiC膜5的導電類型與漏極半導體部2的導電類型相同。另外，SiC膜5的摻雜物濃度比漏極半導體部2的摻雜物濃度低。SiC膜5的摻雜物濃度例如為1×1017/cm3左右。由該SiC膜5形成n型溝道半導體部。另外，在本實施方式中，盡管為了n型漂移半導體部和n型溝道半導體部而形成單個SiC膜，但也包含為了漂移半導體部和型溝道半導體部的各個而反復成膜SiC膜的多個成膜工序。另外，可對SiC膜采用期望的摻雜物濃度輪廓，以使SiC膜3作為漂移半導體部和溝道半導體部動作。
(源極半導體膜形成工序)如圖3B所示，在SiC膜5的表面，通過外延生成法，形成n+型源極半導體部用的SiC膜7。SiC膜7的膜厚T3例如為0.2微米左右。SiC膜7的導電類型與漏極半導體部2的導電類型相同。另外，SiC膜7的摻雜物濃度比SiC膜5的摻雜物濃度高。
(源極半導體部形成工序)參照圖4A，說明形成源極半導體部的工序。形成具有沿規(guī)定軸向(圖中x軸方向)延伸的圖案的掩膜M2。使用掩膜M2，選擇地蝕刻n+型源極膜7與SiC膜5。結(jié)果，被掩膜M2覆蓋的n+型源極層7與SiC膜5的部分未被蝕刻而保留，形成n+型源極半導體部用的半導體部。在形成該半導體部之后，去除掩膜M2。
(p+型半導體區(qū)域形成工序)參照圖4B，說明形成p+型半導體區(qū)域的工序。形成具有規(guī)定形狀的圖案的掩膜M3。通過掩膜M3，選擇地向SiC膜5上規(guī)定的區(qū)域5a、5b、5c中離子注入摻雜物A2，形成具有規(guī)定深度的p+型半導體區(qū)域81、82、83。p+型半導體區(qū)域81、82、83的摻雜物濃度例如是1×1018/m3左右。形成p+型半導體區(qū)域之后，去除掩膜M3。
(p+型半導體部形成工序)參照圖5A，說明形成p+型半導體部的工序。形成具有規(guī)定形狀的圖案的掩膜M4。通過掩膜M4，在SiC膜5上規(guī)定的區(qū)域(例如包含區(qū)域5a-5c的區(qū)域5a-5e)中，選擇地離子注入摻雜物A3，形成具有規(guī)定深度的p+型半導體層84、85。p+型半導體層84、85的摻雜物濃度例如是1×1018/m3左右。另外，表面附近的濃度是1×1019-1×1020/cm3左右。在形成p+型半導體層之后，去除掩膜M4。另外，進行p+型半導體層形成工序與p+型半導體部形成工序的順序可以交換。
(熱氧化工序)參照圖5B，說明熱氧化縱向JFET1a的工序。對縱向JFET1a實施熱氧化處理。熱氧化處理若在高溫(例如約1200度)下將SiC曝露于氧化性氣氛氣中，則各半導體部中的硅與氧進行化學反應(yīng)，形成氧化硅膜(SiO2)。結(jié)果，各半導體部的表面被氧化膜9覆蓋。
(開口部形成工序)參照圖6A，說明形成用于形成源極電極和柵極電極的開口部的工序。使用光刻膠掩膜，選擇地蝕刻氧化膜9，形成開口部9a、9b。在開口部9a、9b中，分別露出源極半導體部7和柵極半導體部8的表面部分。這些露出部分分別成為向源極電極和柵極電極的導通部分。在形成開口部后，去除抗蝕劑掩膜。
(電極形成工序)參照圖6B，說明形成電極的工序。首先，在縱向JFET1a的表面，堆積例如稱為鎳(Ni)的歐姆接觸電極用金屬膜。接著，如僅在源極電極用開口部9a與柵極電極用開口部9b中剩余Ni所示，形成光刻膠掩膜，蝕刻Ni金屬膜，去除抗蝕劑。接著，在高溫(例如在Ni的情況下為1000度左右)的氮、氬等惰性氣體氣氛氣中，進行熱處理，從而形成歐姆接觸。作為歐姆接觸電極用的金屬膜材料，可以是Ni、鎢(W)、鈦(Ti)等，但不限于此。
并且，堆積稱為鋁(Al)的電極用金屬膜。形成具有規(guī)定形狀的光刻膠掩膜。使用該掩膜，選擇地蝕刻電極用金屬膜。結(jié)果，被抗蝕劑圖案覆蓋的電極用金屬膜部分未被蝕刻而保留，變?yōu)樵礃O電極7a和柵極電極8a。作為電極用金屬膜的材料，可以是鋁金屬或銅(Cu)、鎢(W)，但不限于此。在形成電極后，去除抗蝕劑掩膜。
通過以上說明的工序，完成第1實施方式中示出的縱向JFET1a。在縱向JFET1a的結(jié)構(gòu)中，可在n型漂移半導體部3上配置p+型埋入半導體部4和p+型柵極半導體部8。因此，不會增大芯片尺寸，可通過n型漂移半導體部3的厚度而得到期望的漏極耐壓。因此，可提高源極與漏極間的耐壓。另外，不僅n型溝道半導體部5的下面，位于p+型埋入半導體部4的下面的n型漂移半導體部3中也流過載流子。因此，可在維持耐壓的同時，降低流通電阻。即，本結(jié)構(gòu)適于高耐壓JFET。
縱向JFET1a在p+型埋入半導體部4與p+型柵極半導體部8之間設(shè)置n型溝道半導體部5，同時，還在p+型柵極半導體部8的凸部之間設(shè)置n型溝道半導體部5。根據(jù)該結(jié)構(gòu)，與從n型溝道半導體部5的單側(cè)控制溝道的情況相比，可控制的溝道幅度增加。p+型埋入半導體部4與p+型柵極半導體部8的間隔A比p+型柵極半導體部8的凸部間的間隔B寬的情況下，由間隔B來確定縱向JFET1a的閾值。相反，p+型埋入半導體部4與p+型柵極半導體部8的間隔A比p+型柵極半導體部8的凸部間的間隔B窄的情況下，由間隔A來確定縱向JFET1a的閾值。
另外，在本實施方式中，由SiC形成漏極、源極、柵極的半導體部。SiC與Si(硅)或GaAs(砷化鎵)等半導體相比，在以下方面優(yōu)越。即，因為高熔點且禁帶寬度大，所以元件的高溫動作變?nèi)菀?。另外，因為絕緣破壞電場大，所以可高耐壓化。另外，因為導熱率高，所以大電流、低損耗化變得容易。
(第3實施方式)本實施方式涉及縱向JFET1a的p+型半導體層形成工序和p+型半導體部形成工序中、與第2實施方式不同的制造方法。即，在第2實施方式中，通過離子注入法來形成柵極半導體部8，但在本實施方式中，經(jīng)以下所示的工序來形成柵極半導體部8。另外，就p+型半導體層形成工序和p+型半導體部形成工序以外的工序而言，省略說明與圖示。向與第2實施方式一樣的各結(jié)構(gòu)部分附加相同符號。
(淺凹部形成工序)參照圖7A，說明在n型半導體層5中形成淺凹部的工序。淺凹部形成工序緊接在第2實施方式的源極半導體部形成工序之后進行。形成具有規(guī)定形狀的圖案的光刻膠掩膜M5。使用掩膜M5，選擇地蝕刻n型半導體層5。蝕刻的深度D5為達到p+型埋入半導體部4的程度。結(jié)果，由抗蝕劑圖案覆蓋的n型半導體層5的部分未被蝕刻而保留，形成淺凹部。在形成淺凹部之后，去除掩膜M5。
(深凹部形成工序)參照圖7B，說明在n型半導體層5中形成深凹部的工序。形成具有規(guī)定形狀的圖案的光刻膠掩膜M6。使用掩膜M6，選擇地蝕刻n型半導本層5。蝕刻的深度D6為達到p+型埋入半導體部4的程度。結(jié)果，由抗蝕劑圖案覆蓋的n型半導體層5的部分未被蝕刻而保留，形成沿規(guī)定軸向(圖中y軸方向)延伸的帶狀的深凹部。在形成深凹部后，去除掩膜M6。
(柵極半導體部形成工序)參照圖8，說明形成柵極半導體部的工序。在n型漂移半導體層3、p+型埋入半導體層4、和n型半導體層5的表面堆積多晶硅，在淺凹部與深凹部內(nèi)形成多晶硅半導體部8。多晶硅膜使用化學氣相生長法，例如通過熱分解SiH4(硅烷)來生長。多晶硅半導體部8的導電類型與漏極半導體部2的導電類型相反。另外，多晶硅半導體部8的摻雜物濃度比n型半導體層5的摻雜物濃度高。在柵極半導體部形成工序之后，進行熱氧化工序以后的工序。根據(jù)第3實施方式所示的制造方法，可通過異型結(jié)來形成溝道半導體部與柵極半導體部。
(第4實施方式)第1實施方式中說明的縱向JFET1a可采取圖9所示的變形方式。圖9是第4實施方式中的縱向JFET1c的立體圖。即，第4實施方式中的縱向JFET1c在第5區(qū)域3e和p+型埋入半導體部4上配備p+型半導體部6。
第1實施方式中說明的縱向JFET1b也可采取圖10所示的變形方式。圖10是第5實施方式中的縱向JFET1d的立體圖。即，再一實施方式中的縱向JFET1d在第5區(qū)域3e和p+型埋入半導體部4上配備p+型半導體部6。
在縱向JFET1c、1d中，n型漂移半導體部3在其表面上具有沿y軸方向依次配置的第1-第5區(qū)域3e、3a、3b、3c、3d。p+型半導體部6設(shè)置在第5區(qū)域3e和p+型埋入半導體部4上。p+型半導體部6沿n型溝道半導體部5(圖中z軸方向)延伸。半導體部6的導電類型與溝道半導體部5的導電類型相反。半導體部6的p型摻雜物濃度比溝道半導體部5的n型摻雜物濃度高。在最佳實施例中，p+型半導體部6由添加摻雜物的SiC形成。
根據(jù)第4實施方式中的縱向JFET1c、1d，p+型埋入半導體部4經(jīng)p+型半導體部6與電極6a電連接。若將電極6a用作柵極電極，則在p+型半導體部與p+型埋入半導體部之間也形成溝道半導體部。因此，可多地流過電流，減小損耗。
另外，在本實施方式中的縱向JFET1c、1d中，也可通過代替電極6a而將p+半導體部6連接于源極電極7a上，將p+型埋入半導體部4與源極半導體部7電連接于相同的源極電極7a上。由此，p+型埋入半導體部4與源極半導體部7為相同電位。此時，p+型埋入半導體部與漏極半導體部之間形成的電容從柵極、漏極間電容變化為柵極、源極間電容，可進行高頻動作。
(第5實施方式)下面，參照圖11A-圖11C，說明作為第2實施方式的變形的第5實施方式。就第5實施方式中的縱向JFET的制造方法而言，向與第2實施方式中說明的縱向JFET1a的制造方法一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第2實施方式不同的p+型半導體膜形成工序以后的工序。
(p+型半導體膜形成工序)參照圖11A，說明形成p+型半導體膜的工序。p+型半導體膜形成工序在溝道半導體膜形成工序之后執(zhí)行。形成具有規(guī)定形狀的圖案的掩膜M7。使用掩膜M7，向形成于SiC膜51上的區(qū)域51a中選擇地離子注入摻雜物A4，形成p+型半導體層61。SiC膜51的厚度T4為可通過離子注入形成到達p+型柵極半導體部4的p+型半導體層61的厚度。p+型半導體層61的摻雜物濃度與p+型柵極半導體部4相同。在形成p+型半導體層61之后，去除掩膜M7。反復執(zhí)行溝道半導體膜形成工序與p+型半導體膜形成工序，直到溝道半導體膜與p+型半導體膜變?yōu)橐?guī)定厚度。
(源極半導體膜形成工序)如圖11B所示，在n型半導體層5與p+型半導體層6上，通過外延生成法，形成n+型源極層用的SiC膜7。SiC膜7的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜7的摻雜物濃度比SiC膜5的摻雜物濃度高。
(p+型半導體部形成工序)參照圖11C，說明形成p+型半導體部的工序。形成具有規(guī)定形狀的圖案的掩膜M8。使用掩膜M8，向在SiC膜7上形成的區(qū)域7a中選擇地離子注入摻雜物A5，形成p+型半導體部6。在形成p+型半導體部6后，去除掩膜M8。在p+型半導體部形成工序之后，執(zhí)行源極半導體部形成工序。以上說明了與第2實施方式不同的p+型半導體膜形成工序之后的工序。就其它工序而言，雖與第2實施方式一樣，但不限于此。
(第6實施方式)第4實施方式中說明的縱向JFET1a也可采用圖12所示的變形方式。圖12是第6實施方式中的縱向JFET1e的立體圖。即，在第4實施方式中，n型溝道半導體部5構(gòu)成為在第1區(qū)域3a上與n+型源極半導體部7接觸。相反，在第6實施方式中，縱向JFET1e在n型溝道半導體部5與n+型源極半導體部7之間還備有n-型半導體部10。本實施方式特別適用于p+型柵極半導體部4與n-型半導體部10的間隔比p+型柵極半導體部8的凸部間隔小的方式。
n-型半導體部10設(shè)置在第1和第2區(qū)域3a、3b、3c、3d和n型溝道半導體部5上。半導體部10的導電類型與溝道半導體部5的導電類型相同。半導體部10的n型摻雜物濃度比溝道半導體部5的n型摻雜物濃度低。n-型半導體部10的摻雜物濃度例如為1×1016/cm3左右。在最佳實施例中，由添加摻雜物的SiC(碳化硅)來形成n-型半導體部10。
根據(jù)該結(jié)構(gòu)，n型溝道半導體部5未被蝕刻，所以溝道半導體部的厚度不受蝕刻工序引起的偏差的影響。因此，可減小縱向JFET1e的電氣特性的個體差。
另外，在本實施方式中的縱向JFET1e中，也可通過代替電極6a而將p+型半導體部6連接于源極電極7a上，將p+型埋入半導體部4與源極半導體部7電連接于相同的源極電極7a上。由此，p+型埋入半導體部4與源極半導體部7為相同電位，p+型埋入半導體部與漏極半導體部之間形成的電容從柵極、漏極間電容變化為柵極、源極間電容，可進行高頻動作。
(第7實施方式)下面，參照圖13A來說明作為第1實施方式的變形的第7實施方式。就第7實施方式中的縱向JFET而言，向與第1實施方式中說明的縱向JFET1f的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第1實施方式不同的溝道半導體部的結(jié)構(gòu)。
圖13A是第7實施方式中的縱向JFET1f的立體圖。第1實施方式和第7實施方式在溝道半導體部的結(jié)構(gòu)上不同。如圖13A所示，縱向JFET1f具有n+型漏極半導體部2、n型漂移半導體部3、p+型柵極半導體部4、n型溝道半導體部5、n+型源極半導體部7、p+型柵極半導體部81、82、83和p+型連接半導體部11。
n型溝道半導體部5具有n型溝道半導體區(qū)域51、52、53。n型溝道半導體區(qū)域51設(shè)置在n型漂移半導體部3的第2-第4區(qū)域3b、3c、3d和p+型柵極半導體部4上。n型溝道半導體區(qū)域51設(shè)置在p+型柵極半導體部4與p+型柵極半導體部81之間、p+型柵極半導體部81、82之間、和p+型柵極半導體部82、83之間。n型溝道半導體區(qū)域52設(shè)置在n型漂移半導體部3的第5區(qū)域3e上，在第5區(qū)域3e中，與n型漂移半導體部3連接。n型溝道半導體區(qū)域53設(shè)置在n型漂移半導體部3的第1區(qū)域3a上。n型溝道半導體區(qū)域53經(jīng)n型溝道半導體區(qū)域51與n型溝道半導體區(qū)域52連接。
n型溝道半導體部5的摻雜物濃度比n+型漏極半導體部2的摻雜物濃度低。在最佳實施例中，n型溝道半導體部5由添加了摻雜物的SiC形成。
p+型柵極半導體部81、82、83設(shè)置在第2-第4區(qū)域3b-3d上。在p+型柵極半導體部81、82、83之間，設(shè)置n型溝道半導體區(qū)域51。因為柵極半導體部81、82、83和柵極半導體部4的導電類型與溝道半導體區(qū)域51的導電類型相反，所以在柵極半導體部81、82、83、4與溝道半導體區(qū)域51的界面形成pn結(jié)。流過n型溝道半導體區(qū)域51的漏極電流由p+型柵極半導體部81、82、83、4控制。柵極半導體部81、82、83、4的p型摻雜物濃度比溝道半導體區(qū)域51的n型摻雜物濃度高。在最佳實施例中，p+型柵極半導體部81、82、83、4由添加了摻雜物的SiC形成。在p+型柵極半導體部83的表面上，設(shè)置柵極電極8a。柵極電極8a由金屬形成。在p+型柵極半導體部83上，設(shè)置稱為氧化硅膜的絕緣膜9。p+型柵極半導體部83經(jīng)絕緣膜9的開口部與柵極電極8a連接。
如圖13B所示，p+型連接半導體部11設(shè)置在第3區(qū)域3c上。連接半導體部11的導電類型與柵極半導體部4的導電類型相同。p+型連接半導體部11沿縱向(圖中z軸方向)延伸，連接p+型柵極半導體部4與p+型柵極半導體部81、82、83。連接半導體部11的p型摻雜物濃度比溝道半導體區(qū)域51的n型摻雜物濃度高。在最佳實施例中，p+型連接半導體部11由添加摻雜物的SiC形成。箭頭e表示從源極半導體部7流入漏極半導體部2的電流的路徑。
(第8實施方式)下面，參照圖14A和圖14B、圖15A和圖15B、圖16A和圖16B、圖17A和圖17B、圖18A和圖18B來說明作為第2實施方式的變形的第8實施方式。就第8實施方式中的縱向JFET的制造方法而言，向與第2實施方式中說明的縱向JFET1a的制造方法一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第2實施方式不同的溝道半導體膜形成工序以后的工序。
(p+型半導體層形成工序)參照圖14A，說明形成p+型半導體層的工序。p+型半導體層形成工序在溝道半導體膜形成工序之后進行。形成具有沿規(guī)定方向(圖中x軸方向)延伸的圖案的掩膜M9。通過掩膜M9，選擇地向SiC膜51上規(guī)定的區(qū)域51a中離子注入摻雜物A6，形成p+型半導體層81。對應(yīng)于該縱向JFET的閾值來確定離子注入的深度D7。形成p+型半導體層之后，去除掩膜M9。
(p+型連接半導體層形成工序)參照圖14B，說明形成p+型連接半導體層的工序。形成具有規(guī)定形狀的圖案的掩膜M10。通過掩膜M10，選擇地向SiC膜51上規(guī)定的區(qū)域51b中離子注入摻雜物A7，形成p+型連接半導體111。離子注入的深度深至到達p+型柵極半導體部4的程度。p+型連接半導體111的摻雜物濃度與p+型柵極半導體部4相同。形成p+型半導體層之后，去除掩膜M10。
(p+型柵極半導體部形成工序)參照圖15A和圖15B，說明形成p+型柵極半導體部的工序。在該工序中，反復進行溝道半導體膜形成工序、p+型半導體層形成工序與p+型連接半導體層形成工序，在n型漂移半導體部3上堆積具有p+型半導體層與p+型連接半導體層的半導體層，形成層疊型溝道部。結(jié)果，形成具有規(guī)定厚度T5(圖中z軸方向)的半導體層5。
(溝道半導體膜形成工序)參照圖16A，說明形成n型溝道半導體膜的工序。如圖16A所示，在SiC膜5上，通過外延生成法形成SiC膜54。SiC膜54的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜54的摻雜物濃度比漏極半導體部2的摻雜物濃度低。
(源極半導體膜形成工序)如圖16B所示，在SiC膜54的表面，通過外延生成法，形成n+型源極層用的SiC膜7。SiC膜7的導電類型與漏極半導體部2的導電類型相同。另外，SiC膜7的摻雜物濃度比SiC膜54的摻雜物濃度高。
(源極半導體部形成工序)參照圖17A，說明形成源極半導體部的工序。形成具有沿規(guī)定軸向(圖中x軸方向)延伸的圖案的掩膜M11。使用掩膜M11，選擇地蝕刻n+型源極層7與SiC膜54。結(jié)果，被抗蝕劑圖案覆蓋的n+型源極層7與SiC膜54的部分54a未被蝕刻而保留，形成n+型源極半導體部7。在形成源極半導體部之后，去除掩膜M11。
(熱氧化工序)參照圖17B，說明熱氧化縱向JFET1f的工序。對縱向JFET1f實施熱氧化處理。熱氧化處理若在高溫(例如約1200度)下將SiC曝露于氧化性氣氛氣中，則各半導體部中的硅與氧進行化學反應(yīng)，形成氧化硅膜(SiO2)。結(jié)果，各半導體部的表面被氧化膜9覆蓋。
(開口部形成工序)參照圖18A，說明形成用于形成源極電極和柵極電極的開口部的工序。使用光刻膠掩膜，選擇地蝕刻氧化膜9，形成開口部9a、9b。在開口部9a、9b中，露出源極半導體部7和柵極半導體部8的表面部分。露出部分成為向源極電極和柵極電極的導通部分。在形成開口部后，去除抗蝕劑掩膜。
(電極形成工序)參照圖18B，說明形成電極的工序。首先，在縱向JFET1f的表面，堆積例如稱為鎳(Ni)的歐姆接觸電極用金屬膜。接著，如僅在源極電極用開口部9a與柵極電極用開口部9b中剩余Ni所示，形成光刻膠掩膜，蝕刻Ni金屬膜，去除抗蝕劑。接著，在高溫(例如在Ni的情況下為1000度左右)的氮、氬等惰性氣體氣氛氣中，進行熱處理，從而形成歐姆接觸。作為歐姆接觸電極用的金屬膜材料，可以是Ni、鎢(W)、鈦(Ti)等，但不限于此。
并且，堆積稱為鋁(Al)的電極用金屬膜。形成具有規(guī)定形狀的光刻膠掩膜。使用該掩膜，選擇地蝕刻電極用金屬膜。結(jié)果，被抗蝕劑圖案覆蓋的電極用金屬膜部分未被蝕刻而保留，變?yōu)樵礃O電極7a和柵極電極8a。作為電極用金屬膜的材料，可以是鋁金屬或銅(Cu)、鎢(W)，但不限于此。在形成電極后，去除抗蝕劑掩膜。
通過以上說明的工序，完成第1實施方式中示出的縱向JFET1f。在縱向JFET1f的結(jié)構(gòu)中，p+型柵極半導體部81、82、83經(jīng)p+型連接半導體部11連接在p+型柵極半導體部4上。由此，可將p+型連接半導體部11與p+型柵極半導體部81、82、83都用作柵極。另外，可將柵極電極8a連接于埋入的柵極半導體部上。因此，在與p+型柵極半導體部4、81、82、83之間形成溝道區(qū)域。從而，可增加柵極半導體部可控制的溝道區(qū)域，可降低導通電阻。
(第9實施方式)第7實施方式中說明的縱向JFET1f也可采取圖19所示的變形方式。圖19A是第9實施方式中的縱向JFET1g的立體圖。即，第9實施方式中的縱向JFET1g在第6區(qū)域3f和p+型埋入半導體部4上配備p+型半導體部6這點上與縱向JFET1f不同。
在縱向JFET1g中，n型漂移半導體部3在其表面上具有沿y軸方向依次配置的第1-第6區(qū)域3f、3a、3b、3c、3d、3e。p+型半導體部6設(shè)置在第6區(qū)域3f和p+型埋入半導體部4上。p+型半導體部6沿n+型源極半導體部7(圖中x軸方向)延伸。p+型半導體部6的導電類型與n型溝道半導體部5的導電類型相反。半導體部6的p型摻雜物濃度比溝道半導體部5的n型摻雜物濃度高。在最佳實施例中，p+型半導體部6由添加摻雜物的SiC形成。
根據(jù)第9實施方式中的縱向JFET1g，p+型埋入半導體部4經(jīng)p+型半導體部6與電極6a電連接。也可將電極6a用作柵極電極，僅在p+型柵極半導體部81與p+型埋入半導體部4之間的溝道半導體部中不存在連接半導體部11，電流路徑大，可減小導通電阻。
另外，在本實施方式中的縱向JFET1g中，也可通過代替電極6a而將p+半導體部6連接于源極電極7a上，將p+型埋入半導體部4與源極半導體部7電連接于相同的源極電極7a上。由此，p+型埋入半導體部4與源極半導體部7為相同電位，p+型埋入半導體部與漏極半導體部之間形成的電容從柵極、漏極間電容變化為柵極、源極間電容，可進行高頻動作。
(第10實施方式)下面，參照圖20A和圖20B，說明作為第8實施方式的變形的第10實施方式。就第10實施方式中的縱向JFET的制造方法而言，向與第8實施方式中說明的縱向JFET1f的制造方法一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第8實施方式不同的p+型半導體部形成工序。
(第2p+型半導體層形成工序)
參照圖20A，說明形成p+型半導體層的工序。第2p+型半導體層形成工序在p+型半導體層形成工序之后執(zhí)行。形成具有規(guī)定形狀的圖案的掩膜M12。通過掩膜M12，向SiC膜51上規(guī)定的區(qū)域51c中選擇地離子注入摻雜物A8，形成p+型半導體層61。離子注入的深度深至到達p+型埋入半導體部4的程度。p+型半導體層61的摻雜物濃度與p+型柵極半導體部4相同。在形成p+型半導體層之后，去除掩膜M12。
(p+型連接半導體層形成工序)參照圖20B，說明形成p+型連接半導體層的工序。在p+型連接半導體層形成之前，形成n型半導體膜52、p+型半導體部82和p+型半導體部62。形成具有規(guī)定形狀的圖案的掩膜M13。通過掩膜M13，向n型半導體膜52上形成的區(qū)域52a中選擇地離子注入摻雜物A9，形成p+型連接半導體層111。離子注入的深度深至到達p+型柵極半導體部81的程度。p+型連接半導體層111的摻雜物濃度與p+型半導體層61相同。在形成p+型連接半導體層111之后，去除掩膜M13。
在p+型連接半導體層形成工序之后，進行溝道半導體膜形成工序。反復溝道半導體膜形成工序、p+型半導體層形成工序、第2p+型半導體層形成工序和p+型連接半導體層形成工序，在n型漂移半導體部3上形成層疊溝道部。以上說明與第8實施方式不同的第2p+型半導體層形成工序之后的工序。其它工序與第8實施方式一樣，但不限于此。
(第11實施方式)下面，參照圖21A和圖21B來說明作為第1實施方式的變形方式的第11實施方式。就第11實施方式中的縱向JFET而言，向與第1實施方式中說明的縱向JFET1a的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第1實施方式的差異。
圖21A是第11實施方式中的縱向JFET1h的立體圖。第11實施方式和第1實施方式在溝道半導體部的結(jié)構(gòu)上不同。即，在第11實施方式中，溝道半導體部具有脈沖摻雜結(jié)構(gòu)。
如圖21B所示，脈沖摻雜半導體部12通過交互配置n-型SiC層121-124與n+型SiC層125-127來構(gòu)成。另外，SiC層121-124的n型摻雜物濃度比SiC層125-127的n型摻雜物濃度低。n-型SiC層121-124的摻雜物濃度例如為1×1016/cm3左右。n-型SiC層121-124的厚度T6例如為10nm前后。n+型SiC層125-127的摻雜物濃度例如為1×1017/cm3～1×1018/cm3左右。n+型SiC層125-127的厚度T7例如為10nm前后。通過這種結(jié)構(gòu)，載流子在載流子遷移率比高濃度層大的低濃度層中移動，所以流過溝道區(qū)域的電流增加。結(jié)果，可降低導通電阻。
脈沖摻雜結(jié)構(gòu)如圖22A所示，也可適用于第7實施方式中說明的縱向JFET1f的溝道半導體部中。另外，脈沖摻雜結(jié)構(gòu)如圖22B所示，也可適用于第9實施方式中說明的縱向JFET1g的溝道半導體部中。
另外，在本實施方式中的縱向JFET1h、1k中，也可通過代替電極6a而將p+半導體部6連接于源極電極7a上，將p+型埋入半導體部4與源極半導體部7電連接于相同的源極電極7a上。由此，p+型埋入半導體部4與源極半導體部7為相同電位，p+型埋入半導體部與漏極半導體部中形成的電容從柵極、漏極間電容變化為源極、漏極間電容，可進行高頻動作。
(第12實施方式)下面，參照圖23來說明作為第1實施方式的變形方式的第12實施方式。就第12實施方式中的縱向JFET而言，向與第1實施方式中說明的縱向JFET1a的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第1實施方式的差異。
圖23是第12實施方式中的縱向JFET1n的立體圖。第12實施方式與第1實施方式在柵極半導體部的結(jié)構(gòu)上不同。即，在第12實施方式中，縱向JFET1n在柵極半導體部4中具有p+型半導體部13。p+型半導體部13形成于埋入半導體部4、溝道半導體部5和p+型半導體部6之間。p+型半導體部13通過添加Al(鋁)來作為摻雜物的SiC形成。柵極半導體部4通過添加B(硼)來作為摻雜物的SiC形成。B的射程比Al的射程大，所以柵極半導體部4形成于p+型半導體部13與漂移半導體部3之間。柵極半導體部4的摻雜物濃度比p+型半導體部13的摻雜物濃度小。根據(jù)該結(jié)構(gòu)，因為耗盡層延伸到柵極半導體部4，所以可緩和柵極半導體部與漂移半導體部之間的電位梯度，緩和電場集中。結(jié)果，提高縱向JFET的耐壓性。
如圖24A所示，本結(jié)構(gòu)也可適用于第7實施方式中說明的縱向JFET1f的柵極半導體部。另外，如圖24B所示，脈沖摻雜結(jié)構(gòu)也可適用于第9實施方式中說明的縱向JFET1g的柵極半導體部。
根據(jù)該結(jié)構(gòu)，可使柵極半導體部4的摻雜物濃度比p+型半導體部13的摻雜物濃度小。由此，因為耗盡層延伸到柵極半導體部4，所以可緩和柵極半導體部與漂移半導體部之間的電位梯度，緩和電場集中。結(jié)果，提高縱向JFET的耐壓性。
另外，在本實施方式中的縱向JFET1n、1p中，也可通過代替電極6a而將p+半導體部6連接于源極電極7a上，將p+型埋入半導體部4與源極半導體部7電連接于相同的源極電極7a上。由此，p+型埋入半導體部4與源極半導體部7為相同電位，p+型埋入半導體部與漏極半導體部之間形成的電容從柵極、漏極間電容變化為源極、漏極間電容，所以可進行高頻動作。
(第13實施方式)下面，參照圖25來說明作為第1實施方式的變形方式的第13實施方式。就第13實施方式中的縱向JFET而言，向與第1實施方式中說明的縱向JFET1a的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第1實施方式不同的漂移半導體部的結(jié)構(gòu)。
圖25是第13實施方式中的縱向JFET1r的截面圖。第13實施方式與第1實施方式在漂移半導體部的結(jié)構(gòu)上不同。即，在第1實施方式中，漂移半導體部的導電類型與n+型漏極半導體部2的導電類型相同，而在第13實施方式中，漂移半導體部具有由導電類型不同的半導體區(qū)域構(gòu)成的超級結(jié)(SJSuperJunction)結(jié)構(gòu)。
參照圖25，將漂移半導體部設(shè)置在n+型漏極半導體部2的主面上。漂移半導體部具有沿與n+型漏極半導體部2的主面交叉的基準面延伸的p型半導體區(qū)域31、33和n型半導體區(qū)域32。夾持n型半導體區(qū)域32來排列p型半導體區(qū)域31、33。p型半導體區(qū)域與n型半導體區(qū)域的結(jié)位于p+型柵極半導體部41、42與n+型漏極半導體部2之間。
p型半導體區(qū)域31、33位于p+型柵極半導體部41、42與n+型漏極半導體部2之間，沿p+型柵極半導體部41、42(圖中x軸方向)延伸。
n型半導體區(qū)域32位于p+型柵極半導體部41與p+型柵極半導體部42之間的n型溝道半導體部5、與n+型漏極半導體部2之間，沿p+型柵極半導體部41、42(圖中x軸方向)延伸。n型半導體區(qū)域32具有與漏極半導體部2的導電類型相同的導電類型。
圖26是表示具有超級結(jié)結(jié)構(gòu)的另一方式的縱向JFET1s的截面圖。如圖26所示，超級結(jié)結(jié)構(gòu)也可適用于第7實施方式中說明的縱向JFET1f的漂移半導體部中。另外，圖27是表示具有超級結(jié)結(jié)構(gòu)的再一方式的縱向JFET1t的截面圖。如圖27所示，超級結(jié)結(jié)構(gòu)也可適用于第9實施方式中說明的縱向JFET1g的漂移半導體部中。超級結(jié)結(jié)構(gòu)也可適用于其它實施方式中說明的縱向JFET中。
根據(jù)本實施方式中的縱向JFET1r、1s、1t，漂移半導體部由導電類型不同的多個半導體區(qū)域構(gòu)成。具有這種結(jié)構(gòu)的漂移半導體部在漏極電壓高時，漂移半導體部的整體被充分耗盡化。因此，漂移半導體部中的電場的最大值變低。所以，可變薄漂移半導體部的厚度。因此，導通電阻變小。
p型半導體區(qū)域31、33與n型半導體區(qū)域32的摻雜物濃度最好基本相同。在假設(shè)500V耐壓的情況下的最佳實施例中，p型半導體區(qū)域31、33與n型半導體區(qū)域32的摻雜物濃度約為2.7×1017cm-3。另外，在假設(shè)500V耐壓的情況下的最佳實施例中，p型半導體區(qū)域31、33與n型半導體區(qū)域32的幅度(圖中y軸方向)為0.5微米左右。由此，耗盡層在延伸到p型半導體區(qū)域的整體的同時，延伸到n型半導體區(qū)域的整體。這樣，因為耗盡層在兩個半導體區(qū)域中延伸，所以漂移半導體部中緩和電場集中。
(第14實施方式)n型半導體區(qū)域和p型半導體區(qū)域、與柵極半導體部的位置關(guān)系不限于此前的實施方式中所示的位置關(guān)系。圖28A是表示第14實施方式中的各半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。p型半導體區(qū)域31、33和n型半導體區(qū)域32都沿規(guī)定軸向(圖中x軸方向)延伸。夾持n型半導體區(qū)域32來排列p型半導體區(qū)域31、33。p型半導體區(qū)域與n型半導體區(qū)域的結(jié)位于p+型柵極半導體部41、42的下面。
相反，圖28B是表示第14實施方式中的各半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。p型半導體區(qū)域31、33和n型半導體區(qū)域32、34都沿規(guī)定軸向(圖中x軸方向)延伸。p型半導體區(qū)域31、33與n型半導體區(qū)域32、34交互配置。p型半導體區(qū)域與n型半導體區(qū)域的結(jié)不僅位于p+型柵極半導體部41、42的下面，還位于各柵極半導體部之間。
圖28C是表示再一方式中的各半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。p型半導體區(qū)域31、33和n型半導體區(qū)域32都沿規(guī)定軸向(圖中y軸方向)延伸。夾持n型半導體區(qū)域32來排列p型半導體區(qū)域31、33。n型半導體區(qū)域也可以是多個。
(第15實施方式)下面，說明具有超級結(jié)結(jié)構(gòu)的縱向JFET的制造方法中、構(gòu)成超級結(jié)結(jié)構(gòu)的n型半導體區(qū)域和p型半導體區(qū)域的形成方法。
(n型半導體層形成工序)首先，準備n+型SiC半導體基板?；宓膎型雜質(zhì)濃度在該基板可用作漏極半導體部的程度下是高濃度。如圖29A所示，在n+型漏極半導體部2的表面上，通過外延生成法，形成SiC膜3。在假設(shè)500V耐壓的情況下的最佳實施例中，SiC膜3的膜厚T8為2.0微米以上、3.0微米以下。SiC膜3的導電類型與漏極半導體部2的導電類型相同。另外，SiC膜3的摻雜物濃度比n+型漏極半導體部2的摻雜物濃度低。由該SiC膜3，形成n型半導體層32、34、36。
(p型半導體層形成工序)參照圖29B，說明形成p型半導體層的工序。使用規(guī)定的掩膜M，在n型半導體層3上形成的區(qū)域31a、33a、35a、37a中，選擇地離子注入摻雜物A10，形成具有規(guī)定深度的p型半導體層311、331、351、371。在形成p型半導體層后，去除掩膜M。
(漂移半導體部形成工序)參照圖29C，說明形成期望厚度的漂移半導體部的工序。即，交互反復n型半導體層形成工序與p型半導體層形成工序，在n+型漏極半導體部2上形成具有超級結(jié)結(jié)構(gòu)的漂移半導體部。結(jié)果，形成具有規(guī)定厚度(圖中z軸方向)的半導體層3。以上說明具有n型半導體區(qū)域和p型半導體區(qū)域的漂移半導體部的形成方法。其它工序與第2、第6、第8實施方式一樣，但不限于此。
(第16實施方式)圖30是第16實施方式中的縱向JFET1u的截面圖。如圖30所示，縱向JFET1u具有n+型漏極半導體部2、n型漂移半導體部3、p型埋入半導體層4、n型溝道半導體部5、p+型柵極半導體部6和n+型源極半導體部7。
縱向JFET1u具有多數(shù)載流子在從該元件的一個面向另一面的方向(下面記作“電流方向”)上移動的縱向結(jié)構(gòu)。圖30中示出坐標系。該坐標規(guī)定JFET溝道部的電流方向與y軸一致。
n+型漏極半導體部2具有相對的一對面。另外，n+型漏極半導體部2可以是添加摻雜物的基板，在最佳實施例中，該基板由SiC(碳化硅)形成。作為添加在SiC中的摻雜物，可利用作為周期表第5族元素的N(氮)、P(磷)、As(砷)等施主雜質(zhì)。n+型漏極半導體部2在一對面的一個(背面)具有漏極電極2a。漏極電極2a由金屬形成。
n型漂移半導體部3設(shè)置在n+型漏極半導體部2一對面的另一個(表面)上。n型漂移半導體部3在該表面上具有沿y軸方向依次配置的第1-第4區(qū)域3a、3b、3c、3d。第1-第4區(qū)域3a、3b、3c、3d分別沿規(guī)定軸向(圖30的x軸方向)延伸，在最佳實施例中，是矩形的區(qū)域。第1、第2、第4區(qū)域3a、3b、3d上設(shè)置p型埋入半導體部4。在第1-第3區(qū)域3a、3b、3c上設(shè)置溝道半導體部5。漂移半導體部3的導電類型與漏極半導體部2的導電類型相同，漂移半導體部3的摻雜物濃度比漏極半導體部2的摻雜物濃度低。在最佳實施例中，漂移半導體部3由添加摻雜物的SiC(碳化硅)形成。
p型埋入半導體部4設(shè)置在第1-第3區(qū)域3a、3b、3c上。埋入半導體部4的導電類型與漂移半導體部3的導電類型相反。在最佳實施例中，p型埋入半導體部4由添加摻雜物的SiC(碳化硅)形成。作為該摻雜物，可利用作為周期表第3族元素的B(硼)、Al(鋁)等受主雜質(zhì)。
n型溝道半導體部5設(shè)置在第1-第3區(qū)域3a、3b、3c上。n型溝道半導體部5沿p型埋入半導體部4在規(guī)定軸向(圖30的y軸方向)延伸。n型溝道半導體部5在第3區(qū)域3c中與n型漂移半導體部3電連接。溝道半導體部5的導電類型與埋入半導體部4的導電類型相反，所以在埋入半導體部4與溝道半導體部5的界面上形成pn結(jié)。n型溝道半導體部5中流過的漏極電流由p型埋入半導體部4控制。n型溝道半導體部5的摻雜物濃度比n+型漏極半導體部2的摻雜物濃度低。在最佳實施例中，n型溝道半導體部5由添加摻雜物的SiC形成。在最佳實施例中，溝道長度(圖中y軸方向)比溝道厚度(圖中z軸方向)的10倍還大。
p+型柵極半導體部6設(shè)置在第4區(qū)域3d和p型埋入半導體部4上。p+型柵極半導體部6沿縱向(圖30的x軸方向)延伸。在p+型柵極半導體部6的表面上，設(shè)置柵極電極6a。柵極電極6a由金屬形成。p+型柵極半導體部6將p型埋入半導體部4連接于柵極電極6a上。
n+型源極半導體部7設(shè)置在第1區(qū)域3a和n型溝道半導體部5上。源極半導體部7具有與漏極半導體部2的導電類型相同的導電類型。源極半導體部7經(jīng)溝道半導體部5與漂移半導體部3連接。另外，在n+型源極半導體部7上，設(shè)置源極電極7a。源極電極7a由金屬形成。n型溝道半導體部5通過稱為氧化硅膜的絕緣膜8、9與源極電極7a絕緣。
(第17實施方式)下面，說明縱向JFET1u的制造方法。圖31A-圖31C、圖32A-圖32C、圖33A-圖33C、圖34A-圖34C、圖35是表示第17實施方式的縱向JFET1u的制造工序的截面圖。
(漏極半導體膜形成工序)首先，如圖31A所示，準備基板。作為基板，示例n+型SiC半導體基板?；宓膿诫s物濃度在該基板可用作漏極半導體部2的程度下是高濃度。
(漂移半導體膜形成工序)如圖31B所示，在n+型漏極半導體部2的表面，通過外延生成法形成SiC膜3。SiC膜3的膜厚T1例如為10微米。SiC膜3的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜3的摻雜物濃度比n+型摻雜物半導體2的摻雜物濃度低。SiC膜3的摻雜物濃度例如為1×1016/cm3左右。由該SiC膜3形成n型漂移半導體部。
(埋入半導體部形成工序)參照圖31C，說明形成埋入半導體部的工序。形成具有沿規(guī)定軸向(圖中x軸方向)延伸的圖案的掩膜M1。用該掩膜M1，向形成于SiC膜3上的區(qū)域3e中有選擇地離子注入摻雜物Al，形成具有規(guī)定深度的p型埋入半導體部4。p型埋入半導體部4的深度D1例如為1.2微米左右。p型埋入半導體部4的摻雜物濃度例如為1×1018/m3左右。在形成埋入半導體部之后，去除掩膜M1。
(溝道半導體膜形成工序)如圖32A所示，在p型埋入半導體部4的表面和SiC膜3上，通過外延生成法形成SiC膜5。SiC膜5的膜厚T2例如為0.3微米左右。SiC膜5的導電類型與n+漏極半導體部2的導電類型相同。另外，SiC膜5的摻雜物濃度比n+漏極半導體部2的摻雜物濃度低。SiC膜5的摻雜物濃度例如為1×1017/cm3左右。由該SiC膜5形成n型溝道半導體部。另外，在本實施方式中，盡管為了n型漂移半導體部和n型溝道半導體部而形成單個SiC膜，但也包含為了漂移半導體部和型溝道半導體部的各個而反復成膜SiC膜的多個成膜工序。另外，可對SiC膜采用期望的摻雜物濃度輪廓，以使SiC膜作為漂移半導體部和溝道半導體部動作。
(源極半導體膜形成工序)如圖32B所示，在SiC膜5的表面，通過外延生成法，形成n+型源極層用的SiC膜7。SiC膜7的膜厚T3例如為0.2微米左右。SiC膜7的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜7的摻雜物濃度比SiC膜5的摻雜物濃度高。形成具有沿規(guī)定軸向(圖中x軸方向)延伸的圖案的掩膜M2。
(源極和溝道半導體部形成工序)參照圖32C，說明形成源極半導體部的工序。使用掩膜M2，選擇地蝕刻n+型源極膜7與SiC膜5，直到達到深度D2。結(jié)果，被掩膜M2覆蓋的n+型源極層7與SiC膜5的部分未被蝕刻而保留，形成n+型源極半導體部。另外，未被掩膜覆蓋的部分的P型埋入半導體部表面上的SiC膜3的厚度T4很大程度左右JFET的特性(本征溝道半導體部)。蝕刻的深度D2例如為0.4微米左右，蝕刻后的SiC膜3的厚度T4例如為0.1微米左右。在形成源極半導體部之后，去除掩膜M2。形成具有沿規(guī)定軸向(圖中x軸方向)延伸的圖案的掩膜M3。
(p+型半導體部形成工序)參照圖32C，說明形成p+型柵極半導體部的工序。使用掩膜M3，選擇地向SiC膜5上形成的區(qū)域5a中離子注入摻雜物A2，形成p+型柵極半導體部6。若參照圖33A，則在半導體部5內(nèi)形成到達p型埋入半導體部4的p+型柵極半導體部6。形成p+型半導體部之后，去除掩膜M3。
(熱氧化工序)參照圖33B，說明熱氧化縱向JFET1u的工序。對縱向JFET1u實施熱氧化處理。熱氧化處理若在高溫(例如約1200度)下將SiC曝露于氧化性氣氛氣中，則各半導體部中的硅與氧進行化學反應(yīng)，形成氧化硅膜(SiO2)。結(jié)果，各半導體部的表面被氧化膜8覆蓋。
(開口部形成工序)參照圖33C，說明形成用于形成柵極電極的開口部的工序。使用光刻膠掩膜，選擇地蝕刻氧化膜8，形成開口部。在開口部中，p+型柵極半導體部6和n+型源極半導體部7的表面部分露出。露出部分分別成為向柵極電極和源極電極的導通部分。在形成開口部后，去除抗蝕劑掩膜。
(電極形成工序)參照圖34A，說明形成電極的工序。在縱向JFET1u的表面，堆積例如稱為Ni的電極用金屬膜。接著，形成具有規(guī)定形狀的光刻膠掩膜。使用該掩膜，選擇地蝕刻電極用金屬膜。結(jié)果，被抗蝕劑圖案覆蓋的電極用金屬膜部分未被蝕刻而保留，變?yōu)闁艠O電極6a和源極歐姆電極7a。在形成電極后，去除抗蝕劑掩膜。
另外，也可不去除開口部形成工序中的光刻膠圖案而直接也包括光刻膠在內(nèi)堆積電極材料用的金屬膜，之后，在去除光刻膠的同時，去除光刻膠上的金屬膜。在表面形成電極之后，用抗蝕劑覆蓋表面整體，在表面整體堆積電極材料用的金屬膜，去除表面抗蝕劑。另外，通過在高溫(例如1050度)的氬等惰性氣體氣氛氣中進行熱處理，在各電極(源極、漏極、柵極)與各半導體部之間形成歐姆連接。
(絕緣膜形成工序)參照圖34B，說明形成絕緣膜的工序。在縱向JFET1u的表面整體中，通過CVD(Chemical Vapor Deposition)等，形成所謂SiO2、SiON的絕緣膜9。
(開口部形成工序)參照圖34C，說明形成用于形成源極電極的開口部的工序。使用光刻膠掩膜，選擇地蝕刻氧化膜8和絕緣膜9，形成接觸孔9a。在開口部中，源極歐姆電極7a的表面部分露出。露出部分成為至源極電極的導通部分。接觸孔9a被設(shè)計成到達源極歐姆電極7a。在形成接觸孔9a后，去除抗蝕劑掩膜。
(電極形成工序)接著，參照圖35，說明形成源極電極的工序。與源極半導體部7的表面接觸地形成源極電極7b。源極電極7b通過圖34C所示的接觸孔9a，接觸源極半導體部7。作為布線金屬膜的材料，從低電阻、細微加工的容易性、緊貼性的觀點看，最好是鋁(Al)或Al合金，但也可以是銅(Cu)、鎢(W)，不限于此。
通過以上說明的工序，完成第16實施方式中示出的縱向JFET1u。在縱向JFET1u的結(jié)構(gòu)中，可在n型漂移半導體部3上配置p型埋入半導體部4和n型溝道半導體部5。因此，不會增大芯片尺寸，可通過n型漂移半導體部3的厚度而得到期望的漏極耐壓。因此，可提高源極與漏極間的耐壓。另外，不僅n型溝道半導體部5的下面，位于p型埋入半導體部4的下面的n型漂移半導體部3中也流過載流子。因此，可在維持耐壓的同時，降低導通電阻。即，本結(jié)構(gòu)適于高耐壓JFET。
另外，在本實施方式中，由SiC形成漏極、源極、柵極的半導體部。SiC與Si(硅)或GaAs(砷化鎵)等半導體相比，在以下方面優(yōu)越。即，因為高熔點且禁帶寬度大，所以元件的高溫動作變?nèi)菀?。另外，因為絕緣破壞電場大，所以可高耐壓且低損耗。另外，因為導熱率高，所以具有放熱容易等優(yōu)點。
(第18實施方式)下面，參照圖36來說明作為第16實施方式的變形的第18實施方式。就第18實施方式中的縱向JFET而言，向與第16實施方式中說明的縱向JFET1u的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第16實施方式不同的溝道半導體部的結(jié)構(gòu)。
圖36是第18實施方式中的縱向JFET1v的截面圖。第18實施方式與第16實施方式在溝道區(qū)域的結(jié)構(gòu)上不同。即，在第16實施方式中，n型溝道半導體部5構(gòu)成為在第1區(qū)域3a上與n+型源極半導體部7接觸。相反，在第18實施方式中，縱向JFET1v在n型溝道半導體部5與n+型源極半導體部7之間還備有n-型半導體部10。根據(jù)本結(jié)構(gòu)，因為n型溝道半導體部5不被蝕刻，所以溝道半導體部的厚度不受蝕刻工序引起的偏差的影響。因此，可減小縱向JFET1v的電氣特性的個體差。
n-型半導體部10設(shè)置在第1-第3區(qū)域3a、3b、3c和n型溝道半導體部5上。半導體部10的導電類型與溝道半導體部5的導電類型相同。n-型半導體部10的摻雜物濃度比n型溝道半導體部5的摻雜物濃度低。n-型半導體部10的摻雜物濃度例如為1×1016/cm3左右。在最佳實施例中，由添加摻雜物的SiC(碳化硅)來形成n-型半導體部10。
另外，本實施方式中說明的n型半導體部與n-型半導體部所形成的溝道結(jié)構(gòu)不僅可適用于第16實施方式，也可適用于后述的全部實施方式(第20-第28實施方式)。
(第19實施方式)下面，參照圖37A-圖37C來說明作為第17實施方式的變形的第19實施方式。就第19實施方式中的縱向JFET的制造方法而言，向與第17實施方式中說明的縱向JFET1u的制造方法一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第17實施方式不同的溝道半導體膜形成工序、n-型半導體膜形成工序和源極半導體部形成工序。
(溝道半導體膜形成工序)溝道半導體膜形成工序在柵極半導體部形成工序之后進行。如圖37A所示，在p+型柵極半導體部4的表面和SiC膜3上，通過外延生成法形成SiC膜5。SiC膜5的膜厚T6例如為0.1微米左右。SiC膜5的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜5的摻雜物濃度比n+型漏極半導體部2的摻雜物濃度低。SiC膜5的摻雜物濃度例如是1×1017/cm3左右。由該SiC膜5來形成n型溝道半導體部。
(n-型半導體膜形成工序)如圖37B所示，在SiC膜5的表面上，通過外延生成法形成SiC膜10。SiC膜10的膜厚T7例如為0.2微米左右。SiC膜10的導電類型與SiC膜5的導電類型相同。SiC膜10的摻雜物濃度比SiC膜5的摻雜物濃度低。SiC膜10的摻雜物濃度例如是1×1016/cm3左右。由該SiC膜10來形成n-型半導體部。
(源極半導體膜形成工序)接著，參照圖37B來說明形成源極半導體膜的工序。在SiC膜10的表面，通過外延生成法，形成n+型源極層用的SiC膜7。SiC膜7的厚度例如為0.2微米左右。SiC膜7的導電類型與n+型漏極半導體部2的導電類型相同。另外，SiC膜7的摻雜物濃度比SiC膜10的摻雜物濃度高，例如為1×1019/cm3左右。
(源極半導體部形成工序)參照圖37C，說明形成源極半導體部的工序。形成具有覆蓋規(guī)定區(qū)域的圖案的掩膜M4。使用掩膜M4，選擇地蝕刻n+型源極層7和n-型半導體層10。結(jié)果，被抗蝕劑圖案覆蓋的n+型源極層7與n-型半導體層10部分未被蝕刻而保留，形成n+型源極半導體部。蝕刻的深度D3為未到達半導體層5的深度。在形成源極半導體部之后，去除掩膜M4。
以上說明與第17實施方式不同的溝道半導體膜形成工序、n-型半導體膜形成工序和源極半導體部形成工序。在源極半導體部形成工序之后，執(zhí)行p+型半導體部形成工序。其它工序與第17實施方式一樣。根據(jù)本實施方式的縱向JFET的制造方法，在源極半導體部形成工序中，SiC膜5未被蝕刻。因此，溝道半導體部的厚度未受到蝕刻工序引起的偏差的影響。所以，可減小晶體管的電氣特性的個體差。
(第20實施方式)
說明第20實施方式的縱向JFET1w。圖38是縱向JFET1w的立體圖。如圖38所示，縱向JFET1w具有n+型漏極半導體部2、n型漂移半導體部3、p+型柵極擴散半導體部41、42、43、44、45、n型溝道半導體部5、在表面上具有統(tǒng)一源極電極7a的n+型源極半導體部7。
p+型柵極擴散半導體部41-45兼用作晶體管的基本單元或半導體芯片外周部分上設(shè)置的外部連接用的柵極布線、和執(zhí)行溝道幅度控制的柵極。即，p+型柵極擴散半導體部41-45形成為沿y軸方向隔開規(guī)定間隔，埋入n型溝道半導體部5的內(nèi)部。p+型柵極擴散半導體部41-45分別沿規(guī)定軸向(圖38的x軸方向)延伸。在最佳實施例中，p+型柵極擴散半導體部41-45由添加了摻雜物的SiC(碳化硅)形成。柵極電極4a設(shè)置成包圍后述的統(tǒng)一源極電極7a。
n+型源極半導體部7設(shè)置在n型溝道半導體部5上。源極半導體部7具有與漏極半導體部2的導電類型相同的導電類型。n+型源極半導體部7經(jīng)n型溝道半導體部5與n型漂移半導體部3連接。另外，在n+型源極半導體部7的表面上設(shè)置統(tǒng)一源極電極7a。統(tǒng)一源極電極7a由金屬形成。另外，p+型柵極擴散半導體部41與n+型源極半導體部7通過統(tǒng)一源極電極7a電連接。
根據(jù)本實施方式中的縱向JFET1w的結(jié)構(gòu)，因為將柵極布線埋入半導體內(nèi)部，所以不需要表面上的柵極布線。因此，當在由多個晶體管構(gòu)成的半導體芯片整體中考慮時，芯片表面的布線變簡單。另外，可減小芯片的表面積。
(第21實施方式)下面，參照圖39來說明作為第16實施方式的變形方式的第21實施方式。就第21實施方式中的縱向JFET而言，向與第16實施方式中說明的縱向JFET1u的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第16實施方式的差異。
圖39是第21實施方式中的縱向JFET1x的截面圖。第21實施方式與第16實施方式在柵極半導體部的結(jié)構(gòu)上不同。即，在第21實施方式中，在第2和第3區(qū)域3b、3c和n型溝道半導體部5上設(shè)置p+型柵極半導體部11。
柵極半導體部11的導電類型與溝道半導體部5的導電類型相反。因為柵極半導體部11的p型摻雜物濃度比溝道半導體部5的n型摻雜物濃度高，所以耗盡層延伸到溝道半導體部。p+型柵極半導體部11的摻雜物濃度例如為1×1018/cm3左右。在最佳實施例中，p型柵極半導體部11由添加了摻雜物的SiC形成。p型柵極半導體部的厚度例如為0.3微米左右。縱向JFET1x在p型埋入半導體部4與p型柵極半導體部11之間具有n型溝道半導體部5，所以可從n型溝道半導體部5的兩側(cè)控制溝道。根據(jù)該結(jié)構(gòu)，與從n型溝道半導體部5的單側(cè)控制溝道的情況相比，可控制的溝道幅度增加。從而，常斷開的實現(xiàn)成為容易的構(gòu)造。
(第22實施方式)下面，參照圖40A和圖40B，說明作為第17實施方式的變形方式的第22實施方式。就第22實施方式中的縱向JFET的制造方法而言，向與第17實施方式中說明的縱向JFET1u的制造方法一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第17實施方式不同的p+型柵極半導體部形成工序。
(p+型柵極半導體部形成工序)p+型柵極半導體部形成工序在p+型半導體部形成工序之后執(zhí)行。參照圖40A，說明形成p+型柵極半導體部的工序。使用具有規(guī)定形狀的掩膜M3，向SiC膜5上的區(qū)域5a中選擇地離子注入摻雜物A2，形成具有規(guī)定深度的p+型柵極半導體部11。由p+型柵極半導體部11的形成所形成的溝道層的厚度D4對應(yīng)于縱向JFET的閾值來確定。例如，D4為0.2微米左右。在形成柵極半導體部之后，去除掩膜M3。結(jié)果，形成圖40B所示的縱向JFET。以上說明與第17實施方式不同的p+型柵極半導體部形成工序。在p+型柵極半導體部形成工序之后，進行熱氧化工序。其它工序與第17實施方式一樣，但不限于此。
(第23實施方式)參照圖41來說明作為第21實施方式的變形方式的第23實施方式。就第23實施方式中的縱向JFET而言，向與第23實施方式中說明的縱向JFET1x的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第16實施方式的不同的柵極半導體部的結(jié)構(gòu)。
圖41是第23實施方式中的縱向JFET1y的截面圖。第23實施方式與第16實施方式的不同之處在于柵極半導體部的結(jié)構(gòu)。即，在第23實施方式中，縱向JFET1y配備p+型柵極半導體部12。n型溝道半導體部5與p+型柵極半導體部12的pn結(jié)是異型結(jié)。n型溝道半導體部5由SiC形成。p+型柵極半導體部12由多晶硅形成。由此，不需要用于形成第21實施方式中示出的p+型柵極半導體部11的SiC的外延生長工序，可容易構(gòu)成縱向JFET1y。
(第24實施方式)
下面，參照圖42A和圖42B來說明作為第21實施方式的變形方式的第24實施方式。就第21實施方式中的縱向JFET而言，向與第21實施方式中說明的縱向JFET1z的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第21實施方式的差異。
圖42A是第24實施方式中的縱向JFET1z的截面圖。第24實施方式與第16實施方式的不同之處在于柵極半導體部的結(jié)構(gòu)。即，在第24實施方式中，p+型柵極半導體部4與p+型柵極半導體部11夾持溝道區(qū)域?？v向JFET1z還備有設(shè)置在n型溝道半導體部5的溝道區(qū)域內(nèi)的p+型半導體部13。p+型半導體部13設(shè)置在p+型柵極半導體部4的區(qū)域4a上。p+型半導體部13設(shè)置成局部貫穿n型溝道半導體部5。
圖42B是縱向JFET1z的III-III線的截面圖。如圖42B所示，p+型半導體部13沿x軸方向隔開規(guī)定間隔排列在n型溝道半導體部5中。p+型半導體部13的摻雜物濃度比n型溝道半導體部5的摻雜物濃度高。因此，耗盡層主要延伸到n型溝道半導體部5內(nèi)。在最佳實施例中，p+型半導體部13由添加摻雜物的SiC形成。在縱向JFET1z中，p+型柵極半導體部4經(jīng)p+型半導體部13與p+型柵極半導體部11電連接。由此，因為向p+型柵極半導體部4與p+型柵極半導體部11施加相同電位，所以可增加溝道層的厚度。
(第25實施方式)下面，參照圖43A和圖43B來說明作為第16實施方式的變形方式的第25實施方式。就第25實施方式中的縱向JFET而言，向與第16實施方式中說明的縱向JFET1u的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第16實施方式的差異。
圖43A是第25實施方式中的縱向JFET10a的截面圖。第25實施方式與第16實施方式的不同之處在于溝道半導體部的結(jié)構(gòu)。即，在第25實施方式中，溝道半導體部具有脈沖摻雜結(jié)構(gòu)。
如圖43B所示，脈沖摻雜半導體部14通過交互層疊n-型SiC層141-144與n+型SiC層145-147來構(gòu)成。另外，n-型SiC層141-144的摻雜物濃度比n+型SiC層145-147的摻雜物濃度低。n-型SiC層141-144的摻雜物濃度例如為1×1016/cm3左右。n-型SiC層141-144的厚度T8例如為10nm前后。n+型SiC層145-147的摻雜物濃度例如為1×1017/cm3～1×1018/cm3左右。n+型SiC層145-147的厚度T9例如為10nm前后。通過這種結(jié)構(gòu)，載流子在載流子遷移率比高濃度層大的低濃度層中移動，所以流過溝道區(qū)域的電流增加。結(jié)果，可降低導通電阻。
(第26實施方式)下面，參照圖44來說明作為第16實施方式的變形方式的第26實施方式。就第26實施方式中的縱向JFET而言，向與第16實施方式中說明的縱向JFET1u的結(jié)構(gòu)一樣的各結(jié)構(gòu)要素附加相同符號。下面，說明與第16實施方式不同的漂移半導體部的結(jié)構(gòu)。
圖44是第26實施方式中的縱向JFET10b的截面圖。第26實施方式與第1實施方式在漂移半導體部的結(jié)構(gòu)上不同。即，在第1實施方式中，漂移半導體部的導電類型與n+型漏極半導體部2的導電類型相同，而在第26實施方式中，漂移半導體部具有由導電類型不同的半導體區(qū)域構(gòu)成的超級結(jié)(SJSuperJunction)結(jié)構(gòu)。
參照圖44，將漂移半導體部設(shè)置在n+型漏極半導體部2的主面上。漂移半導體部具有沿與n+型漏極半導體部2的主面交叉的基準面延伸的p型半導體區(qū)域31、33和n型半導體區(qū)域32。夾持n型半導體區(qū)域32來排列p型半導體區(qū)域31、33。p型半導體區(qū)域與n型半導體區(qū)域的結(jié)面位于p+型柵極半導體部41、42與n+型漏極半導體部2之間。
p型半導體區(qū)域31、33位于p+型柵極半導體部41、42與n+型漏極半導體部2之間，沿p+型柵極半導體部41、42(圖44的x軸方向)延伸。
n型半導體區(qū)域32位于p+型柵極半導體部41與p+型柵極半導體部42之間的n型溝道半導體部5、與n+型漏極半導體部2之間，在沿p+型柵極半導體部41、42的方向(圖中x軸方向)上延伸。n型半導體區(qū)域32具有與漏極半導體部2的導電類型相同的導電類型。
如圖45所示，超級結(jié)結(jié)構(gòu)也可適用于第21實施方式中說明的縱向JFET1x的漂移半導體部中。另外，如圖46所示，超級結(jié)結(jié)構(gòu)也可適用于第24實施方式中說明的縱向JFET1z的漂移半導體部中。超級結(jié)結(jié)構(gòu)也可適用于其它實施方式中說明的縱向JFET中。
根據(jù)本實施方式中的縱向JFET10b，漂移半導體部由導電類型不同的多個半導體區(qū)域構(gòu)成。具有這種結(jié)構(gòu)的漂移半導體部在施加高漏極電壓時，漂移半導體部的整體被充分耗盡化。因此，漂移半導體部中的電場的最大值變低。所以，可變薄漂移半導體部的厚度。因此，導通電阻變小。
p型半導體區(qū)域31、33與n型半導體區(qū)域32的摻雜物濃度最好基本相同。在假設(shè)500V耐壓的情況下的最佳實施例中，p型半導體區(qū)域31、33與n型半導體區(qū)域32的摻雜物濃度約為2.7×1017cm-3。另外，在假設(shè)500V耐壓的情況下的最佳實施例中，p型半導體區(qū)域31、33與n型半導體區(qū)域32的幅度(圖中y軸方向)為0.5微米左右。由此，耗盡層在延伸到p型半導體區(qū)域的整體的同時，延伸到n型半導體區(qū)域的整體。這樣，因為耗盡層在兩個半導體區(qū)域中延伸，所以漂移半導體部中緩和電場集中。
(第27實施方式)n型半導體區(qū)域和p型半導體區(qū)域、與柵極半導體部的位置關(guān)系不限于此前的實施方式中所示的位置關(guān)系。圖47A是表示第27實施方式中的各半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。p型半導體區(qū)域31、33和n型半導體區(qū)域32都沿規(guī)定軸向(圖中x軸方向)延伸。夾持n型半導體區(qū)域32來排列p型半導體區(qū)域31、33。p型半導體區(qū)域與n型半導體區(qū)域的結(jié)位于p+型柵極半導體部41、42的下面。
相反，圖47B是表示第27實施方式中的各半導體區(qū)域與柵極半導體部的位置關(guān)系的模式圖。p型半導體區(qū)域31、33和n型半導體區(qū)域32、34都沿規(guī)定軸向(圖中x軸方向)延伸。p型半導體區(qū)域31、33與n型半導體區(qū)域32、34交互排列。p型半導體區(qū)域與n型半導體區(qū)域的結(jié)不僅位于p+型柵極半導體部41、42的下面，還位于各柵極半導體部之間。
圖47C是表示再一方式中的各半導體區(qū)域與柵極半導體部的位置關(guān)系的平面模式圖。p型半導體區(qū)域31、33和n型半導體區(qū)域32都沿規(guī)定軸向(圖中y軸方向)延伸。夾持n型半導體區(qū)域32來排列p型半導體區(qū)域31、33。n型半導體區(qū)域也可以是多個。
(第28實施方式)下面，說明具有超級結(jié)結(jié)構(gòu)的縱向JFET的制造方法中、構(gòu)成超級結(jié)結(jié)構(gòu)的n型半導體區(qū)域和p型半導體區(qū)域的形成方法。
(n型半導體層形成工序)首先，準備n+型SiC半導體基板。基板的n型雜質(zhì)濃度在該基板可用作漏極半導體部的程度下是高濃度。如圖48A所示，在n+型漏極半導體部2的表面上，通過外延生成法，形成SiC膜3。在假設(shè)500V耐壓的情況下的最佳實施例中，SiC膜3的膜厚T10為2.0微米以上、3.0微米以下。SiC膜3的導電類型與漏極半導體部2的導電類型相同。另外，SiC膜3的摻雜物濃度比n+型漏極半導體部2的摻雜物濃度低。由該SiC膜3，形成n型半導體層32、34、36。
(p型半導體層形成工序)參照圖48B，說明形成p型半導體層的工序。使用規(guī)定的掩膜M，在n型半導體層3上形成的區(qū)域31a、31c、31e、31g中，選擇地離子注入摻雜物A3，形成具有規(guī)定深度的p型半導體層311、331、351、371。在形成p型半導體層后，去除掩膜M。
(漂移半導體部形成工序)參照圖48C，說明形成期望厚度的漂移半導體部的工序。即，交互反復n型半導體層形成工序與p型半導體層形成工序，在n+型漏極半導體部2上形成具有超級結(jié)結(jié)構(gòu)的漂移半導體部。結(jié)果，形成具有規(guī)定厚度(圖中z軸方向)的半導體層3。以上說明具有n型半導體區(qū)域和p型半導體區(qū)域的漂移半導體部的形成方法。其它工序與第18、第20、第22實施方式一樣，但不限于此。
另外，本發(fā)明的縱向JFET及其制造方法不限于上述各實施方式中記載的方式，可對應(yīng)于其它條件等采取各種變形方式。例如，在上述各實施方式中，說明通過包含摻雜雜質(zhì)的n型半導體來形成溝道區(qū)域的實例，但本發(fā)明也可適用于由p型半導體形成溝道區(qū)域的JFET。但是，此時電流方向或施加的柵極電壓的極性相反。
產(chǎn)業(yè)上的可利用性根據(jù)本發(fā)明，可提供一種在維持高漏極耐壓的同時、低損耗的縱向結(jié)型場效應(yīng)晶體管、和縱向結(jié)型場效應(yīng)晶體管的制造方法。
權(quán)利要求
1.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有沿與該主面交叉的規(guī)定軸向延伸的第1、第2、第3和第4區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的所述第1、第2和第3區(qū)域上；溝道半導體部，沿所述埋入半導體部設(shè)置，具有與所述埋入半導體部的導電類型相反的導電類型，電連接于所述漂移半導體部的所述第4區(qū)域上；源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域和所述溝道半導體部上；和柵極半導體部，具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述第3和第4區(qū)域和所述溝道半導體部上，所述柵極半導體部具有在從所述第3區(qū)域向所述第4區(qū)域的方向上延伸的多個凸部，在所述凸部之間設(shè)置所述溝道半導體部，所述凸部連接于所述埋入半導體部上。
2.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有沿與該主面交叉的規(guī)定軸向延伸的第1、第2、第3和第4區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的所述第1、第2和第3區(qū)域上；溝道半導體部，沿所述埋入半導體部設(shè)置，具有與所述埋入半導體部的導電類型相反的導電類型，電連接于所述漂移半導體部的所述第4區(qū)域上；源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域和所述溝道半導體部上；和多個柵極半導體部，具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述第3和第4區(qū)域和所述溝道半導體部上，所述多個柵極半導體部分別在從所述第3區(qū)域向所述第4區(qū)域的方向上延伸，在所述多個柵極半導體部之間設(shè)置所述溝道半導體部，各柵極半導體部連接于所述埋入半導體部上。
3.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有沿與該主面交叉的規(guī)定軸向延伸的第1、第2、第3和第4區(qū)域；埋入半導體部，設(shè)置在所述漂移半導體部的主面上，設(shè)置在與該主面交叉的規(guī)定軸向延伸的第1、第2和第3區(qū)域上；溝道半導體部，沿所述埋入半導體部設(shè)置，具有與所述埋入半導體部的導電類型相反的導電類型，電連接于所述漂移半導體部的所述第4區(qū)域上；和柵極半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，設(shè)置在所述第3和第4區(qū)域以及所述溝道半導體部上，所述柵極半導體部具有在從所述第3區(qū)域向所述第4區(qū)域的方向上延伸的多個凸部，在所述凸部之間設(shè)置所述溝道半導體部，所述漂移半導體部連接于所述埋入半導體部上，所述漂移半導體部具有沿與所述漏極半導體部的主面交叉的軸向延伸的第5區(qū)域，還備有第2半導體部，所述第2半導體部具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述第5區(qū)域上，所述第2半導體部從所述埋入半導體部沿源極半導體部在所述規(guī)定軸向上延伸。
4.根據(jù)權(quán)利要求1～3中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于還備有第1半導體部，所述第1半導體部設(shè)置在所述漂移半導體部的第1、第2區(qū)域和所述溝道半導體部上，具有與所述源極半導體部的導電類型相同的導電類型，所述第1半導體部的摻雜物濃度比所述溝道半導體部的摻雜物濃度低。
5.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有在沿與該主面延伸的基準面交叉的規(guī)定軸向上延伸的第1至第5區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，沿所述基準面設(shè)置在所述漂移半導體部的所述第1至第4區(qū)域上；多個柵極半導體部，沿所述基準面設(shè)置在所述漂移半導體部的所述第2至第4區(qū)域上，具有與所述埋入半導體部的導電類型相同的導電類型；溝道半導體部，設(shè)置在所述埋入半導體部與所述多個柵極半導體部之間、和所述多個柵極半導體部之間，具有與所述埋入半導體部的導電類型相反的導電類型；連接半導體部，具有與所述埋入半導體部和所述溝道半導體部的導電類型相同的導電類型，沿所述規(guī)定軸向延伸，連接所述埋入半導體部和所述多個柵極半導體部；第1集合半導體部，在所述漂移半導體部的第1區(qū)域上，連接所述溝道半導體部；第2集合半導體部，在所述漂移半導體部的第5區(qū)域上，連接所述溝道半導體部；和源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域上，連接于所述第1集合半導體部上。
6.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有在沿與該主面延伸的基準面交叉的規(guī)定軸向上延伸的第1至第5區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，沿所述基準面設(shè)置在所述漂移半導體部的所述第1至第4區(qū)域上；多個柵極半導體部，沿所述基準面設(shè)置在所述漂移半導體部的所述第2至第4區(qū)域上，具有與所述埋入半導體部的導電類型相同的導電類型；溝道半導體部，設(shè)置在所述埋入半導體部與所述多個柵極半導體部之間、和所述多個柵極半導體部之間，具有與所述埋入半導體部的導電類型相反的導電類型；連接半導體部，具有與所述溝道半導體部的導電類型相同的導電類型，連接所述多個柵極半導體部；第1集合半導體部，在所述漂移半導體部的第1區(qū)域上，連接所述溝道半導體部；第2集合半導體部，在所述漂移半導體部的第5區(qū)域上，連接所述溝道半導體部；和源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域上，連接于所述第1集合半導體部上，所述漂移半導體部具有設(shè)置在所述主面上、沿與該主面交叉的方向延伸的第6區(qū)域，還備有第3連接半導體部，所述第3連接半導體部具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述第6區(qū)域上，所述第3連接半導體部沿所述第1集合半導體部設(shè)置。
7.根據(jù)權(quán)利要求1～4中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述柵極半導體部和所述溝道半導體部的厚度，比所述漂移半導體部的所述第1區(qū)域上的所述埋入半導體部與所述源極半導體部的間隔小。
8.根據(jù)權(quán)利要求5或6所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漂移半導體部的所述第2至第4區(qū)域上的所述多個柵極半導體部和所述溝道半導體部的厚度，比所述漂移半導體部的所述第1區(qū)域上的所述埋入半導體部與所述源極半導體部的間隔小。
9.根據(jù)權(quán)利要求1、2、4中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于確定所述柵極半導體部的凸部間隔，使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
10.根據(jù)權(quán)利要求3所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于確定所述柵極半導體部的所述凸部間隔、和所述柵極半導體部的所述凸部與所述埋入半導體部的間隔，使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
11.根據(jù)權(quán)利要求5～7中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于確定各柵極半導體部的間隔、和所述柵極半導體部與所述埋入半導體部的間隔，使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
12.根據(jù)權(quán)利要求1～11中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述溝道半導體部具有交互層疊低濃度層與高濃度層的結(jié)構(gòu)。
13.根據(jù)權(quán)利要求1～11中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漂移半導體部具有導電半導體區(qū)域，沿與所述漏極半導體部的主面交叉的基準面延伸，具有與所述漏極半導體部的導電類型相同的導電類型，電連接于所述溝道半導體部上；和非導電半導體區(qū)域，鄰接所述導電半導體區(qū)域設(shè)置，具有與所述漏極半導體部的導電類型相反的導電類型，電連接于所述埋入半導體部上，所述導電半導體區(qū)域與所述非導電半導體區(qū)域形成于與所述漂移半導體部的第1至第4區(qū)域排列的方向相同的方向上。
14.根據(jù)權(quán)利要求1～11中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漂移半導體部具有導電半導體區(qū)域，沿與所述漏極半導體部的主面交叉的基準面延伸，具有與所述漏極半導體部的導電類型相同的導電類型，電連接于所述溝道半導體部上；和非導電半導體區(qū)域，鄰接所述導電半導體區(qū)域設(shè)置，具有與所述漏極半導體部的導電類型相反的導電類型，電連接于所述埋入半導體部上，所述導電半導體區(qū)域與所述非導電半導體區(qū)域形成于與所述漂移半導體部的第1至第4區(qū)域排列的方向交叉的方向上。
15.根據(jù)權(quán)利要求1～14中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漏極半導體部、所述漂移半導體部、所述埋入半導體部、所述柵極半導體部、所述溝道半導體部、所述連接半導體部和所述源極半導體部，由作為寬禁帶寬度半導體材料的SiC或GaN形成。
16.一種縱向結(jié)型場效應(yīng)晶體管的制造方法，具備在第1導電類型的基板上形成第1導電類型的第1半導體層的工序，所述第1半導體層的主面具有沿規(guī)定的軸向依次配置的第1至第4區(qū)域，具備向所述第1半導體層的主面的第1至第3區(qū)域中導入第2導電類型的摻雜物并形成埋入半導體部的工序，具備在所述第1半導體層上形成第1導電類型的第2半導體層的工序，具備在所述第2半導體層上形成第1導電類型的源極半導體層的工序，具備蝕刻所述第1半導體層的主面的至少第2、第3、第4中任一區(qū)域上的所述源極半導體層、以達到所述第1半導體層、露出所述第2半導體層的規(guī)定區(qū)域的工序，所述規(guī)定區(qū)域具有沿所述規(guī)定軸向延伸的多個第1部分、和規(guī)定成包含該多個部分的第2部分，具備向所述多個第1部分中導入柵極半導體部用的第2導電類型的摻雜物并形成第2導電類型的第1半導體部的工序。
17.根據(jù)權(quán)利要求16所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于還具備向所述第2部分中導入柵極半導體部用的第2導電類型的摻雜物并形成第2導電類型的第2半導體部的工序，所述第2半導體部的深度比所述第1半導體部的深度淺。
18.根據(jù)權(quán)利要求16或17所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于所述第1半導體部形成為連接于所述埋入半導體部上。
19.一種縱向結(jié)型場效應(yīng)晶體管的制造方法，具備第1半導體層形成工序，在第1導電類型的基板上形成第1導電類型的第1半導體層，所述第1半導體層的主面具有沿規(guī)定的軸向依次配置的第1至第4區(qū)域，具備埋入半導體部形成工序，向所述第1半導體層的主面的第1至第3區(qū)域中導入第2導電類型的摻雜物并形成埋入半導體部，具備第2半導體層形成工序，在所述第1半導體層上形成第1導電類型的第2半導體層，具備第2半導體區(qū)域工序，在所述第1半導體層主面的第2和第3區(qū)域上的所述第2半導體層中，將柵極半導體部用的第2導電類型的摻雜物導入規(guī)定深度，形成第2導電類型的第2半導體區(qū)域，溝道半導體部形成工序，在得到期望數(shù)量的所述第2半導體層之前，重復所述第2半導體層形成工序和所述第2半導體區(qū)域工序，形成層疊的多個柵極半導體部和溝道半導體部，具備源極半導體部形成工序，在所述溝道半導體部上形成源極半導體部。
20.根據(jù)權(quán)利要求19所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在所述第2半導體層形成工序中，在所述第1半導體層上形成具有規(guī)定厚度的第1導電類型的第2半導體層，在所述溝道半導體部形成工序中，導入第2導電類型的摻雜物，以在所述第2半導體層內(nèi)的規(guī)定深度，濃度為極大，形成層疊的多個柵極半導體部和溝道半導體部。
21.根據(jù)權(quán)利要求20所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在所述溝道半導體部形成工序中，交互導入第1摻雜物和第2摻雜物，以在所述第2半導體層內(nèi)的規(guī)定深度，濃度為極大，形成層疊的多個柵極半導體部和溝道半導體部。
22.根據(jù)權(quán)利要求19～21中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于所述溝道半導體部形成工序包含連接區(qū)域形成工序，形成第2導電類型的第2半導體連接區(qū)域，以在所述第2半導體層內(nèi)相互連接。
23.根據(jù)權(quán)利要求16～22中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述第1半導體層的工序中，形成導電類型與所述第1導電類型的基板相同的導電半導體層，在所述導電半導體層上形成導電類型與所述導電半導體層相反的非導電半導體層，形成所述第1半導體層，以使所述導電半導體層與所述溝道半導體部電連接。
24.根據(jù)權(quán)利要求16～22中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述第1半導體層的工序中，形成導電類型與所述第1導電類型的基板相反的非導電半導體層，在所述非導電半導體層上形成導電類型與所述非導電半導體層相反的導電半導體層，形成所述第1半導體層，以使所述導電半導體層與所述溝道半導體部電連接。
25.根據(jù)權(quán)利要求16～22中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述第1半導體層的工序中，通過在與所述基板的主面交叉的方向上形成所述導電半導體層與所述非導電半導體層，形成所述第1半導體層。
26.根據(jù)權(quán)利要求3所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于還備有與所述源極半導體部和所述第2半導體部電連接的源極電極，所述埋入半導體部經(jīng)所述第2半導體部電連接于所述源極電極上。
27.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有沿與該主面交叉的方向延伸的第1、第2、第3和第4區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的所述第1、第2和第4區(qū)域上；溝道半導體部，沿所述第1和第2區(qū)域上的埋入半導體部設(shè)置，具有不同于所述埋入半導體部的導電類型的導電類型，電連接于所述漂移半導體部的第3區(qū)域上；源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域和所述溝道半導體部上；第1柵極半導體部，具有與所述埋入半導體部相同的導電類型，與所述埋入半導體部電連接，設(shè)置在所述漂移半導體部的第4區(qū)域上；第1柵極電極，在所述漂移半導體部的第4區(qū)域上，與所述第1柵極半導體部電連接；和源極電極，與所述漂移半導體部的第1區(qū)域上的源極半導體部電連接，在所述第1柵極電極上，與所述第1柵極電極電絕緣，設(shè)置在所述漂移半導體部的第1、第2、第3和第4區(qū)域上。
28.根據(jù)權(quán)利要求27所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于還備有第2柵極半導體部，所述第2柵極半導體部具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，在所述埋入半導體部與所述第2柵極半導體部之間，設(shè)置所述溝道半導體部，在所述漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，設(shè)置與所述第2柵極半導體部電連接、在源極電極下電絕緣的第2柵極電極。
29.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有沿與該主面交叉的方向延伸的第1、第2、第3和第4區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的所述第1、第2和第4區(qū)域上；溝道半導體部，沿所述第1和第2區(qū)域的埋入半導體部設(shè)置，具有不同于所述埋入半導體部的導電類型的導電類型，電連接于所述漂移半導體部的第3區(qū)域上；源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域和所述溝道半導體部上；第1柵極半導體部，具有與所述埋入半導體部相同的導電類型，與所述埋入半導體部電連接，設(shè)置在所述漂移半導體部的第4區(qū)域上；源極電極，與所述漂移半導體部的第1區(qū)域上的源極半導體部電連接，在第1柵極電極上與所述第1柵極電極電絕緣，設(shè)置在所述漂移半導體部的第1、第2、第3和第4區(qū)域上；和第2柵極半導體部，具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，在所述埋入半導體部與所述第2柵極半導體部之間，設(shè)置所述溝道半導體部，在所述漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，設(shè)置與所述第2柵極半導體部電連接、在源極電極下電絕緣的第2柵極電極，所述第1柵極半導體部與所述源極半導體部通過所述源極電極電連接。
30.一種縱向結(jié)型場效應(yīng)晶體管，備有漏極半導體部；漂移半導體部，設(shè)置在所述漏極半導體部的主面上，具有沿與該主面交叉的方向延伸的第1、第2和第3區(qū)域；埋入半導體部，具有與所述漂移半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的所述第1、第2和第3區(qū)域上；溝道半導體部，沿所述第1和第2區(qū)域的埋入半導體部設(shè)置，具有不同于所述埋入半導體部的導電類型的導電類型，電連接于所述漂移半導體部的第3區(qū)域上；源極半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域和所述溝道半導體部上；和第2柵極半導體部，具有與所述漏極半導體部的導電類型相反的導電類型，設(shè)置在所述漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，在所述漂移半導體部的第2區(qū)域或第2和第3區(qū)域上，設(shè)置第2柵極電極，與所述第2柵極半導體部電連接，在源極電極下電絕緣；和源極電極，與所述漂移半導體部的第1區(qū)域上的源極半導體部電連接，在第2柵極電極上，與所述第2柵極電極電絕緣，設(shè)置在所述漂移半導體部的第1、第2和第3區(qū)域上，設(shè)置連接半導體部，所述連接半導體部具有與所述埋入半導體部相同的導電類型，貫穿所述溝道半導體部，以便電連接所述第2柵極半導體部與所述埋入半導體部，散布在所述漂移半導體部的第2區(qū)域上。
31.根據(jù)權(quán)利要求27～30中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于還備有第1半導體部，設(shè)置在所述漂移半導體部的第1區(qū)域和所述溝道半導體部上，具有與所述源極半導體部的導電類型相同的導電類型，所述第1半導體部的雜質(zhì)濃度比所述溝道半導體部的雜質(zhì)濃度低。
32.根據(jù)權(quán)利要求27～31中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于在由多個晶體管構(gòu)成的基本單元或芯片的外周部分，設(shè)置所述第1和第2柵極電極的至少一方，作為柵極電極。
33.根據(jù)權(quán)利要求6所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于在由多個晶體管構(gòu)成的基本單元或芯片的外周部分，通過所述源極電極電連接所述第1柵極半導體部與所述源極半導體部。
34.根據(jù)權(quán)利要求28～33中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于設(shè)置所述第2柵極半導體部與所述溝道半導體部，以構(gòu)成異型結(jié)。
35.根據(jù)權(quán)利要求27～34中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于設(shè)置在所述漂移半導體部的第2區(qū)域上的所述溝道半導體部的厚度，比設(shè)置在所述漂移半導體部的第1區(qū)域上的所述埋入半導體部與所述源極半導體部的間隔小。
36.根據(jù)權(quán)利要求27～35中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于確定設(shè)置在所述漂移半導體部的第2區(qū)域上的所述溝道半導體部的厚度，以使該縱向結(jié)型場效應(yīng)晶體管顯示常斷開特性。
37.根據(jù)權(quán)利要求27～36中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述溝道半導體部具有交互層疊低濃度層與高濃度層的結(jié)構(gòu)。
38.根據(jù)權(quán)利要求27～37中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漂移半導體部具有導電半導體區(qū)域，沿與所述漏極半導體部的主面交叉的基準面延伸，具有與所述漏極半導體部的導電類型相同的導電類型，從所述漂移半導體部的第3區(qū)域電連接到所述溝道半導體部上；和非導電半導體區(qū)域，鄰接所述導電半導體區(qū)域設(shè)置，具有與所述漏極半導體部的導電類型相反的導電類型，電連接于所述埋入半導體部上，所述導電半導體區(qū)域與所述非導電半導體區(qū)域形成于與所述漂移半導體部的第1至第4區(qū)域排列的方向相同的方向上。
39.根據(jù)權(quán)利要求27～37中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漂移半導體部具有導電半導體區(qū)域，沿與所述漏極半導體部的主面交叉的基準面延伸，具有與所述漏極半導體部的導電類型相同的導電類型，從所述漂移半導體部的第3區(qū)域電連接到所述溝道半導體部上；和非導電半導體區(qū)域，鄰接所述導電半導體區(qū)域設(shè)置，具有與所述漏極半導體部的導電類型相反的導電類型，電連接于所述埋入半導體部上，所述導電半導體區(qū)域與所述非導電半導體區(qū)域形成于與所述漂移半導體部的第1至第4區(qū)域排列的方向交叉的方向上。
40.根據(jù)權(quán)利要求27～39中任一項所述的縱向結(jié)型場效應(yīng)晶體管，其特征在于所述漏極半導體部、所述漂移半導體部、所述第1柵極半導體部、所述溝道半導體部由作為寬禁帶寬度半導體材料的SiC或GaN形成。
41.一種縱向結(jié)型場效應(yīng)晶體管的制造方法，包含如下工序在第1導電型基板上形成具有第1、第2、第3和第4區(qū)域的漂移半導體層；向所述漂移半導體層的第1、第2和第4區(qū)域中，導入導電類型與所述漂移半導體層的導電類型相反的雜質(zhì)，形成埋入半導體部；在所述埋入半導體部和所述漂移半導體層上，形成具有與所述埋入半導體部的導電類型相反的導電類型的溝道半導體部；在所述漂移半導體層的第1區(qū)域上，形成源極半導體部；向所述漂移半導體層的第4區(qū)域上的一部分導入導電類型與所述埋入半導體部的導電類型相同的雜質(zhì)，形成第1柵極半導體部；形成電連接于所述第1柵極半導體部的第1柵極電極；形成與所述第1柵極電極電絕緣的層間膜；和在所述層間膜上，形成與源極半導體部電連接的源極電極。
42.根據(jù)權(quán)利要求41所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述第1柵極半導體部的工序之前，還包含如下工序，向所述漂移半導體層的第2區(qū)域或第2和第3區(qū)域中，導入導電類型與所述第1柵極半導體部的導電類型相同的雜質(zhì)，形成第2柵極半導體部，用形成所述第1柵極電極的工序來形成與所述第2柵極半導體部電連接的第2柵極電極。
43.一種縱向結(jié)型場效應(yīng)晶體管的制造方法，包含如下工序在第1導電型基板上形成具有第1、第2、第3和第4區(qū)域的漂移半導體層；向所述漂移半導體層的第1、第2和第4區(qū)域中，導入導電類型與所述漂移半導體層的導電類型相反的雜質(zhì)，形成埋入半導體部；在所述埋入半導體部和所述漂移半導體層上，形成具有與所述埋入半導體部的導電類型相反的導電類型的溝道半導體部；在所述漂移半導體層的第1區(qū)域上，形成源極半導體部；向所述漂移半導體層的第2區(qū)域或第2和第3區(qū)域中，導入導電類型與所述埋入半導體部的導電類型相同的雜質(zhì)，形成第2柵極半導體部；向所述漂移半導體層的第4區(qū)域上的一部分導入導電類型與所述埋入半導體部的導電類型相同的雜質(zhì)，形成第1柵極半導體部；形成電連接于所述第2柵極半導體部的第2柵極電極；形成源極電極，對設(shè)置在所述漂移半導體層的第1區(qū)域和所述溝道半導體部上、導電類型與所述源極半導體部的導電類型相同的第1半導體部、和所述源極半導體部進行電連接。
44.一種縱向結(jié)型場效應(yīng)晶體管的制造方法，包含如下工序在第1導電型基板上形成具有第1、第2、第3和第4區(qū)域的漂移半導體層；向所述漂移半導體層的第1、第2和第4區(qū)域中，導入導電類型與所述漂移半導體層的導電類型相反的雜質(zhì)，形成埋入半導體部；在所述埋入半導體部和所述漂移半導體層上，形成具有與所述埋入半導體部的導電類型相反的導電類型的溝道半導體部；在所述漂移半導體層的第1區(qū)域上，形成源極半導體部；向所述漂移半導體層的第2區(qū)域或第2和第3區(qū)域中，導入導電類型與所述埋入半導體部的導電類型相同的雜質(zhì)，形成第2柵極半導體部；向所述漂移半導體層的第2區(qū)域上的一部分導入導電類型與所述埋入半導體部的導電類型相同的雜質(zhì)，以散布的狀態(tài)形成連接所述第2柵極半導體部與所述埋入半導體部的連接半導體部；和形成電連接于所述第2柵極半導體部的第2柵極電極。
45.根據(jù)權(quán)利要求41～44中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述源極半導體部的工序之前，還包含在所述溝道半導體部上形成導電類型與所述源極半導體部的導電類型相同的第1半導體部的工序，所述第1半導體部的雜質(zhì)濃度比所述溝道半導體部的雜質(zhì)濃度低。
46.根據(jù)權(quán)利要求41、43、44中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述漂移半導體層的工序中，形成導電類型與漏極半導體部相同的導電半導體層，在所述導電半導體層內(nèi)形成導電類型與所述導電半導體層相反的非導電半導體層，并形成所述漂移半導體層，使所述導電半導體層與所述溝道半導體部電連接。
47.根據(jù)權(quán)利要求41、43、44中任一項所述的縱向結(jié)型場效應(yīng)晶體管的制造方法，其特征在于在形成所述漂移半導體層的工序中，形成導電類型與所述漂移半導體部相反的非導電半導體層，在所述非導電半導體層內(nèi)形成導電類型與所述非導電半導體層相反的導電半導體層，并形成所述漂移半導體層，使所述導電半導體層與所述溝道半導體部電連接。
全文摘要
本發(fā)明的縱向JFET1a配備n
文檔編號H01L29/06GK1666325SQ0381540
公開日2005年9月7日 申請日期2003年7月24日 優(yōu)先權(quán)日2002年7月24日
發(fā)明者星野孝志, 原田真, 藤川一洋, 初川聰, 弘津研一 申請人:住友電氣工業(yè)株式會社