專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到采用匯流條或環(huán)形匯流條的半導(dǎo)體器件，具體地說(shuō)是涉及到半導(dǎo)體芯片的布局和匯流條或環(huán)形匯流條的安置。
背景技術(shù)：
在例如日本專利申請(qǐng)公開(kāi)No.2002-190488或日本專利申請(qǐng)公開(kāi)No.2002-270723中，指出了有關(guān)采用多層布線電路板的BGA(網(wǎng)格焊球陣列)型半導(dǎo)體器件，并已經(jīng)被用作具有100個(gè)或更多的管腳的多管腳半導(dǎo)體器件，但精加工的多層布線電路板的成本高且性能價(jià)格比低。
此外，在例如日本專利申請(qǐng)公開(kāi)No.11-54658中，指出了一種采用具有單層布線的帶式布線電路板的CSP(芯片尺寸封裝)型半導(dǎo)體器件，并已經(jīng)被用作幾乎等于常規(guī)芯片尺寸的小尺寸半導(dǎo)體器件，但由于其結(jié)構(gòu)難以形成公用的電源/GND電極等，故存在著外部端子數(shù)目隨半導(dǎo)體芯片電極數(shù)目的增大而增大的問(wèn)題。結(jié)果，芯片電極數(shù)目的增大就要與封裝尺度由于管腳數(shù)目增大而增大進(jìn)行協(xié)調(diào)，導(dǎo)致對(duì)芯片電極數(shù)目的很大限制以及低的性能價(jià)格比。
本發(fā)明人研究了一種半導(dǎo)體器件的構(gòu)造，此構(gòu)造提供了比這些常規(guī)BGA/CSP更高的性能價(jià)格比。
此外，本申請(qǐng)人以基于本發(fā)明結(jié)果的第一觀點(diǎn)“多個(gè)引線的末端被連接”和第二觀點(diǎn)“連接到電源或GND的總線被安置在多個(gè)引線與芯片之間”進(jìn)行了研究。結(jié)果，本發(fā)明人發(fā)現(xiàn)了第一觀點(diǎn)的日本專利申請(qǐng)公開(kāi)No.9-252072(第20段，圖8和圖9)以及第二觀點(diǎn)的日本專利申請(qǐng)公開(kāi)No.11-168169(第61段，圖3)。但在這些文獻(xiàn)中，當(dāng)前只是說(shuō)BGA和CSP適合于與目前IC(集成電路)提高了的復(fù)雜化相關(guān)的增多了的外部端子管腳，但并未論及目前要解決的應(yīng)用問(wèn)題，亦即以低的成本和高的質(zhì)量來(lái)對(duì)付許多管腳的問(wèn)題。此外，并未研究有關(guān)內(nèi)部電源電壓延伸布線的電源下降以及封裝組合的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種改善性價(jià)比的半導(dǎo)體器件。
本發(fā)明的另一目的是提供一種能夠?qū)Ξa(chǎn)品進(jìn)行小型化的半導(dǎo)體器件。
本發(fā)明的另一目的是提供一種能夠縮短產(chǎn)品發(fā)貨之前所需時(shí)間(TAT，即周轉(zhuǎn)時(shí)間)的半導(dǎo)體器件。
本發(fā)明的另一目的是提供一種能夠達(dá)到增大的管腳數(shù)目的半導(dǎo)體器件。
結(jié)合附圖，從下列描述中，本發(fā)明的其它新的特點(diǎn)和優(yōu)點(diǎn)是顯而易見(jiàn)的。
本發(fā)明包含半導(dǎo)體芯片，它具有主面、背面、以及多個(gè)形成在主面上的電極；多個(gè)排列在半導(dǎo)體芯片周圍的內(nèi)引線；分別與多個(gè)內(nèi)引線整體制作的多個(gè)外引線；分別連接多個(gè)電極和多個(gè)內(nèi)引線的多個(gè)鍵合焊線；以及包封半導(dǎo)體芯片、多個(gè)內(nèi)引線、以及多個(gè)鍵合焊線的樹(shù)脂包封材料，其中，多個(gè)內(nèi)引線和多個(gè)鍵合焊線的連接部分被排列成鋸齒圖形，且其中多個(gè)內(nèi)引線和多個(gè)鍵合焊線的連接部分經(jīng)由粘合層被固定到包封在樹(shù)脂包封材料內(nèi)部的襯底。
此外，本發(fā)明包含形成為包括在第一電位與第二電位之間具有電流通道的晶體管的第一電路區(qū)、形成為包括在第三電位與第四電位之間具有電流通道的晶體管的第二電路區(qū)、將第一電位饋送到第一電路區(qū)的第一焊點(diǎn)、將第二電位饋送到第一電路區(qū)的第二焊點(diǎn)、將第三電位饋送到第二電路區(qū)的第三焊點(diǎn)、將第四電位饋送到第二電路區(qū)的第四焊點(diǎn)、包含第一和第二電路區(qū)的芯片、以及排列在多個(gè)內(nèi)引線之間并將第一電位饋送到第一電路區(qū)的第一引線。


圖1是剖面圖，示出了根據(jù)本發(fā)明實(shí)施方案1的半導(dǎo)體器件(QFP)中的最小尺寸芯片安裝結(jié)構(gòu)的一個(gè)例子；圖2是剖面圖，示出了QFP中的最大尺寸芯片安裝結(jié)構(gòu)的一個(gè)例子；圖3-6是剖面圖，分別示出了根據(jù)本發(fā)明實(shí)施方案1的修正例子的QFP結(jié)構(gòu)；圖7是局部平面圖，示出了用于圖1所示QFP組件的引線框的框架材料結(jié)構(gòu)的一個(gè)例子；圖8是圖7所示框架材料的背面圖；圖9是局部平面圖，示出了借助于將帶狀部件固定到圖7所示框架材料而制造的引線框的結(jié)構(gòu)；圖10是圖9所示引線框的背面圖；圖11是局部平面圖，示出了在切割圖9所示引線框的第一耦合部分之后的結(jié)構(gòu)；圖12是圖11所示引線框的背面圖；圖13是局部平面圖，示出了在切割圖9所示引線框的第二耦合部分之后的結(jié)構(gòu)；圖14是圖13所示引線框的背面圖；圖15是局部平面圖，示出了圖13所示引線框的最小可安裝的芯片尺寸和最大可安裝的芯片尺寸；圖16是局部平面圖，示出了當(dāng)最小尺寸的半導(dǎo)體芯片被安裝到圖13所示引線框時(shí)，在焊線鍵合之后的結(jié)構(gòu)的一個(gè)例子；圖17是局部平面圖，示出了當(dāng)最大尺寸的半導(dǎo)體芯片被安裝到圖13所示引線框時(shí)，在焊線鍵合之后的結(jié)構(gòu)的一個(gè)例子；圖18是局部平面圖，示出了根據(jù)本發(fā)明實(shí)施方案1的修正例子的引線框的框架材料結(jié)構(gòu)；圖19是圖18所示框架材料的背面圖；圖20是局部平面圖，示出了借助于將帶狀部件固定到圖18所示框架材料而制造的引線框的結(jié)構(gòu)；圖21是圖20所示引線框的背面圖；圖22是局部平面圖，示出了在切割圖20所示引線框的第一耦合部分之后的結(jié)構(gòu)；圖23是圖22所示引線框的背面圖；圖24是局部平面圖，示出了在切割圖20所示引線框的第二耦合部分之后的結(jié)構(gòu)；圖25是圖24所示引線框的背面圖；圖26是局部平面圖，示出了圖24所示引線框的最小可安裝的芯片尺寸和最大可安裝的芯片尺寸；圖27是局部平面圖，示出了當(dāng)最小尺寸的半導(dǎo)體芯片被安裝到圖24所示引線框時(shí)，在焊線鍵合之后的結(jié)構(gòu)的一個(gè)例子；圖28是局部平面圖，示出了當(dāng)最大尺寸的半導(dǎo)體芯片被安裝到圖24所示引線框時(shí)，在焊線鍵合之后的結(jié)構(gòu)的一個(gè)例子；圖29是局部平面圖，示出了根據(jù)本發(fā)明實(shí)施方案1的修正例子的引線框的框架材料結(jié)構(gòu)；圖30是局部背面圖，示出了借助于將帶狀部件固定到圖29所示框架材料而制造的引線框的結(jié)構(gòu)；圖31是局部背面圖，示出了在切割圖30所示引線框的第一耦合部分之后的結(jié)構(gòu)；圖32是局部側(cè)面圖，示出了當(dāng)圖13所示引線框被制造時(shí)，采用沖孔機(jī)的沖孔方法的一個(gè)例子；圖33是局部側(cè)面圖，示出了在圖32所示沖孔方法之后的精壓方法；圖34是局部剖面圖，示出了根據(jù)本發(fā)明實(shí)施方案1的修正例子的引線框的結(jié)構(gòu)；圖35是剖面圖，示出了根據(jù)本發(fā)明實(shí)施方案2的半導(dǎo)體器件(QFP)中的其上安裝最小尺寸芯片的結(jié)構(gòu)的一個(gè)例子；圖36是剖面圖，示出了根據(jù)本發(fā)明實(shí)施方案2的半導(dǎo)體器件(QFP)中的其上安裝最大尺寸芯片的結(jié)構(gòu)的一個(gè)例子；圖37是剖面圖，示出了根據(jù)本發(fā)明實(shí)施方案2的修正例子的QFP的結(jié)構(gòu)；圖38是局部平面圖，示出了用于圖35所示QFP裝配件的的引線框的框架材料結(jié)構(gòu)；圖39是圖38所示框架材料的背面圖；圖40是局部平面圖，示出了借助于將帶狀部件固定到圖38所示框架材料而制造的引線框的結(jié)構(gòu)；圖41是圖40所示引線框的背面圖；圖42是局部平面圖，示出了在切割圖40所示引線框的第一耦合部分之后的結(jié)構(gòu)；圖43是圖42所示引線框的背面圖；圖44是局部平面圖，示出了圖42所示引線框的最小可安裝的芯片尺寸和最大可安裝的芯片尺寸；圖45是局部平面圖，示出了當(dāng)最小尺寸的半導(dǎo)體芯片被安裝到圖42所示引線框時(shí)，在焊線鍵合之后的結(jié)構(gòu)的一個(gè)例子；圖46是局部平面圖，示出了當(dāng)最大尺寸的半導(dǎo)體芯片被安裝到圖42所示引線框時(shí)，在焊線鍵合之后的結(jié)構(gòu)的一個(gè)例子；圖47、圖48、以及圖49是局部平面圖，分別示出了根據(jù)本發(fā)明實(shí)施方案2的修正例子的引線框結(jié)構(gòu)；圖50是局部平面圖，示出了圖49所示引線框的焊線鍵合條件的一個(gè)例子；圖51是局部平面圖，示出了根據(jù)本發(fā)明實(shí)施方案2的修正實(shí)施例的引線框的結(jié)構(gòu)；圖52是一個(gè)說(shuō)明焊線連接對(duì)應(yīng)的表格，示出了當(dāng)采用圖51所示的引線框時(shí)的連接條件的一個(gè)例子；圖53是剖面圖，示出了根據(jù)本發(fā)明另一實(shí)施方案的半導(dǎo)體器件(QDN)的結(jié)構(gòu)的一個(gè)例子；圖54是剖面圖，示出了根據(jù)本發(fā)明實(shí)施方案2的修正實(shí)施例的QFP的結(jié)構(gòu)；圖55是放大的局部平面圖，示出了圖54所示QFP的布線狀態(tài)的一個(gè)例子；圖56是一種具有被數(shù)字電路區(qū)和模擬電路區(qū)分隔開(kāi)的匯流條的布局圖；圖57是沿圖56的半導(dǎo)體器件的A-A線的剖面圖；圖58是沿圖56的半導(dǎo)體器件的B-B線的剖面圖；圖59是圖56的數(shù)字/模擬混合電路的電路圖；圖60是當(dāng)本發(fā)明被應(yīng)用于QFN時(shí)的布局圖；圖61是當(dāng)本發(fā)明被應(yīng)用于QFN時(shí)沿圖56的A-A線的剖面圖；圖62是另一種具有被數(shù)字電路區(qū)和模擬電路區(qū)分隔開(kāi)的匯流條的布局圖；圖63是一種布局圖，其中，模擬電路被分隔成一個(gè)電源系統(tǒng)，而數(shù)字電路被分隔成二個(gè)電源系統(tǒng)；圖64是一種布局圖，其中，數(shù)字電路的電源被連接到匯流條，且數(shù)字電路被連接到內(nèi)引線；圖65是一種布局圖，其中，數(shù)字電路被分隔成二個(gè)電源電路區(qū)；圖66是圖65的電路圖；圖67中，圖56的焊點(diǎn)被排列在鋸齒圖形中，并被焊線鍵合到鋸齒圖形中的內(nèi)引線和匯流條；圖68是圖67的一個(gè)修正實(shí)施例；圖69是沿圖68的A-A線的剖面圖；圖70是平面圖，其中，IO焊點(diǎn)和電源焊點(diǎn)被交替地排列；圖71是局部平面圖，示出了當(dāng)內(nèi)部降壓電路被用于電路時(shí)的焊線鍵合，其中的內(nèi)部降壓電路可以由焊線鍵合選擇性地形成；圖72是局部平面圖，示出了當(dāng)內(nèi)部降壓電路不被用于電路時(shí)的焊線鍵合，其中的內(nèi)部降壓電路可以由焊線鍵合選擇性地形成；圖73是電路圖，其中的降壓電路可以選擇性地形成；圖74是當(dāng)芯片周圍的焊點(diǎn)和內(nèi)部電路被引出布線連接時(shí)，當(dāng)焊點(diǎn)被安置在芯片中心附近時(shí)，以及當(dāng)靠近芯片中心的焊點(diǎn)、芯片端部的焊點(diǎn)、和匯流條在二個(gè)階段中被焊線鍵合時(shí)的一種布局圖；圖75是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案9的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)；圖76是平面圖，示出了用于圖75所示半導(dǎo)體器件的引線框的結(jié)構(gòu)的一個(gè)例子；圖77是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案10的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)；圖78是平面圖，示出了用于圖77所示半導(dǎo)體器件的引線框的結(jié)構(gòu)的一個(gè)例子；圖79是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案11的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)；圖80是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案12的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)以及電源降壓圖；圖81是平面圖，示出了用于圖80所示半導(dǎo)體器件的引線框的結(jié)構(gòu)的一個(gè)例子；圖82是放大的局部平面圖，示出了圖80所示半導(dǎo)體器件中的芯片內(nèi)部電路與匯流條的連接狀態(tài)的一個(gè)例子；圖83是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案13的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)以及電源降壓圖；圖84是平面圖，示出了用于圖83所示半導(dǎo)體器件的引線框的結(jié)構(gòu)的一個(gè)例子；圖85是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案14的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)以及電源降壓圖；圖86是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案15的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)以及電源降壓圖；圖87是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案16的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)；圖88是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案17的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)；圖89是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案18的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)以及電源降壓圖；圖90是放大的局部平面圖，示出了圖89所示半導(dǎo)體器件中的芯片內(nèi)部電路與匯流條的連接狀態(tài)的一個(gè)例子；圖91是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案19的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)以及電源降壓圖；而圖92是平面圖，示出了根據(jù)本發(fā)明實(shí)施方案20的半導(dǎo)體器件中的引線圖形和部分布線狀態(tài)。
具體實(shí)施例方式
以下參照附圖來(lái)詳細(xì)描述根據(jù)本發(fā)明的各個(gè)實(shí)施方案。
在下列各個(gè)實(shí)施方案中，若為了方便起見(jiàn)，除非另有規(guī)定，將分成多個(gè)部分或?qū)嵤┓桨竵?lái)進(jìn)行描述，它們不是彼此無(wú)關(guān)的，而是一個(gè)是另一個(gè)的部分或全部修正實(shí)施例、細(xì)節(jié)、補(bǔ)充解釋等。
此外，在下列各個(gè)實(shí)施方案中，當(dāng)提到元件的數(shù)目等(包括數(shù)量、數(shù)值、量、范圍等)時(shí)，除非被確切地規(guī)定或原則上顯然被限制為具體的數(shù)目，都不應(yīng)該被局限于具體的數(shù)目，而是可以大于和小于具體的數(shù)目。
而且，在下列各個(gè)實(shí)施方案中，原則上除了被確切地規(guī)定以及是明顯地強(qiáng)制性的情況之外，都不總是強(qiáng)制性的。
同樣，在下列各個(gè)實(shí)施方案中，當(dāng)提到組成元件等的形狀和位置關(guān)系等時(shí)，除非另有規(guī)定或除了它們?cè)瓌t上明顯地?zé)o關(guān)的情況之外，應(yīng)該包括實(shí)際上相似形狀等的組成元件。這同樣適用于上述的數(shù)值和范圍。
此外，在所有用來(lái)解釋實(shí)施方案的附圖中，所有相似的參考號(hào)表示相似的或?qū)?yīng)的零件，且重復(fù)的解釋將被省略。
(實(shí)施方案1)根據(jù)實(shí)施方案1的半導(dǎo)體器件是樹(shù)脂包封型的，并利用引線框1來(lái)裝配，且在本實(shí)施方案1中，具有比較大數(shù)量管腳的QFP(四方扁平封裝)6被取為這種半導(dǎo)體器件的一個(gè)例子而加以解釋。
首先，對(duì)圖1所示QFP 6的結(jié)構(gòu)進(jìn)行解釋。QFP 6包含延伸到半導(dǎo)體芯片2附近的多個(gè)內(nèi)引線1b和半導(dǎo)體芯片2；鍵合到有關(guān)內(nèi)引線1b的前端區(qū)的帶狀部件5；用來(lái)電連接作為形成在半導(dǎo)體芯片2的主面2b上的表面電極的焊點(diǎn)2a與對(duì)應(yīng)于此的內(nèi)引線1b的鍵合焊線4；借助于用樹(shù)脂包封半導(dǎo)體芯片2和多個(gè)焊線4以及帶狀部件5而形成的包封區(qū)(也稱為樹(shù)脂包封的材料)3；以及連接到內(nèi)引線1b且作為沿4個(gè)方向從包封區(qū)3突出到外部的多個(gè)外引線1c，且此外引線1c被彎曲成鷗翅形。
而且，在QFP 6中，帶狀部件5被鍵合到作為各個(gè)內(nèi)引線1b的主面的焊線連接的表面1f，且?guī)畈考?被排列在內(nèi)引線1b的上側(cè)上。此帶狀部件5具有對(duì)應(yīng)于內(nèi)引線1b行的形狀，因而在QFP 6中，帶狀部件5被形成為四邊形。
此外，帶狀部件5是絕緣的，并經(jīng)由形成在此帶狀部件5上的粘合層5a被鍵合到各個(gè)內(nèi)引線1b的前端區(qū)。粘合層5a例如由丙烯酸粘合劑等組成。
此外，帶狀部件5具有芯片安裝功能，且半導(dǎo)體芯片2經(jīng)由銀膠8被固定到由各個(gè)內(nèi)引線1b的前端區(qū)所環(huán)繞的區(qū)域的芯片承載表面5b。
因此，半導(dǎo)體芯片2經(jīng)由作為與鍵合表面5c相反的芯片承載表面5b上的銀膠8，被安裝到帶狀部件5中的內(nèi)引線1b。
順著多個(gè)內(nèi)引線1b到對(duì)應(yīng)于半導(dǎo)體芯片2的角部的4個(gè)角部的各個(gè)路徑，如圖14所示，提供了延伸到帶狀部件5中心附近的角部引線1g。亦即，在對(duì)應(yīng)于半導(dǎo)體芯片2的角部的位置處，角部引線1g被排列成鄰近由第一耦合區(qū)1耦合以便與半導(dǎo)體芯片2的各個(gè)邊匹配的多個(gè)內(nèi)引線1b組。
因此，帶狀部件5由這4個(gè)角部引線1g支持，且半導(dǎo)體芯片2經(jīng)由帶狀部件5和銀膠8被安裝在4個(gè)角部引線1g上。
此外，如圖1和圖14所示，第一通孔5e和第二通孔5f被形成到帶狀部件5。第一通孔5e被制作成沿鄰近各個(gè)內(nèi)引線1b前端區(qū)的內(nèi)引線1b行的方向。因此，4個(gè)第一通孔5e被制作成對(duì)應(yīng)于四邊形帶狀部件5的各個(gè)邊。
另一方面，如圖1所示，第二通孔5f被制作成幾乎環(huán)繞QFP 6的中心，并被排列到半導(dǎo)體芯片2的背面2c。
而且，在各個(gè)內(nèi)引線1b的焊線連接表面1f內(nèi)，從內(nèi)側(cè)上的前端區(qū)到外側(cè)的區(qū)域被用來(lái)連接金絲和其它焊線4的銀鍍層7覆蓋。因此，銀鍍層7必須從帶狀部件5鍍到外側(cè)區(qū)域，并被鍍到可能進(jìn)行焊線鍵合的范圍。
這樣，在根據(jù)本實(shí)施方案1的QFP 6中，焊線4被連接到用各個(gè)內(nèi)引線1b的焊線連接表面1f中帶狀部件5外側(cè)的銀鍍層7覆蓋的區(qū)域。
同時(shí)，在QFP 6中，各種尺寸的半導(dǎo)體芯片2能夠被安裝在帶狀部件5上，且各種尺寸的半導(dǎo)體芯片2能夠被安裝在如圖15所示的范圍內(nèi)。
因此，圖1是其中最小可安裝尺寸的半導(dǎo)體芯片2被安裝的情況，而圖2是其中最大可安裝尺寸的半導(dǎo)體芯片2被安裝的情況。
以這種方式，在根據(jù)本實(shí)施方案1的QFP 6中，各種尺寸的半導(dǎo)體芯片2能夠被安裝，從而改善了圖14所示引線框1的通用性。
圖3-6示出了本實(shí)施方案1的修正實(shí)施例的QFP 6的結(jié)構(gòu)。
圖3和圖4示出了在圖1的帶狀部件5的位置安裝有散熱器5d的結(jié)構(gòu)的QFP 6，且借助于安裝散熱器5d，改善了散熱能力。
同時(shí)，在圖3所示的QFP 6中，粘合層5a被安置在散熱器5d的正面和背面上，且內(nèi)引線1b和散熱器5d經(jīng)由此粘合層5a被固定，半導(dǎo)體芯片2從而經(jīng)由銀膠8被固定。
與此相反，圖4所示的QFP 6的經(jīng)由粘合層固定的半導(dǎo)體芯片2被安裝到散熱器5d，而不采用諸如銀膠8之類的管芯鍵合材料。亦即，經(jīng)由被安裝在散熱器5d一個(gè)表面上的粘合層5a，內(nèi)引線1b和散熱器5d被鍵合，而且，半導(dǎo)體芯片2經(jīng)由提供在另一表面上的粘合層5a被固定。
此外，圖5是其表面除了各個(gè)內(nèi)引線1b和各個(gè)外引線1c的切割表面之外被鈀鍍層9覆蓋的QFP 6。
此外，圖6示出了一種結(jié)構(gòu)，其中，半導(dǎo)體2從圖2所示QFP 6中的帶狀部件5突出地被安裝。亦即，由于帶狀部件5被排列在內(nèi)引線1b的上側(cè)上，故即使半導(dǎo)體芯片2大于帶狀部件5，仍然被安裝在帶狀部件5上的半導(dǎo)體芯片2，也能夠被安裝，且示出了一種結(jié)構(gòu)，其中半導(dǎo)體芯片2具有大于帶狀部件5的主面。
接下來(lái)討論的是根據(jù)本實(shí)施方案1的QFP 6的制造方法以及用于QFP 6的引線框的制造方法。
首先制備圖7所示的框架材料1a。
此框架材料1a是一種薄片狀金屬部件，且彼此整體耦合多個(gè)對(duì)應(yīng)于待要安裝的半導(dǎo)體芯片2的焊點(diǎn)2a行排列的內(nèi)引線1b；多個(gè)整體制作到內(nèi)引線1b的多個(gè)外引線1c；用來(lái)彼此整體耦合多個(gè)內(nèi)引線1b的前端區(qū)的第一耦合區(qū)1d；以及用來(lái)彼此整體耦合除了被第一耦合區(qū)1d耦合的內(nèi)引線1b之外但包括至少排列在QFP 6角部處的內(nèi)引線1b(角部引線1g)的其它多個(gè)內(nèi)引線1b的第二耦合區(qū)1e，且第二耦合區(qū)1e被排列在第一耦合區(qū)1d的內(nèi)側(cè)處。
亦即，除了多個(gè)內(nèi)引線1b和外引線1c之外，框架材料1a還包含耦合對(duì)應(yīng)于半導(dǎo)體芯片2一側(cè)的多個(gè)內(nèi)引線1b的前端區(qū)的第一耦合區(qū)1d和耦合作為排列在第一耦合區(qū)1d內(nèi)封裝中心附近角部處的4個(gè)內(nèi)引線1b的角部引線1g的第二耦合區(qū)1e。
同時(shí)，框架材料1a由例如銅等組成，并在各個(gè)內(nèi)引線1b的焊線連接表面1f中，用銀鍍層7涂敷從有關(guān)前端區(qū)到以焊線4進(jìn)行連接的部分的區(qū)域。此時(shí)，第一耦合區(qū)1d被銀鍍層7涂敷。
此外，如圖8所示，在與框架材料1a的焊線連接表面1f相反的表面(以下稱此表面為背面1k)上，不提供圖7所示的銀鍍層7。
然后，如圖9所示，多個(gè)內(nèi)引線1b的前端區(qū)、第一耦合區(qū)1d和第二耦合區(qū)1e、以及帶狀部件5，被固定到多個(gè)內(nèi)引線1b的焊線連接表面1f。
亦即，帶狀部件5被固定到內(nèi)引線1b的焊線連接表面的前端區(qū)以及第一耦合區(qū)1d和第二耦合區(qū)1e。
此時(shí)，例如帶狀部件5經(jīng)由預(yù)先安置到帶狀部件5的粘合層5a被固定到框架材料1a。圖10示出了從背面1k側(cè)看框架材料1a時(shí)的結(jié)構(gòu)。
然后，沿多個(gè)內(nèi)引線1b的前端區(qū)切割第一耦合區(qū)1d，并同時(shí)切割第二耦合區(qū)1e。
在帶狀部件5被固定到框架材料1a之后對(duì)各個(gè)內(nèi)引線1b的端部進(jìn)行的切割，能夠防止出現(xiàn)引線端部被彎曲從而引起引線間距在引線框制造過(guò)程中不對(duì)準(zhǔn)而影響焊線鍵合致使降低引線框制造工藝的成品率的問(wèn)題。
同時(shí)，涉及到第一耦合區(qū)1d的切割以及涉及到第二耦合區(qū)1e的切割被分別進(jìn)行。在此工藝中，如圖11所示，首先，圖10所示的第一耦合區(qū)1d被切割，此第一耦合區(qū)1d從框架材料1a被清除，且4個(gè)第一通孔5e被形成，致使如圖12所示使之在有關(guān)內(nèi)引線1b的前端區(qū)中彼此獨(dú)立。
然后，如圖13所示，圖12所示的第二耦合區(qū)1e被切割，此第二耦合區(qū)1e從框架材料1a被清除，且形成第二通孔5f，從而如圖14所示使有關(guān)的角部引線1g彼此獨(dú)立。
然后，關(guān)于第一耦合區(qū)1d和第二耦合區(qū)1e的切割，可以首先切割清除第二耦合區(qū)1e，然后可以切割第一耦合區(qū)1d，或可以同時(shí)切割第一耦合區(qū)1d和第二耦合區(qū)1e。同時(shí)切割各個(gè)耦合區(qū)能夠得到效率高的切割。
由于在根據(jù)本實(shí)施方案1的引線框1中，排列在4個(gè)角部處的角部引線1g延伸到帶狀部件5的中心附近，故能夠提高帶狀懸掛區(qū)5g的強(qiáng)度，同時(shí)還能夠提高整個(gè)帶狀部件5的剛性。利用這種做法，能夠防止帶狀部件5在切割第二耦合區(qū)1e時(shí)出現(xiàn)擺動(dòng)，從而能夠改善引線框1的制造成品率。
利用這種做法，即使帶狀部件5的材料是柔軟的，也有可能制造引線框1而不降低成品率。
然后進(jìn)行管芯鍵合，以便將半導(dǎo)體芯片2安裝到與帶狀部件5的內(nèi)引線1b的鍵合表面5c相反的表面上。
此時(shí)，如圖1或圖2所示，例如銀膠8被涂敷到帶狀部件5，并用此銀膠8來(lái)固定半導(dǎo)體芯片2。
然后進(jìn)行焊線鍵合，以便用焊線4將半導(dǎo)體芯片2的焊點(diǎn)2a連接到相應(yīng)的內(nèi)引線1b。
此時(shí)，在焊線連接中，亦即焊線4到內(nèi)引線1b的第二鍵合中，如圖1所示，內(nèi)引線1b的焊線連接表面1f的帶狀部件5外側(cè)部分上形成了銀鍍層7的部分被連接到焊線4。此時(shí)，由于在根據(jù)本實(shí)施方案1的半導(dǎo)體器件制造方法中帶狀部件5被固定到各個(gè)內(nèi)引線1b的焊線連接表面1f側(cè)且?guī)畈考?被排列在各個(gè)內(nèi)引線1b的上側(cè)上，故當(dāng)進(jìn)行焊線鍵合時(shí)，各個(gè)內(nèi)引線1b能夠直接被排列在鍵合平臺(tái)上。
利用這種做法，超聲波和熱能夠在焊線鍵合時(shí)被充分地施加到各個(gè)內(nèi)引線1b。
結(jié)果，能夠可靠地進(jìn)行第二鍵合，并能夠減少有缺陷的第二鍵合。
利用這種做法，能夠改善QFP 6的制造成品率。
由于各個(gè)內(nèi)引線1b能夠被直接排列在鍵合平臺(tái)上并能夠可靠地進(jìn)行第二鍵合，故可以形成由比較柔軟的丙烯酸、聚酰亞胺、環(huán)氧樹(shù)脂、橡膠、以及其它粘合劑組成的粘合層5a，且即使在這種情況下，也能夠可靠地進(jìn)行第二鍵合。由于丙烯酸粘合劑價(jià)廉，故能夠降低引線框1的成本。
在完成焊線鍵合之后，利用用來(lái)包封以形成包封區(qū)3的樹(shù)脂來(lái)包封半導(dǎo)體芯片2和多個(gè)焊線4。
然后分別切割多個(gè)外引線1c，以便從引線框1分離，同時(shí)，外引線1c被彎曲成形，從而完成QFP 6的裝配件。
同時(shí)，圖15示出了圖13所示引線框1中的最小芯片安裝區(qū)17和最大芯片安裝區(qū)18，而且，圖16示出了一種其中最小的半導(dǎo)體芯片2被安裝并焊線鍵合的結(jié)構(gòu)，而圖17示出了一種其中最大的半導(dǎo)體芯片2被安裝并焊線鍵合的結(jié)構(gòu)。
以這種方式用于本實(shí)施方案1的引線框1能夠安裝各種尺寸的半導(dǎo)體芯片2，因而能夠提高引線框1的通用性。
此外，如圖6的QFP 6所示，由于帶狀部件5被排列到內(nèi)引線1b的上側(cè)，故借助于使半導(dǎo)體芯片2能夠從帶狀部件5突出，有可能安裝比帶狀部件5更大的半導(dǎo)體芯片2，而且能夠提高引線框1的通用性。
現(xiàn)在來(lái)描述圖18-圖25所示的本實(shí)施方案1的修正實(shí)施例的引線框的制造方法。
圖18和圖19示出了修正實(shí)施例的框架材料1a，由第二耦合區(qū)1e耦合的內(nèi)引線1b的數(shù)目被增加到8。除了排列在角部處的4個(gè)內(nèi)引線1b(角部引線1g)之外，還分別在從角部引線1g 45°θ旋轉(zhuǎn)的位置處耦合了4個(gè)內(nèi)引線1b，從而總共8個(gè)內(nèi)引線1b被第二耦合區(qū)1e耦合。
此外，第一耦合區(qū)1d是一種被排列在二個(gè)角部之間的中心附近的內(nèi)引線1b分成二側(cè)且形成總共8個(gè)第一耦合區(qū)1d的結(jié)構(gòu)。
同時(shí)，如圖7的情況那樣，銀鍍層7被提高在內(nèi)引線1b的焊線連接表面1f上。
圖20和圖21示出了帶狀部件5被固定的狀態(tài)。
而且，圖22示出了第一耦合區(qū)1d被切割且形成8個(gè)第一通孔5e的狀態(tài)，而圖23是背面圖。
此外，圖24示出了第二耦合區(qū)1e被切割且形成一個(gè)第二通孔5f的狀態(tài)，而圖25是背面圖。
在圖24所示的引線框1中，圖21所示第一耦合區(qū)1d和第二耦合區(qū)1e也可以同時(shí)被切割，或首先切割一個(gè)，隨后切割另一個(gè)。
此外，圖26-圖28示出了芯片安裝范圍和焊線鍵合狀態(tài)。圖26示出了圖24所示引線框1中的最小芯片安裝區(qū)17和最大芯片安裝區(qū)18，而且，圖27示出了其中安裝和焊線鍵合最小半導(dǎo)體芯片2的結(jié)構(gòu)，而圖28示出了其中安裝和焊線鍵合最大半導(dǎo)體芯片2的結(jié)構(gòu)。
以這種方式，即使圖24所示的修正實(shí)施例的引線框1，也能夠安裝各種尺寸的半導(dǎo)體芯片2，從而能夠提高引線框1的通用性。
而且，由于包括4個(gè)角部引線1g的總共8個(gè)內(nèi)引線1b延伸到帶狀部件5的中心附近，故能夠提高帶狀部件5的剛性。
下面描述圖29-圖31所示的修正實(shí)施例的引線框1。
圖29是形成圖31所示修正實(shí)施例的引線框1的框架材料1a，它包含多個(gè)內(nèi)引線1b；整體形成到內(nèi)引線1b的外引線1c；用來(lái)彼此整體耦合多個(gè)內(nèi)引線1b的前端區(qū)的第一耦合區(qū)1d；以及排列在鄰近由第一耦合區(qū)1d的多個(gè)內(nèi)引線1b組的封裝角部處來(lái)將內(nèi)引線1b(角部引線1g)連接到第一耦合區(qū)1d且排列在第一耦合區(qū)1d內(nèi)部的多個(gè)第二耦合區(qū)1e。
亦即，提供在4個(gè)角部處的角部引線1g不被彼此耦合，而是經(jīng)由第二耦合區(qū)1e被耦合到彼此鄰近的第一耦合區(qū)1d，在此情況下，第二耦合區(qū)1e被排列成沿U字形從第一耦合區(qū)1d向內(nèi)延伸到中心。
利用圖29所示的框架材料1a，多個(gè)內(nèi)引線1b的焊線連接表面?zhèn)壬系那岸藚^(qū)、第一耦合區(qū)1d和第二耦合區(qū)1e、以及帶狀部件5，如圖30所示被固定。
在固定之后，第一耦合區(qū)1d沿多個(gè)內(nèi)引線1b的前端區(qū)被切割，以便從框架材料1a清除第一耦合區(qū)1d，用這種做法，形成了圖31所示的4個(gè)第一通孔5e，從而制造了引線框1。
亦即，借助于切割框架材料1a中的4個(gè)第一耦合區(qū)1d，如圖30所示，包括角部引線1g的各個(gè)多個(gè)內(nèi)引線1b在其端部側(cè)處被分離。
然后，與采用圖13所示引線框1的裝配件相同，用圖31所示修正實(shí)施例的引線框1，半導(dǎo)體芯片2被安裝在帶狀部件5的芯片承載表面?zhèn)?與排列有各個(gè)內(nèi)引線1b的表面相反的側(cè))上，并進(jìn)行焊線鍵合、樹(shù)脂包封、以及切割和形成外引線1c，從而裝配與本實(shí)施方案1相同的QFP 6(見(jiàn)圖1)的半導(dǎo)體器件。
在圖31所示修正實(shí)施例的引線框1的制造中，僅僅進(jìn)行第一耦合區(qū)1d的切割而不進(jìn)行第二耦合區(qū)1e的切割，致使能夠簡(jiǎn)化切割耦合區(qū)的工藝，并能夠簡(jiǎn)化引線框1的制造工藝。
此外，圖31所示修正實(shí)施例的引線框1能夠提高帶狀懸掛區(qū)5g的強(qiáng)度，但由于第二耦合區(qū)1e到內(nèi)部中心附近的延伸量比較小，故當(dāng)采用包含玻璃環(huán)氧樹(shù)脂等的高強(qiáng)度帶狀部件5時(shí)是有效的。
現(xiàn)在來(lái)描述圖32-圖34所示的本實(shí)施方案1的引線框的制造方法的修正實(shí)施例。
圖32示出了當(dāng)在引線框1的制造中沖去第一耦合區(qū)1d或第二耦合區(qū)1e時(shí)的沖壓方向，從而制備具有由第一耦合區(qū)1d彼此整體形成的多個(gè)內(nèi)引線1b的前端區(qū)的框架材料1a，并在將帶狀部件5固定到此之后，框架材料1a被排列在管芯13上，然后用沖孔的沖孔機(jī)，沿多個(gè)內(nèi)引線b的前端區(qū)從芯片安裝側(cè)沖去第一耦合區(qū)1d，并切割和從框架材料1a清除第一耦合區(qū)1d。
利用這種做法，如圖33所示，切割的毛刺14能夠突出到與框架材料1a或帶狀部件5的芯片安裝側(cè)相反的表面，致使能夠在管芯鍵合時(shí)防止出現(xiàn)切割毛刺14進(jìn)入到帶狀部件5與半導(dǎo)體芯片2之間的不利效果。
而且，如圖33所示，在沖孔之后，最好用壓塊15等精壓內(nèi)引線1b與帶狀部件5之間的鍵合區(qū)，用這種做法，能夠粉碎切割形成的切割毛刺14，以便整平切割區(qū)。
而且，圖34使用了帶有預(yù)先形成的熱塑粘合層5a的帶狀部件5并將此帶狀部件5固定到框架材料1a，并經(jīng)由熱塑粘合層5a執(zhí)行內(nèi)引線1b與帶狀部件5之間的鍵合以及半導(dǎo)體芯片2與帶狀部件5之間的鍵合。在圖4的修正實(shí)施例中，示出了利用這種引線框1裝配的QFP 6。
利用預(yù)先形成在帶狀部件5上的熱塑粘合層5a，不需要管芯鍵合材料，從而能夠降低成本，并能夠簡(jiǎn)化管芯鍵合工藝。
在這種情況下，帶狀部件5的基底材料包含例如高度抗熱的聚酰亞胺樹(shù)脂等。
此外，當(dāng)利用如圖34所示具有預(yù)先形成在帶狀部件5上的熱塑粘合層5a的引線框1來(lái)進(jìn)行管芯鍵合時(shí)，最好用專用夾具來(lái)固定多個(gè)內(nèi)引線1b的各個(gè)前端區(qū)以進(jìn)行管芯鍵合。
這用于防止出現(xiàn)不共形，在這種不共形中，熱塑粘合劑在管芯鍵合時(shí)被熱軟化，各個(gè)內(nèi)引線1b因而移動(dòng)，使引線位置改變。
此外，在管芯鍵合時(shí)，最好用例如激光器等僅僅局部地加熱帶狀部件5中的芯片安裝區(qū)以執(zhí)行管芯鍵合。
用這種做法，各個(gè)內(nèi)引線1b的前端區(qū)附近不必被加熱，從而能夠防止出現(xiàn)不共形，在這種不共形中，各個(gè)內(nèi)引線1b移動(dòng)，使引線位置改變。
此外，可以利用具有預(yù)先提供在整個(gè)表面上的鈀鍍層9的框架材料1a(見(jiàn)圖5)來(lái)制造引線框1，并可以用這種引線框1來(lái)裝配QFP 6。
借助于用具有提供在整個(gè)表面上的鈀鍍層9的引線框1來(lái)裝配QFP 6，與銅相比，鈀提供了對(duì)用來(lái)固定內(nèi)引線的粘合劑材料更高的粘合性，在用圖32所示沖孔機(jī)12進(jìn)行沖孔時(shí)就不容易出現(xiàn)內(nèi)引線1b在沖孔時(shí)從帶狀部件5的剝離。
而且，由于整個(gè)表面被鈀鍍層9涂敷，故不需要銀鍍層7或外部鍍層，且與銅相比，鈀提供了更高的熔點(diǎn)，因而能夠改善抗熱性。利用這種做法，能夠得到無(wú)鉛安裝。
同時(shí)，用具有預(yù)先提供在整個(gè)表面上的鈀鍍層9的引線框1裝配的QFP 6，是圖5所示的。但不言自明，在裝配之后的QFP 6中，外引線1c或內(nèi)引線1b的切割表面是沒(méi)有任何鈀鍍層9的。
(實(shí)施方案2)圖35、圖36、以及圖37所示的本實(shí)施方案2的半導(dǎo)體器件是與實(shí)施方案1的QFP 6相同的在帶狀部件5上安裝有半導(dǎo)體芯片2的多管腳QFP 16，但與實(shí)施方案1的QFP 6不同之處在于，半導(dǎo)體芯片2被安裝在和內(nèi)引線1b與帶狀部件5的鍵合表面5c相同的表面上。亦即，帶狀部件5被固定到內(nèi)引線1b的下側(cè)，且半導(dǎo)體芯片2被安裝在此帶狀部件5上。
而且，它具有作為公共引線的桿狀引線(匯流條引線)來(lái)加固(穩(wěn)定)電源和地。
因此，本實(shí)施方案2的QFP 16具有多個(gè)管腳，并具有有效的結(jié)構(gòu)來(lái)加固電源和地，但意圖是加固(穩(wěn)定)電源和地而不增加從包封區(qū)3暴露作為外部端子的電源和地的端子數(shù)目。
首先，如圖38所示，圖35所示的QFP 16是這樣一種結(jié)構(gòu)，它包含作為排列在內(nèi)引線1b組內(nèi)部的環(huán)狀公共引線的第一桿狀引線1h；耦合到第一桿狀引線1h且排列在4個(gè)角部處的角部引線1g；以及形成在第一桿狀引線1h與各個(gè)內(nèi)引線1b的端部之間的第一通孔5e，且對(duì)應(yīng)于最小可安裝尺寸的最小尺寸的半導(dǎo)體芯片2被安裝在帶狀部件5上。
現(xiàn)在，在圖35所示的QFP 16中，用焊線4形成半導(dǎo)體芯片2的各個(gè)焊點(diǎn)2a與其對(duì)應(yīng)的有關(guān)內(nèi)引線1b之間的連接，以及半導(dǎo)體芯片2的地/電源焊點(diǎn)2a與第一桿狀引線1h之間連接。
此外，圖36示出了一種結(jié)構(gòu)，其中對(duì)應(yīng)于最大可安裝尺寸的最大尺寸半導(dǎo)體芯片2被安裝在圖35所示的QFP 16中。
而且，在圖37所示的QFP 16中，用焊線4進(jìn)行半導(dǎo)體芯片2的各個(gè)焊點(diǎn)2a與其對(duì)應(yīng)的有關(guān)內(nèi)引線1b之間的連接，半導(dǎo)體芯片2的地或電源焊點(diǎn)2a與第一桿狀引線1h之間的連接，以及第一桿狀引線1h與內(nèi)引線1b之間的連接。
因此，半導(dǎo)體芯片2的地或電源的焊點(diǎn)2a經(jīng)由第一桿狀引線1h即公共引線，被連接到公共的地或電源端子，且第一桿狀引線1h經(jīng)由4個(gè)角部引線1g被連接到外部安裝襯底等。
下面討論的是制造本實(shí)施方案2的QFP 16的方法以及制造用于QFP 16的引線框1的方法。
首先制備圖38所示的框架材料1a。
此框架材料1a彼此整體耦合多個(gè)對(duì)應(yīng)于待要安裝的半導(dǎo)體芯片2的焊點(diǎn)2a行而排列的內(nèi)引線1b；多個(gè)整體形成到內(nèi)引線1b的外引線1c；用來(lái)彼此整體耦合多個(gè)內(nèi)引線1b的前端區(qū)的耦合區(qū)1j；以及環(huán)狀第一桿狀引線1h，此環(huán)狀第一桿狀引線1h對(duì)排列在鄰近由耦合區(qū)1j耦合的多個(gè)內(nèi)引線組的角部處的另外4個(gè)角部引線1g進(jìn)行耦合，并被排列在耦合區(qū)1j的內(nèi)側(cè)處。
亦即，除了多個(gè)內(nèi)引線1b和外引線1c之外，框架材料1a還包含耦合對(duì)應(yīng)于半導(dǎo)體芯片2一側(cè)的多個(gè)內(nèi)引線1b的前端區(qū)的耦合區(qū)1j；以及排列在耦合區(qū)1j內(nèi)側(cè)處且耦合作為排列在角部處的4個(gè)內(nèi)引線1b的角部引線1g的環(huán)狀第一桿狀引線1h。
同時(shí)，從各個(gè)前端區(qū)到在包括4個(gè)角部引線1g的各個(gè)內(nèi)引線1b的焊線連接表面1f上進(jìn)行焊線連接處的區(qū)域中，銀鍍層7被提供到框架材料1a。在此情況下，耦合區(qū)1j和第一桿狀引線1h被銀鍍層7涂敷。
此外，如圖39所示，沒(méi)有圖38所示的銀鍍層7被提供到框架材料1a的背面1k。
然后，如圖40所示，多個(gè)內(nèi)引線1b前端區(qū)的有關(guān)背面1k、耦合區(qū)1j、以及第一桿狀引線1h，被固定到帶狀部件5。圖41所示的是固定帶狀部件之后從框架材料1a的背面1k看到的框架材料1a的結(jié)構(gòu)。
然后，沿多個(gè)內(nèi)引線1b的前端區(qū)切割耦合區(qū)1j，耦合區(qū)1j被從框架材料1a清除，從而形成圖42所示的4個(gè)第一通孔5e。
利用這種做法，就制造了圖42所示的引線框1。
在根據(jù)本實(shí)施方案2的引線框1中，第一桿狀引線1h即公共引線被安置到4個(gè)第一通孔5e的各個(gè)內(nèi)部，致使由于排列在4個(gè)角部處的角部引線1g被環(huán)狀第一桿狀引線1h整體耦合而能夠提高帶狀部件5的芯片安裝區(qū)的剛性，以及能夠改善用作公共引線的桿狀引線的強(qiáng)度。
利用這種做法，能夠防止帶狀部件5的擺動(dòng)，從而能夠改善引線框1的制造成品率。
然后，在與帶狀部件5到內(nèi)引線1b的鍵合表面5c相同的表面上進(jìn)行用來(lái)安裝半導(dǎo)體芯片2的管芯鍵合。
在此情況下，如圖35所示，例如用銀膠8來(lái)固定半導(dǎo)體芯片2。
然后，用焊線4進(jìn)行焊線鍵合，以便將半導(dǎo)體芯片2的焊點(diǎn)2a連接到對(duì)應(yīng)于此的內(nèi)引線1b。
在此情況下，如圖38所示，在焊線4與內(nèi)引線1b之間的焊線連接中，亦即在第二鍵合處，在內(nèi)引線1b的焊線連接表面1f上形成有銀鍍層7的部分被連接到焊線4。
在完成焊線鍵合之后，用包封樹(shù)脂對(duì)半導(dǎo)體芯片2和多個(gè)焊線4進(jìn)行樹(shù)脂包封，從而形成包封區(qū)3。
然后，多個(gè)外引線1c被切割，以便將其分離于引線框1，同時(shí)借助于彎曲而形成外引線1c，從而完成 QFP 16的裝配件。
另外，圖44示出了圖42所示引線框1中的最小芯片安裝區(qū)17和最大芯片安裝區(qū)18，而且，圖45示出了其中以安裝最小半導(dǎo)體芯片2來(lái)進(jìn)行焊線鍵合的結(jié)構(gòu)，而圖46示出了其中以安裝最大半導(dǎo)體芯片2來(lái)進(jìn)行焊線鍵合的結(jié)構(gòu)。
以這種方式，在用于本實(shí)施方案2的引線框1中，能夠安裝各種尺寸的半導(dǎo)體芯片2，從而能夠提高引線框1的通用性。
同時(shí)，由于4個(gè)角部引線1g與圖42所示引線框1中的環(huán)狀第一桿狀引線1h被整體耦合，故此第一桿狀引線1h被用于公共電源或公共地。
根據(jù)本實(shí)施方案2的QFP 16，能夠加固電源或地而無(wú)需增加那么多從包封區(qū)3暴露作為外部端子的電源或地端子的數(shù)目。
例如，由于日本專利申請(qǐng)公開(kāi)No.9-252072所述的圖8所示眾所周知的例子的情況下，當(dāng)作為電源或地的總線50的公共引線對(duì)應(yīng)于四邊形半導(dǎo)體芯片各邊被安置時(shí)，必須安置耦合到公共引線且暴露于外部的引線，故需要8個(gè)內(nèi)引線的空間，對(duì)由內(nèi)引線前端寬度減小而引起的意欲提高管腳數(shù)目或意欲縮短焊線長(zhǎng)度起阻礙作用。
在利用本實(shí)施方案2的圖42所示引線框1裝配的QFP 16的情況下，暴露于外面的4個(gè)外部端子被安置成電源或地的公共引線，使得能夠減少作為電源或地的公共引線的4個(gè)外部端子，且同時(shí)由于其上能夠固定內(nèi)引線1b的前端的區(qū)域更大，故有可能將內(nèi)引線前端配置得更靠近半導(dǎo)體芯片2。
此外，由于第一桿狀引線1h被形成為框架形式，故能夠提高整個(gè)帶狀部件5的剛性。
而且，令暴露于外面的總外部端子的數(shù)目相同；則與所知的例子相比，在本實(shí)施方案2的QFP 16的情況下，多于4個(gè)信號(hào)端子能夠被用作信號(hào)端子，因此，本實(shí)施方案2的QFP 16對(duì)于多管腳封裝是明顯地有效的。
現(xiàn)在來(lái)描述本實(shí)施方案2的修正實(shí)施例的引線框1。
圖47所示修正實(shí)施例的引線框1具有的管腳數(shù)目比圖42所示引線框1減少了，其它的結(jié)構(gòu)與圖42的相同。
此外，圖48所示修正實(shí)施例的引線框1是其中用作公共引線的第二桿狀引線Ii被提供在第一桿狀引線1h的外面。亦即，利用具有第二桿狀引線Ii的框架材料1a來(lái)制造半導(dǎo)體器件，此第二桿狀引線的二端耦合到圖38所示的耦合區(qū)1j與第一桿狀引線1h之間的內(nèi)引線1b，且當(dāng)耦合區(qū)1j在固定帶狀部件5之后被切割和清除時(shí)，耦合區(qū)1j以這樣的方式被切割，即對(duì)于其余對(duì)準(zhǔn)在一行中的多個(gè)內(nèi)引線1b，允許與耦合到第二桿狀引線1i的二端的內(nèi)引線1b的第二桿狀引線Ii的耦合，而排列在其內(nèi)部的多個(gè)內(nèi)引線1b與耦合區(qū)1j之間的耦合被消除，且耦合區(qū)1j從框架材料1a被清除，并形成4個(gè)第一通孔5e，以便制造引線框1。
由于二種公共引線被安置在圖48所示修正實(shí)施例的引線框1中，故公共引線能夠被用作二個(gè)公共電源或二個(gè)公共地或二者之一的組合。因此，對(duì)于多管腳半導(dǎo)體器件是有效的。
圖49所示修正實(shí)施例的引線框1具有留在帶狀部件5上的耦合區(qū)1j，因此，在帶狀部件5被固定到框架材料1a之后，不切割耦合區(qū)1j，而是沿耦合區(qū)1j以此耦合區(qū)1j保留在帶狀部件5上的方式切割連接到耦合區(qū)1j的多個(gè)內(nèi)引線1b的前端區(qū)。
由于如圖50所示這使得能夠得到半導(dǎo)體芯片2的焊點(diǎn)2a(見(jiàn)圖35)與耦合區(qū)1j之間的焊線連接以及耦合區(qū)1j與內(nèi)引線1b之間在任何位置處的焊線連接，故提高了焊線4的配置和焊點(diǎn)2a的配置的自由度，這一點(diǎn)能夠被有效地用于多管腳半導(dǎo)體器件中。
接著，圖51和圖52示出了當(dāng)采用實(shí)施方案2的修正實(shí)施例的引線框1和公共引線使用條件的一個(gè)例子時(shí)，芯片上焊點(diǎn)2a與內(nèi)引線1b之間的對(duì)應(yīng)關(guān)系，且在圖51和圖52中，焊點(diǎn)數(shù)字(主側(cè))由(1)、…表示，而引線數(shù)字(次側(cè))由1、…、100表示。而且，在圖52所示的次側(cè)引線數(shù)字中，數(shù)字被加陰影的引線被用作電源或地。
如圖52所示，由于次側(cè)的大數(shù)字能夠被提供為公共引線，故對(duì)于增加管腳是有效的。
接著，圖54所示的結(jié)構(gòu)是有關(guān)內(nèi)引線1b上焊線4的連接位置和半導(dǎo)體芯片2上焊點(diǎn)2的排列被形成為本實(shí)施方案2的圖35中的鋸齒圖形時(shí)的修正實(shí)施例的圖，且圖55所示的結(jié)構(gòu)是平面圖，具有在圖54所示修正實(shí)施例被放大的部分。
近年來(lái)，本發(fā)明人研究了借助于配置位置以便將焊線4鍵合在鋸齒圖形中的內(nèi)引線和半導(dǎo)體芯片上并保持外引線4的回路高度高于內(nèi)引線4的回路高度，來(lái)確保各個(gè)焊線之間的間距和焊線4被鍵合的位置間距以及防止由焊線本身的接觸或焊線4與焊線鍵合夾具的接觸而引起的失效的技術(shù)。
在以這種方式配置位置以便將焊線4鍵合在鋸齒圖形中的情況下，出現(xiàn)一種現(xiàn)象，即形成外回路的焊線4的長(zhǎng)度變得比用來(lái)鍵合焊線4的位置被線性對(duì)準(zhǔn)的情況更長(zhǎng)。
具有長(zhǎng)的回路形式的焊線4容易在采用轉(zhuǎn)移注模方法的樹(shù)脂包封工藝中引起焊線4的變形，因而難以防止由二個(gè)焊線的接觸引起的失效。
因此，當(dāng)焊線鍵合位置被配置成鋸齒圖形時(shí)，能夠采用本修正實(shí)施例所述的結(jié)構(gòu)，其中，內(nèi)引線1b的前端經(jīng)由粘合層5a被固定在帶狀部件5上。亦即，由于在本修正實(shí)施例中內(nèi)引線1b的前端被固定到帶狀部件5，故有可能以更精細(xì)的間距來(lái)配置內(nèi)引線1b的前端，并有可能將預(yù)定數(shù)目的內(nèi)引線1b前端配置得更靠近小的半導(dǎo)體芯片2的外圍，且有可能保持焊線4的長(zhǎng)度短于內(nèi)引線1b前端被稀疏地配置的情況下的長(zhǎng)度。用這種做法，即使在具有內(nèi)外焊線回路的半導(dǎo)體器件中，也有可能有效地防止焊線4在采用轉(zhuǎn)移注模方法的樹(shù)脂包封工藝中的變形。
在本修正實(shí)施例中，描述了這樣一種情況，其中，焊線4在內(nèi)引線1b上被鍵合的部分和半導(dǎo)體芯片2上的焊點(diǎn)2a二者被排列成鋸齒圖形，但本發(fā)明不僅僅局限于這種情況，而是能夠被應(yīng)用于這樣的情況，其中即使當(dāng)焊線4在內(nèi)引線1b上被鍵合的部分或焊線4在半導(dǎo)體芯片2上被鍵合的部分被排列成鋸齒圖形時(shí)，內(nèi)引線1b的前端被固定到帶狀部件5且內(nèi)引線1b前端間距的改善具有促使減小焊線回路長(zhǎng)度的作用。
同時(shí)，在實(shí)施方案1和2中，描述了作為半導(dǎo)體器件的QFP 6和16，但若利用引線框來(lái)裝配，則對(duì)于半導(dǎo)體器件，可能得到圖53的修正實(shí)施例所示的半導(dǎo)體器件QFN(四方扁平無(wú)引線封裝)10等。
QFN 10是一種小尺寸半導(dǎo)體封裝，以部分內(nèi)引線1b埋置在包封區(qū)3中暴露于包封區(qū)3背面3a作為連接區(qū)1m，并且是一種其中此連接區(qū)1m被連接到焊料11的結(jié)構(gòu)。
根據(jù)實(shí)施方案1和2的制造方法能夠被應(yīng)用于這種小尺寸的QFN10。
接著來(lái)描述實(shí)施方案3-8。順便說(shuō)一下，在實(shí)施方案3-8中，主要解釋其中本發(fā)明被應(yīng)用于具有從封裝4個(gè)方向的側(cè)表面突出的鷗翅形引線的四方扁平封裝(QFP)的實(shí)施例。QFP具有特定的封裝形狀，且借助于縮短引線間距能夠增大管腳的數(shù)目。此外，本發(fā)明可應(yīng)用于四方扁平無(wú)引線封裝(QFN)，它具有一種幾乎相似于QFP但沒(méi)有從封裝側(cè)表面突出的引線的樹(shù)脂包封的封裝內(nèi)部的結(jié)構(gòu)。由于相似于QFP，故實(shí)施方案中就不再解釋，但應(yīng)該指出的是，本發(fā)明可應(yīng)用于具有固定到QFP的熱沉的類型的具有熱沉的四方扁平封裝(HQFP)。
(實(shí)施方案3)
根據(jù)圖56-圖58所示實(shí)施方案3的半導(dǎo)體器件是這樣一種類型的QFP 26，其中，半導(dǎo)體芯片22、引線21a(內(nèi)引線21b和外引線21c)、以及匯流條21d(桿狀引線，或可以簡(jiǎn)稱引線)被安裝在襯底25(主要采用絕緣帶狀部件或散熱器襯底)的上表面上。目前對(duì)于匯流條21d，可使用的有數(shù)字電源VddD1、VddD2、VssD以及模擬電源VddA1、VddA2、VssA。對(duì)于這種類型，僅僅利用半導(dǎo)體芯片22與引線21a之間的很小高程差，就能夠縮短將焊點(diǎn)22a連接到引線21a的焊線24(通常使用金絲)，且不容易出現(xiàn)鍵合時(shí)的接觸失效或樹(shù)脂包封時(shí)的焊線24滑動(dòng)。
襯底25具有經(jīng)由形成在襯底頂部表面上的粘合層25a鍵合的半導(dǎo)體芯片22、引線21a、以及匯流條21d。粘合層25a由例如丙烯酸粘合劑等組成。多個(gè)引線21a和匯流條21d原來(lái)以整體狀態(tài)被固定到襯底25作為引線框，然后，借助于與襯底25一起沖去各個(gè)耦合部分，切割區(qū)21f切割多個(gè)引線21a和匯流條21d。
圖56中與切割區(qū)21f成一整體的匯流條切割區(qū)21g，在數(shù)字電路區(qū)22c與模擬電路區(qū)22e之間的邊界附近處切割匯流條21d，并使之電絕緣。由于切割區(qū)21f和匯流條切割區(qū)21g成一整體，故能夠被同時(shí)沖出。由于匯流條切割區(qū)21h切割與外匯流條21d(VssD)成一整體的內(nèi)匯流條21d(VddD1、VddD2)，故耦合部分與襯底25一起被沖去。在內(nèi)外匯流條21d的耦合區(qū)位于被匯流條切割區(qū)21g沖出的部分的情況下，可以不制備匯流條切割區(qū)21h。
多個(gè)引線21a包括模擬電路輸入2k、模擬電路輸出21、數(shù)字電路輸入2i、以及數(shù)字電路輸出2j。引線21a被連接到電源(VddD1、VddD2、VssD、VddA1、VddA2、VssA)。
半導(dǎo)體芯片22包含工作于數(shù)字電源(VddD1、VssD)的數(shù)字I/O電路區(qū)22b；工作于數(shù)字電源(VddD2、VssD)的數(shù)字電路區(qū)22c和存儲(chǔ)器22h(典型為靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM)，非易失ROM(只讀存儲(chǔ)器)等；工作于模擬電源(VddA1、VssA)的模擬I/O電路區(qū)22d；工作于模擬電源(VddA2、VssA)的模擬電路區(qū)22e；以及焊點(diǎn)22a。這些電路不受特別的限制，但典型地包含利用集成電路技術(shù)制作在硅芯片上的N型MOS(金屬氧化物半導(dǎo)體)晶體管和P型MOS晶體管。但不局限于此，而是可以用雙極晶體管工藝或Bi-CMOS工藝來(lái)制作。
數(shù)字I/O電路區(qū)22b被未示出的布線連接到供應(yīng)VddD1和VssD的焊點(diǎn)22a。同樣，數(shù)字電路區(qū)22c被連接到供應(yīng)VddD2和VddD的焊點(diǎn)22a，且模擬I/O電路區(qū)22d被連接到供應(yīng)VddA1和VssA的焊點(diǎn)22a，模擬電路區(qū)22e被連接到供應(yīng)VddA2和VssA的焊點(diǎn)22a。
位于最外位置的匯流條21d(VssD、VssA)具有形狀相似于引線21a的引線區(qū)21e(圖56中的4個(gè)角部)，且電源通過(guò)此引線區(qū)21e供應(yīng)。匯流條21d(VddD1、VddD2、VddA1、VddA2)內(nèi)部被焊線鍵合連接到電源的引線21a。如圖56中4個(gè)角部附近的焊線4所示，在此情況下，一根引線21a和匯流條21d被二個(gè)焊線24連接，以便降低阻抗。
以這種方式，當(dāng)電源的引線21a和匯流條21d通過(guò)90度或180度旋轉(zhuǎn)對(duì)稱時(shí)，即使封裝在被安裝時(shí)被旋轉(zhuǎn)安裝，也不用擔(dān)心相反地施加電源和地，因而能夠防止毀壞器件。同時(shí)，在圖56中，電源的引線21a和匯流條21d的連接位置被配置在各側(cè)的端部處，但不局限于端部。
如圖57所示，頂部表面涂敷有銀鍍層27的引線21a、匯流條21d、以及半導(dǎo)體芯片22，被粘合層25a固定到襯底25的頂部表面。但銀膠28可以被涂敷到半導(dǎo)體芯片22的底部表面。各個(gè)匯流條21d和內(nèi)引線21b被分別配置并絕緣。在固定內(nèi)引線21b和襯底25之后，用切割區(qū)21f一起沖去內(nèi)引線21b和襯底25。用金絲和其它焊線24借助于焊線鍵合方法連接焊點(diǎn)22a和內(nèi)引線21b以及匯流條21d。而且，用樹(shù)脂23包封除了外引線21c之外的所有部分。
如圖58所示，模擬電源和數(shù)字電源被匯流條切割區(qū)21g分隔開(kāi)并絕緣。
圖59是圖56的數(shù)字/模擬混合電路的電路圖。數(shù)字電路被分隔成二個(gè)電源，且模擬電路被分隔成二個(gè)電源。數(shù)字第一電路區(qū)DC1和數(shù)字第二電路區(qū)DC2是圖56的數(shù)字電路區(qū)22c內(nèi)的電路區(qū)。
作為數(shù)字I/O電路區(qū)22b的IODC，響應(yīng)于來(lái)自外部的數(shù)字信號(hào)而轉(zhuǎn)換電平，并送到內(nèi)部電路DC2。IODC的信號(hào)幅度通常在VssD與VddD1之間，而DC2的信號(hào)幅度小于此且位于VssD與VddD2之間。來(lái)自內(nèi)部電路DC2的信號(hào)具有在IODC處轉(zhuǎn)換的電平且輸出到外部。DC1在作為模擬電路區(qū)22e的AC和DC2之間來(lái)回傳送數(shù)字信號(hào)。DC2在DC1與IODC(數(shù)字I/O電路區(qū)22b)之間來(lái)回傳送數(shù)字信號(hào)。DC1和DC2是圖56的數(shù)字電路區(qū)22c內(nèi)的電路區(qū)。
模擬電路區(qū)22e通常包含將來(lái)自外部的模擬信號(hào)InA轉(zhuǎn)換成數(shù)字信號(hào)并送到DC1的A/D轉(zhuǎn)換器以及將來(lái)自DC1的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)并輸出到外部的D/A轉(zhuǎn)換器。A/D轉(zhuǎn)換器包含來(lái)自外部的模擬信號(hào)InA被輸入其中的A/D轉(zhuǎn)換器模擬區(qū)ADA以及接受來(lái)自ADA的信號(hào)并將此信號(hào)送到DC1的A/D轉(zhuǎn)換器數(shù)字區(qū)ADD。D/A轉(zhuǎn)換器包含來(lái)自DC1的信號(hào)被輸入其中的D/A轉(zhuǎn)換器數(shù)字區(qū)DAD以及接受來(lái)自DAD的信號(hào)并將模擬信號(hào)OutA輸出到外部的D/A轉(zhuǎn)換器模擬區(qū)DAA。
數(shù)字電路區(qū)22c的內(nèi)部電源VddD2和模擬電路區(qū)22e的內(nèi)部電源VddA2被分隔開(kāi)，但通常被饋以相同的電位。數(shù)字電路區(qū)22c的外部電源VddD1和模擬電路區(qū)22e的外部電源VddA1應(yīng)該僅僅滿足VddD1＞VddD2和VddA1＞VddA2，且例如供應(yīng)VddD1＝VddA1＝3.3V和VddD2＝VddA2＝1.5V。
數(shù)字電路區(qū)22c的GND側(cè)電源VssD和模擬電路區(qū)22e的GND側(cè)電源VssA被分隔開(kāi)，但饋以相同的電位。在此情況下，一個(gè)例子中數(shù)字VssD和模擬VssA的GND側(cè)被分隔開(kāi)，但也有被共用的情況。
下面示出了用樹(shù)脂23包封的封裝中VddA1和VddD1以及VssA和VssD被分隔開(kāi)的例子。通常，VddA1和VddD1被連接到外部電源V1(高電位側(cè))，而VssA和VssD被連接到電源V2(低電位側(cè))。
圖60是當(dāng)作為具有不從芯片側(cè)表面突出的外引線21c類型的QFN 30被應(yīng)用于本發(fā)明時(shí)的布局圖。圖61是沿圖60的線A-A的剖面圖。這與QFP 26的剖面結(jié)構(gòu)幾乎相同，但不同之處在于引線21a不從封裝側(cè)表面突出。引線21a的前端從封裝背面(圖60平面圖的背面)出來(lái)，并被焊料29涂敷。
利用圖55-圖61所示的結(jié)構(gòu)，能夠得到下列效果。
首先，利用安置在內(nèi)引線21b與半導(dǎo)體芯片22之間的電源匯流條21d，能夠大幅度增加焊點(diǎn)22a的數(shù)目。這是因?yàn)榈絽R流條21d的焊線鍵合使得能夠進(jìn)行連接而不管內(nèi)引線21b的間距如何，并使焊點(diǎn)22a的間距小于內(nèi)引線21b的間距，從而能夠根據(jù)內(nèi)引線21b的數(shù)目來(lái)增加焊點(diǎn)22a的數(shù)目。借助于將電源的焊點(diǎn)22a連接到匯流條21d，電源引線21a的數(shù)目被大幅度減少。利用這種做法，能夠用于信號(hào)的引線21a的數(shù)目被增加，從而能夠增加用于信號(hào)的焊點(diǎn)22a的數(shù)目。
第二，借助于根據(jù)半導(dǎo)體芯片22內(nèi)的電路區(qū)配置而分隔匯流條21d，有可能為各個(gè)電路區(qū)供應(yīng)分隔的電源。近年來(lái)，由于LSI(大規(guī)模集成電路)不斷的小型化，電路被排列得更加緊密，致使抗噪聲措施已經(jīng)成為重要課題。分隔數(shù)字電路區(qū)22c和模擬電路區(qū)22e的電源以防止數(shù)字電路區(qū)22c中產(chǎn)生的噪聲與模擬電路區(qū)22e中產(chǎn)生的噪聲彼此影響，是特別重要的。
第三，用來(lái)將電源饋送到電路區(qū)的電源布線(例如作為用來(lái)將VddD2饋送到DC和存儲(chǔ)器2h的電源布線22g的VL)，僅僅借助于連接到低阻抗的匯流條21d而無(wú)需繞著半導(dǎo)體芯片22上的電路區(qū)外圍延伸，就能夠得到足夠容量的電源。習(xí)慣上，借助于使電源布線VL環(huán)繞電路區(qū)外圍來(lái)降低阻抗。
如圖56所示，迄今，信號(hào)的布線是用不同于電源布線層的層與環(huán)狀電源布線層的下層或上層相交，但借助于分隔配置電源布線VL而不環(huán)繞電路區(qū)外圍，有可能在同一個(gè)布線層上分隔配置多種布線，從而能夠減少布線層的數(shù)目。還有可能在同一個(gè)布線層中布局電源布線VL和作為信號(hào)布線22f的S1。
不言自明，使電源布線以常規(guī)方式進(jìn)行環(huán)繞以及利用電源層的分隔層，能夠提高信號(hào)布線22f的自由度。
此外，為了降低阻抗，要求厚的布線，但這引起增大布線面積的問(wèn)題。若采用本發(fā)明，寬的匯流條21d能夠用作環(huán)繞布線，致使能夠減小半導(dǎo)體芯片22上的電源布線面積。當(dāng)半導(dǎo)體芯片22被小型化到0.1微米工藝或以下時(shí)，布線也變得比較細(xì)小，本發(fā)明因而變得特別有效。
在如圖56所示的引線21a的4個(gè)角部附近與匯流條21d成一整體的類型(電源管腳被安置在4個(gè)角部處作為封裝的類型)被應(yīng)用于原來(lái)具有半導(dǎo)體芯片22的焊點(diǎn)配置以及其中電源焊點(diǎn)22a被排列在4個(gè)角部處的芯片的情況下，在半導(dǎo)體芯片22中有很少的設(shè)計(jì)改變，因而是有優(yōu)點(diǎn)的。例如，對(duì)于焊點(diǎn)22a的配置，電源焊點(diǎn)Vss、Vdd1(VddD1、VddA1)、Vdd2(VddD2、VddA2)、以及信號(hào)焊點(diǎn)IO，從一個(gè)角部以Vss、IO、IO、IO、Vdd1、IO、IO、IO、Vdd2、IO、IO、IO、Vss、…的方式被排列，然后安置幾個(gè)電源管腳(在本實(shí)施方案3中是安置3個(gè))，借助于以這種方式進(jìn)行安置，IO中消耗的電流被盡可能補(bǔ)償，同時(shí)，常常防止了電源下降，但在這種情況下，若存在匯流條21d，則方便了連接和對(duì)各個(gè)電源焊點(diǎn)的電源供應(yīng)，因而是有優(yōu)點(diǎn)的。
常規(guī)地說(shuō)，由于在多管腳(例如208個(gè)管腳)類型的封裝中考慮了電源下降，故電源管腳常常如上所述以幾個(gè)間距被排列，本發(fā)明容易被應(yīng)用。
圖62是布局圖的一個(gè)修正例子，它具有被圖56的數(shù)字電路區(qū)22c和模擬電路區(qū)22e分隔開(kāi)的匯流條21d。即使本發(fā)明被應(yīng)用于不同于圖56的電路配置的半導(dǎo)體芯片22，僅僅借助于改變被切割區(qū)21f分隔的匯流條21d的位置，也能夠得到適當(dāng)?shù)呐渲谩?br> 此外，在圖56中，彼此相鄰地安置了VddD1和VddA1電源以及VddD2和VddA2電源的雙焊線24，但在本實(shí)施方案中，它們被安置在彼此離開(kāi)的位置處。利用彼此離開(kāi)位置處的焊線鍵合以及從有距離的位置供應(yīng)電源，各個(gè)電路消耗的電流被分散，因而能夠更多地降低電阻。在此情況下，示出了雙焊線24的情況，但焊線24可以是雙重的或多重的。
圖63是圖62的修正例子。這是一個(gè)布局圖，其中，模擬電路被分隔成一個(gè)電源系統(tǒng)(VddA、VssA)，且數(shù)字電路被分隔成二個(gè)電源系統(tǒng)(VddD1和VssD1系統(tǒng)以及VddD2和VssD2系統(tǒng))。與圖56和圖62相同，采用了具有三重匯流條21d的類型，但此情況不同于圖56和圖62之處在于，匯流條21d不總是在各個(gè)電路區(qū)的邊界附近被分隔。
由于在本實(shí)施方案中數(shù)字電路區(qū)22c要求4個(gè)匯流條21d，故最外面的匯流條21d被分隔成VssD1和VssD2，被用作數(shù)字應(yīng)用。借助于與襯底25一起沖去最外面的匯流條21d的角部，與切割區(qū)21f成一整體的匯流條切割區(qū)21g在電學(xué)上分隔了匯流條21d。對(duì)于圖63中的匯流條切割區(qū)21h，存在著切割與外匯流條21d成一整體的內(nèi)匯流條21d(分隔VddD1和VddD2以及VddA2和VddA2)的角部處的匯流條切割區(qū)21h以及切割數(shù)字電路區(qū)22c與模擬電路區(qū)22e之間邊界附近中的匯流條21d(分隔VddD1和VddA1以及VddD2和VddA2)的匯流條切割區(qū)21h。
在圖63中，示出了一個(gè)例子，其中，最外面的匯流條21b被與切割區(qū)21f成一整體的匯流條切割區(qū)21g分隔，但當(dāng)數(shù)字I/O電路區(qū)(IODC)22b和模擬電路區(qū)(DC)22c共用GND側(cè)時(shí)，無(wú)需進(jìn)行分隔。在此情況下，最外面的匯流條21d如環(huán)的形式中那樣被使用。
圖64是一種布局圖，其中，圖56的環(huán)狀匯流條21d被用于數(shù)字應(yīng)用而無(wú)需提供切口。數(shù)字I/O電路區(qū)(IODC)22b和數(shù)字電路區(qū)(DC)22c的電源被直接連接到匯流條21d，而模擬I/O電路區(qū)(IOAC)22d和模擬電路區(qū)(AC)22e的電源以其原來(lái)的方式被直接連接到內(nèi)引線21b。在此情況下，模擬電路區(qū)22e可以如常規(guī)電路配置中那樣被使用。
同時(shí)，當(dāng)本發(fā)明被應(yīng)用時(shí)，原則上，常規(guī)電路結(jié)構(gòu)以及芯片中的配置不必改變，且電源焊點(diǎn)僅僅被連接到匯流條21d。此外，不言自明，借助于恰當(dāng)?shù)剡x擇匹配電路配置結(jié)構(gòu)的匯流條21d的配置，能夠滿足這一點(diǎn)。
(實(shí)施方案4)圖65是一個(gè)布局圖，其中，數(shù)字電路被分隔成二個(gè)電源電路區(qū)，而圖66是圖65的數(shù)字電路的電路圖。
例如當(dāng)DC1和DC2工作于不同的內(nèi)部電壓時(shí)(D1的內(nèi)部電壓＜D2的內(nèi)部電壓)，本實(shí)施方案4的電源分隔對(duì)于防止DC1受到噪聲影響是有效的。例如，VddD1＝InD1＝OutD1＝3.3V，VddD2＝InD2＝OutD2＝3.3V，以及D1內(nèi)部電壓＝1.5V，D2內(nèi)部電壓＝3.3V的情況就屬于此。此外，在數(shù)字I/O電路區(qū)(IO2)的I/O信號(hào)(InD2、OutD2)與IO1信號(hào)(InD1、OutD1)相比是非常大的電壓(VddD1＜＜VddD2)的情況下，對(duì)于防止DC1受到噪聲影響也是有效的。例如，VddD1＝InD1＝OutD1＝3.3V(或5V)，以及VddD2＝InD2＝OutD2＝7V(或10V)等的情況就屬于此。
由于在圖65和圖66的情況下，電源的數(shù)目與圖56、圖62、以及圖63相比是小的，且4個(gè)剛剛就足夠，故采用雙重型匯流條21d。在如DC1和DC2的內(nèi)部電壓饋?zhàn)酝獠康那闆r等那樣電源數(shù)目增加的情況下，可以增加匯流條21d的數(shù)目，或可以采用三重型匯流條21d。
在用于DC1和DC2的時(shí)鐘頻率不同或其它的情況下，從抗干擾噪聲的觀點(diǎn)看，電源分隔是有效的。
圖56-圖66示出了各種匯流條21d的形式和排列方法，但它們不局限于圖中所示的形式和方法，而是能夠根據(jù)電路布局方法考慮各種修正。
例如，環(huán)狀匯流條21d不總是必須以四邊形的形式沿半導(dǎo)體芯片22的各個(gè)邊被配置，而是可以以八邊形的形式環(huán)繞半導(dǎo)體芯片22來(lái)配置。在這種情況下，由于焊線24難以插入在芯片角部處，故焊點(diǎn)22a可以被配置到半導(dǎo)體芯片22的角部。
外部的匯流條21d與內(nèi)部的匯流條21d之間的以及分隔各個(gè)連接的匯流條切割區(qū)21g或匯流條切割區(qū)21h，不應(yīng)該局限于匯流條21d的角部，而是可以在任何地方。而且，可以根據(jù)電源的數(shù)目來(lái)增加或減少匯流條21d的數(shù)目。在各個(gè)實(shí)施方案中，示出了雙重匯流條21d或三重(3-6個(gè))匯流條21d，本發(fā)明應(yīng)該不局限于這些。例如，因?yàn)橹辽僖粋€(gè)匯流條21d達(dá)到此效果，故匯流條21d可以是一個(gè)。
而且，圖中所示多個(gè)引線21a的數(shù)目和形狀應(yīng)該不局限于這些，而是可以考慮各種類型。而且，半導(dǎo)體芯片22的形狀和尺寸應(yīng)該不局限于本實(shí)施方案所示的例子，而是能夠用各種芯片來(lái)達(dá)到本發(fā)明。
(實(shí)施方案5)在圖67中，圖56的半導(dǎo)體器件的焊點(diǎn)22a被排列成鋸齒圖形，并在鋸齒圖形中被焊線鍵合到內(nèi)引線21b和匯流條21d。用放大圖部分地示出了焊線鍵合部分。
在本實(shí)施方案中，用焊線24連接到匯流條21d的電源焊點(diǎn)22a，被排列在第一行L1上，而連接到內(nèi)引線21b的信號(hào)焊點(diǎn)22a被排列在第二行L2上。如放大圖所示，第二行L2上的第三焊點(diǎn)22n位于第一焊點(diǎn)22a與作為第一行L1(X＝X)上的電源焊點(diǎn)22a的第二焊點(diǎn)22m的中間。用這種方法重復(fù)排列第一行L1上的第一焊點(diǎn)221和第二焊點(diǎn)22m以及第二行上的第三焊點(diǎn)22n，得到了圖67所示的鋸齒焊點(diǎn)配置。即使當(dāng)焊點(diǎn)22a被排列在2行中且數(shù)目被增加，電源的焊點(diǎn)22a也被連接到匯流條21d，因此，內(nèi)引線21b能夠被用于信號(hào)。
圖68是圖67的修正例子，而圖69是沿圖68的A-A線的剖面圖。在此情況下，采用了由4個(gè)邊分隔的雙重型匯流條21d。與圖67不同，由焊線24連接到內(nèi)引線21b的信號(hào)焊點(diǎn)22a被排列在芯片端側(cè)上的第一行L1上，而連接到匯流條21d的電源焊點(diǎn)22a被排列在芯片內(nèi)側(cè)上的第二行L2上。在此情況下，信號(hào)焊點(diǎn)22a和電源焊點(diǎn)22a都能夠防止焊線鍵合距離延伸。
在圖67-圖69中，示出了焊點(diǎn)鋸齒圖形的例子，但匯流條21d的數(shù)目可以根據(jù)電源的數(shù)目增加或減少，且匯流條21d可以不全部位于所有各側(cè)上。也可以考慮各種修正的形狀而不局限于所述的這些。整個(gè)芯片的焊點(diǎn)22a可以不排列成鋸齒圖形，而可以是其一部分。在圖67中，信號(hào)焊點(diǎn)22a位于內(nèi)部，但可以位于芯片端側(cè)，此外，在圖68中，信號(hào)焊點(diǎn)22a位于芯片端側(cè)上，但也可以位于內(nèi)部。
(實(shí)施方案6)在圖70中，信號(hào)焊點(diǎn)22a(IO)和電源焊點(diǎn)22a(Vdd、Vss)被交替地排列。
借助于提供內(nèi)引線21b與半導(dǎo)體芯片22之間的電源匯流條21d，能夠大幅度增加電源焊點(diǎn)22a。用這種做法，有可能交替地配置通常以幾個(gè)間距配置的電源焊點(diǎn)22a，從而加固電源。而且，能夠消除信號(hào)之間的串?dāng)_噪聲。
此外，由于采用電源匯流條而變得過(guò)剩的NC(非連接)管腳可能僅僅被固定到引線側(cè)上的適當(dāng)電源，這在信號(hào)之間提供了更大的距離，因而不言自明，對(duì)于在I/O緩沖器工作時(shí)降低干擾噪聲或降低電源噪聲是有效的。
在圖67-圖69中，示出了焊點(diǎn)22a被排列在鋸齒圖形中且匯流條21d和內(nèi)引線21b的焊線鍵合位置被排列在鋸齒圖形中的情況，但如圖70所示，可以使焊線鍵合僅僅制作在匯流條21d和內(nèi)引線21b側(cè)的鋸齒圖形中。
(實(shí)施方案7)圖71和圖72是一種能夠用焊線鍵合選擇或不選擇內(nèi)部降壓電路的電路的布局圖。在采用內(nèi)部降壓電路22i的圖71所示的情況與不采用內(nèi)部降壓電路22i的圖72所示的情況之間，焊線鍵合方法不同。連接到電路區(qū)A的內(nèi)部電源布線22k(Vdd2AL)與連接到電路區(qū)B的內(nèi)部電源布線22j(Vdd2BL)被分隔開(kāi)。
在圖71中，內(nèi)部降壓電路22i被用來(lái)將外部電源Vdd1降壓到Vdd2A，用內(nèi)部降壓電路22i饋送到電路區(qū)A。利用焊線24，饋以外部電源Vdd1的引線21a被連接到Vdd1電源的匯流條21d，且Vdd1電源的匯流條21d被連接到連接于內(nèi)部降壓電路22i的焊點(diǎn)A22p。經(jīng)由內(nèi)部電源布線22k(Vdd2AL)連接到內(nèi)部降壓電路22i的焊點(diǎn)B22q，被鍵合到Vdd2A電源的匯流條21d，用來(lái)將內(nèi)部電源Vdd2A饋送到電路區(qū)A。
在圖72中，內(nèi)部電源從Vdd2A電源的匯流條21d被饋送到電路區(qū)A，而無(wú)需使用內(nèi)部降壓電路22i。Vdd2A的匯流條21d和焊點(diǎn)B22q以與圖71相同的方式被連接。與圖71不同，饋以內(nèi)部電源Vdd2A的引線21a被連接到Vdd2A電源的匯流條21d。在此情況下，焊點(diǎn)A22p不被焊線鍵合，但可以被連接到Vdd2A電源的匯流條21d之類。
圖73是圖71和圖72的可選擇內(nèi)部降壓電路22i的電路圖。用草圖示出了圖71和圖72的內(nèi)部降壓電路22i，但在圖73中，示出了具體的例子。P1、P2表示P型MOS晶體管，而N1表示N型MOS晶體管。
當(dāng)使用內(nèi)部降壓電路22i時(shí)(在圖71的情況下)，焊點(diǎn)A22p被鍵合到高電位側(cè)H(Vdd1)。利用這種做法，P1被關(guān)斷而N1被開(kāi)通，且比較電路22r工作于Vdd1與Vss之間。由于比較電路22r控制著P2的柵，P2將Vdd1降壓到VddD2，并饋送到作為內(nèi)部電路的數(shù)字電路區(qū)22c(見(jiàn)圖56)。
另一方面，當(dāng)不使用內(nèi)部降壓電路22i時(shí)(在圖72的情況下)，焊點(diǎn)A22p被焊線鍵合到低電位側(cè)L(Vss)或不被鍵合到低電位側(cè)L(Vss)。用這種做法，N1被關(guān)斷，比較電路22r因而不工作。在此情況下，對(duì)于電路A，利用鍵合到饋以Vdd2的匯流條21d的焊點(diǎn)B22q，Vdd2被饋送到內(nèi)部電路。
在圖71-圖73中，討論了連接到電路A的內(nèi)部降壓電路22i的一個(gè)例子，但本發(fā)明能夠以同樣的方式被應(yīng)用于其它內(nèi)部電路。
(實(shí)施方案8)圖74是布局圖，示出了芯片周圍的焊點(diǎn)22a和內(nèi)部電路被引出布線連接的情況，焊點(diǎn)22a被安置在接近半導(dǎo)體芯片22的中心的情況，以及焊點(diǎn)22a靠近芯片中心、焊點(diǎn)22a位于芯片端區(qū)、以及匯流條21d在二個(gè)階段中被焊線鍵合的情況。在圖74中，從存儲(chǔ)器(ME)22引出的布線被連接到VddD2電源的匯流條21d。
安置在模擬電路區(qū)(AC)22e內(nèi)部的焊點(diǎn)22a，被直接焊線鍵合到VddA2電源的匯流條21d。
安置在數(shù)字電路區(qū)(DC)22c內(nèi)部的焊點(diǎn)22a，經(jīng)由VddD2電源的焊點(diǎn)22a，被焊線鍵合到VddD2電源的匯流條21d。由于焊線24和匯流條21d的直徑面積比芯片內(nèi)部布線的寬度更大，故如上所述的連接方法能夠降低阻抗，從而得到減輕內(nèi)部電路電源下降的效果。除了通常環(huán)繞電路區(qū)的電源環(huán)之外，當(dāng)在內(nèi)部電路中出現(xiàn)電源下降的問(wèn)題時(shí)，這是特別有效的。
順便說(shuō)一下，已經(jīng)討論了匯流條21d作為電源是顯著有用的，但由于有些制造廠家可能希望將半導(dǎo)體芯片22的焊點(diǎn)22a固定到特定的電平值，故不言自明，匯流條21d能夠被用作電平固定端子。
(實(shí)施方案9)解釋實(shí)施方案9-20中的半導(dǎo)體器件(QFP)中有關(guān)引線圖形的平面圖，僅僅示出了作為半導(dǎo)體芯片22一部分的焊點(diǎn)22a的焊線24的連接狀態(tài)，且為了便于解釋而省略了其它焊點(diǎn)22a的焊線24的連接狀態(tài)，但實(shí)際上，這些焊線24也被連接到其它的焊點(diǎn)22a(但焊線24可以不被連接到所有的焊點(diǎn)22a，且有時(shí)可以存在非接觸的焊點(diǎn)22a)。
圖75所示半導(dǎo)體器件的引線圖形示出了三重環(huán)繞半導(dǎo)體芯片22排列的環(huán)狀匯流條21d的引線圖形，最外面的匯流條21d僅僅被耦合到一個(gè)外引線21c，且此外引線21c被排列在半導(dǎo)體器件的角部處。
亦即，這是電源焊點(diǎn)22a比較集中地排列到角部的半導(dǎo)體芯片被安裝的情況，且在此情況下，角部處的電源焊點(diǎn)22a被焊線24連接到匯流條21d，且被焊線24進(jìn)一步連接到角部附近排列的內(nèi)引線21b。
用這種做法，能夠放寬焊線24接近半導(dǎo)體芯片22的焊點(diǎn)22a的角度，并能夠縮小芯片角部附近的焊點(diǎn)間距。結(jié)果，能夠增加可配置的焊點(diǎn)的數(shù)目。
此外，借助于將電源焊點(diǎn)22a連接到公共引線匯流條21d，能夠減少電源焊點(diǎn)22a的數(shù)目。用這種做法，產(chǎn)生了外引線21c的空白管腳，因此，借助于固定此電源管腳，并將其配置在信號(hào)管腳二側(cè)，就能夠降低LC元件引起的串?dāng)_噪聲，并能夠降低IO緩沖器工作所引起的電源噪聲。
此外，在電源焊點(diǎn)22a中，借助于不直接利用焊線24，而是經(jīng)由匯流條21d來(lái)連接焊點(diǎn)22a和內(nèi)引線21b，能夠縮短焊線24，并能夠減少焊線在樹(shù)脂包封時(shí)的滑動(dòng)。
圖76示出了用于圖75所示半導(dǎo)體器件的引線框1的結(jié)構(gòu)。在帶狀部件5的芯片安裝區(qū)中，亦即在最內(nèi)部的環(huán)狀匯流條21d的內(nèi)部區(qū)域中，固定了一個(gè)作為芯片安裝區(qū)的接片21i。接片21i被耦合到4個(gè)懸掛的引線21j，但被懸掛的引線切割區(qū)21k分隔于和絕緣于懸掛引線21j和最內(nèi)部的環(huán)狀匯流條21d。
由于接片21i和包含諸如銅之類的金屬片的懸掛引線21j以這種方式被固定到帶狀部件5的芯片安裝區(qū)，除此之外能夠提高帶狀部件5的芯片安裝區(qū)的強(qiáng)度，并能夠改善帶狀部件5的平坦度和改善管芯鍵合能力。
同時(shí)，由于圖76所示的框架結(jié)構(gòu)是一種小的接片結(jié)構(gòu)，其接片21i的尺寸小于半導(dǎo)體芯片22的主面，且小接片結(jié)構(gòu)的采用有助于樹(shù)脂23(見(jiàn)圖56)在樹(shù)脂注模時(shí)達(dá)到芯片背面，故能夠提高樹(shù)脂23與芯片背面之間的粘合性，并能夠改善半導(dǎo)體器件(QFP)的抗回流破裂性。
(實(shí)施方案10)圖77所示的半導(dǎo)體器件的引線圖形具有四重環(huán)繞半導(dǎo)體芯片22排列的匯流條21d，且5個(gè)匯流條21d幾乎分別從作為圖56所示樹(shù)脂包封材料的樹(shù)脂23的4個(gè)邊中的引線排列方向的中心被拉出，并分別被耦合到外引線21c，且同時(shí)在4個(gè)角部處每個(gè)匯流條21d分別被拉出并分別被耦合到外引線21c。亦即，這是一種電源管腳主要集中在半導(dǎo)體器件的樹(shù)脂23的各邊的中心附近并被安置的結(jié)構(gòu)。
因此，當(dāng)電源焊點(diǎn)22a集中在焊點(diǎn)行中心附近的半導(dǎo)體芯片22被安裝時(shí)，本實(shí)施方案是最適合的。
根據(jù)這種結(jié)構(gòu)，能夠增大一組(5個(gè))匯流條21d的寬度，借助于得到引線電阻的降低或L元件的減少，能夠改善電學(xué)特性。
同時(shí)，當(dāng)外引線21c的數(shù)目大于半導(dǎo)體芯片22的焊點(diǎn)數(shù)目時(shí)，為了降低電阻，借助于將電源外引線21c經(jīng)由多個(gè)焊線24連接到多個(gè)匯流條21d，并進(jìn)一步經(jīng)由焊線24從各個(gè)匯流條21d連接到電源焊點(diǎn)22a，能夠在自由位置處進(jìn)行到電源焊點(diǎn)22a的連接。
結(jié)果，由于電源焊點(diǎn)22a能夠被配置在適當(dāng)位置處，且電源焊點(diǎn)22a和匯流條21d能夠在最近位置處被連接，故能夠降低布線電阻。
圖78所示的框架結(jié)構(gòu)還是這樣一種結(jié)構(gòu)，其中，接片21i和包含金屬片的懸掛引線21j被固定到帶狀部件5的芯片安裝區(qū)，但能夠提高帶狀部件5的芯片安裝區(qū)的強(qiáng)度，并能夠改善平坦度和管芯鍵合能力。
而且，在圖78所示的結(jié)構(gòu)中，支持接片21i的4個(gè)懸掛引線21j被耦合到最內(nèi)部的匯流條21d，因此，能夠進(jìn)一步提高帶狀部件5的強(qiáng)度。順便說(shuō)一下，由于接片21i經(jīng)由引線21j被耦合到最內(nèi)部的匯流條21d，故當(dāng)芯片背面被隔離于接片21i時(shí)，使用絕緣的管芯鍵合材料，而當(dāng)芯片背面被電連接到21i時(shí)，使用導(dǎo)電的管芯鍵合材料。
此外，由于圖78所示的框架結(jié)構(gòu)也是一種小接片結(jié)構(gòu)，故能夠改善樹(shù)脂23與芯片背面之間的粘合性，并能夠改善半導(dǎo)體器件(QFP)的抗回流破裂性。
(實(shí)施方案11)圖79所示的半導(dǎo)體器件的引線圖形是這樣一種情況，其中，4個(gè)電源焊點(diǎn)(Vdd、Vss、Vddq、Vssq)被排列在圖77所示引線圖形中的半導(dǎo)體器件的4個(gè)角部處。
在此情況下，與實(shí)施方案9相同，焊線24接近半導(dǎo)體芯片22的焊點(diǎn)22a的角度能夠被放寬，并能夠縮小芯片角部附近的焊點(diǎn)間距。結(jié)果，能夠增大可配置焊點(diǎn)的數(shù)目。
而且，借助于將電源焊點(diǎn)22a連接到公共引線匯流條21d，能夠減少電源焊點(diǎn)22a的數(shù)目。
此外，由于電源管腳被配置在4個(gè)角部處，故有可能從4個(gè)角部供電，并能夠借助于得到電位下降速率的平衡而確保電路的電源工作裕度。
(實(shí)施方案12)圖80所示半導(dǎo)體器件的引線圖形是電源饋?zhàn)园雽?dǎo)體器件一個(gè)角部的情況。
亦即，這是一種從排列在同一側(cè)上的二個(gè)或多個(gè)外引線21c，例如經(jīng)由匯流條21d從排列在引線行角部處的二個(gè)或多個(gè)相鄰?fù)庖€21c饋送電源(Vdd、Vss)的結(jié)構(gòu)。
在此結(jié)構(gòu)中，當(dāng)在圖82所示排列在電源側(cè)附近的電路A(圖80中的點(diǎn)A)與排列在遠(yuǎn)離電源側(cè)的反側(cè)處的電路B(圖80中的點(diǎn)B)之間如圖80的電源下降圖所示對(duì)Vdd與Vss的電源電位的改變進(jìn)行比較時(shí)，Vdd下降而Vss上升，且二者的寬度從點(diǎn)A到點(diǎn)B逐漸變窄，但參考電平(Vref)能夠在中心處保持恒定，且當(dāng)Vref從外部被輸入時(shí)，從參考的觀點(diǎn)看，能夠改善電源的對(duì)稱性。
因此，當(dāng)電路A和電路B是利用從外部輸入的參考電平的電路，例如模擬電路或差分放大電路(圖73所示的比較電路22r)時(shí)，本實(shí)施方案是適合的。
同時(shí)，饋送電源的外引線21c的位置應(yīng)該不局限于半導(dǎo)體器件引線行的一個(gè)角部，而是可以經(jīng)由二個(gè)或4個(gè)角部處的匯流條21d從二個(gè)或多個(gè)相鄰的外引線21c饋送電源。
此外，在模擬區(qū)電源必須分隔于數(shù)字電路處，焊線24可以被直接連接到內(nèi)引線21b。
而且，圖81示出了用于圖80所示半導(dǎo)體器件的引線框1的結(jié)構(gòu)，且作為芯片安裝區(qū)的接片21i被固定到帶狀部件5的芯片安裝區(qū)亦即環(huán)狀匯流條21d的內(nèi)部區(qū)域。此接片21i是一種幾乎等于或大于半導(dǎo)體芯片22的大的接片結(jié)構(gòu)，并被懸掛引線切割區(qū)21k分隔于和隔離于內(nèi)部環(huán)狀匯流條21d。
由于包含諸如銅之類的金屬片的接片21i被固定到帶狀部件5的芯片安裝區(qū)，故能夠提高帶狀部件5的芯片安裝區(qū)的強(qiáng)度，同時(shí)由于大接片的面積遠(yuǎn)大于圖76的小接片結(jié)構(gòu)情況下的面積，故能夠進(jìn)一步提高帶狀部件5的強(qiáng)度，并還能夠進(jìn)一步改善平坦度和管芯鍵合能力。
此外，由于在大接片的情況下如圖81所示面積大，故能夠有效地散去半導(dǎo)體芯片22產(chǎn)生的熱，從而能夠改善半導(dǎo)體器件的熱輻射能力。
當(dāng)具有功耗特別大且芯片產(chǎn)生大量熱的電路的芯片，例如邏輯電路的CPU等被安裝時(shí)，為了降低從半導(dǎo)體芯片22到接片21i的熱阻，最好使用諸如銀膠之類的導(dǎo)電粘合劑或包含導(dǎo)電顆粒的粘合劑來(lái)將半導(dǎo)體芯片22固定到接片21i。此外，即使當(dāng)導(dǎo)電粘合劑或包含導(dǎo)電顆粒的粘合劑被用作將這種半導(dǎo)體芯片22固定到接片21i上的粘合劑時(shí)，如圖81所示，借助于用懸掛引線切割區(qū)21k在電學(xué)上將接片21i分隔于匯流條21d，也能夠?qū)⒈┞队诎雽?dǎo)體芯片22背面的有源層的電位(襯底電位)分隔于匯流條21d，從而能夠改善設(shè)計(jì)半導(dǎo)體芯片22時(shí)的自由度。
(實(shí)施方案13)圖83所示的半導(dǎo)體器件的引線圖形是當(dāng)電源饋?zhàn)园雽?dǎo)體器件的二個(gè)相反的角部時(shí)的情況。
亦即，這是一種從各個(gè)相反的二個(gè)角部中的多個(gè)相鄰?fù)庖€21c經(jīng)由匯流條21d來(lái)饋送電源的結(jié)構(gòu)。
由于在此結(jié)構(gòu)中，對(duì)于電源下降圖所示的中間位置處的點(diǎn)C的電位，Vdd下降而Vss上升，故與從一個(gè)角部饋送電源的圖80所示的結(jié)構(gòu)相比，能夠降低電源下降的速率。
亦即，電源點(diǎn)的數(shù)目越多，降低的電源下降速率就越大，這是可取的。
此外，圖84示出了用于圖83所示半導(dǎo)體器件的引線框1的結(jié)構(gòu)，且包含銅之類金屬片的接片21i是一種幾乎等于或大于半導(dǎo)體芯片22的大接片結(jié)構(gòu)。順便說(shuō)一下，接片21i被4個(gè)懸掛引線21j耦合到內(nèi)部環(huán)形匯流條21d。
由于接片21i是被4個(gè)懸掛引線21j耦合到內(nèi)部環(huán)狀匯流條21d的大接片，故能夠進(jìn)一步提高帶狀部件5的強(qiáng)度，并也能夠進(jìn)一步改善平坦度和管芯鍵合能力。
此外，由于是大接片，故能夠滿意地散去半導(dǎo)體芯片22產(chǎn)生的熱，從而能夠改善半導(dǎo)體器件的熱輻射能力。
當(dāng)具有功耗特別大且芯片產(chǎn)生大量熱的電路的芯片，例如邏輯電路的CPU等被安裝時(shí)，為了降低從半導(dǎo)體芯片22到接片21i的熱阻，最好使用諸如銀膠之類的導(dǎo)電粘合劑或包含導(dǎo)電顆粒的粘合劑來(lái)將半導(dǎo)體芯片22固定到接片21i。
此外，由于在本實(shí)施方案13的結(jié)構(gòu)中，借助于將半導(dǎo)體芯片22經(jīng)由諸如銀膠之類的導(dǎo)電粘合劑安裝在接片21i上而使公共電源電位或地電位被饋送到內(nèi)部周邊上的匯流條21d和接片21i，故能夠使半導(dǎo)體芯片22的襯底電位共用于內(nèi)部周邊上匯流條21d的電位。
而且，由于當(dāng)在根據(jù)本實(shí)施方案13的結(jié)構(gòu)中時(shí)，半導(dǎo)體芯片22經(jīng)由絕緣粘合劑被安裝在接片21i上，故利用粘合劑作為絕緣膜，能夠在半導(dǎo)體芯片22的襯底電位與接片21i的電位之間形成電容，半導(dǎo)體芯片22的襯底電位能夠被穩(wěn)定，且同時(shí)能夠分隔半導(dǎo)體芯片22的襯底電位和接片21i的電位，能夠改善設(shè)計(jì)半導(dǎo)體芯片22時(shí)的自由度。
(實(shí)施方案14)圖85所示半導(dǎo)體器件的引線圖形是將共有的Vss電源從匯流條21d取出到4個(gè)角部且將其分別耦合到外引線21c，以及將Vdd電源分別從獨(dú)立的匯流條21d取出到各個(gè)角部且將其耦合到外引線21c的一種結(jié)構(gòu)。
在此情況下，能夠減少Vdd電源的焊點(diǎn)數(shù)目。
此外，如電源下降圖所示，Vdd從點(diǎn)A向著點(diǎn)B上升，而從點(diǎn)A到中點(diǎn)C，Vss上升且從點(diǎn)C到點(diǎn)B再次向著點(diǎn)B下降。
(實(shí)施方案15)圖86所示半導(dǎo)體器件的引線圖形示出了用來(lái)僅僅從半導(dǎo)體器件一邊的中心供應(yīng)電源(Vdd、Vss)的情況，且如電源下降圖所示，當(dāng)距離遠(yuǎn)離電源側(cè)時(shí)，Vss電位上升更多，且Vdd下降更多。
在此情況下，與實(shí)施方案12相同，在中心可以恒定保持參考電平(Vref)，并能夠改善電源的對(duì)稱性。因此，本實(shí)施方案適用于使用來(lái)自外部的參考電平的電路，例如模擬電路或差分放大電路(圖73所示的比較電路22r)。
順便說(shuō)一下，電源側(cè)應(yīng)該不局限于一種位置，而是可以從二個(gè)位置或4個(gè)位置饋送電源。并有可能借助于增加電源位置而降低電阻。
(實(shí)施方案16)圖87所示半導(dǎo)體器件的引線圖形是模擬電路的匯流條21d和數(shù)字電路的匯流條21d被匯流條切割區(qū)21g分隔的情況。
亦即，這是模擬電路的匯流條21d從數(shù)字電路的匯流條21d分裂的一種結(jié)構(gòu)，且用這種做法，不允許數(shù)字信號(hào)產(chǎn)生的噪聲被模擬信號(hào)拾取，從而能夠降低電源的串?dāng)_。
(實(shí)施方案17)圖88所示半導(dǎo)體器件的引線圖形是模擬電路的匯流條21d和數(shù)字電路的匯流條21d被匯流條切割區(qū)21g分隔的情況，且同時(shí)，作為3個(gè)邊上的半導(dǎo)體器件引線配置，耦合到數(shù)字電路匯流條21d的外引線21c，被排列在引線行中心處，而在此3邊之外的一邊上，連接到模擬電路匯流條21d的外引線21c，被排列在引線行的中心處。
用這種做法，能夠進(jìn)一步減少電源串?dāng)_。
(實(shí)施方案18)圖89所示半導(dǎo)體器件的引線圖形是耦合到一對(duì)電源(Vdd、Vss)的匯流條21d的外引線21c分別被配置在與位于其間的信號(hào)外引線21c相反的側(cè)上，且電源饋?zhàn)韵喾吹亩?cè)的情況。
亦即，如圖90所示，這是這樣一種結(jié)構(gòu)，其中，在包含Vdd和Vss的一對(duì)電源中，從有關(guān)電源匯流條21d拉出的一個(gè)電源外引線21c被置于一個(gè)角部，而從電源匯流條21d拉出的另一個(gè)電源外引線21c被置于與對(duì)角線上另一角部相反的角部，且電源從分別排列在彼此離開(kāi)的二側(cè)上的一對(duì)外引線21c被饋送到電路A和電路B，多個(gè)信號(hào)外引線21c被置于其間。在此情況下，例如電路A是排列在靠近點(diǎn)A的芯片中的電路，而B(niǎo)是排列在靠近點(diǎn)B的芯片中的電路。
由于在這種情況下，如圖89的電源下降圖所示，從點(diǎn)A到點(diǎn)B，Vdd和Vss的電源電位都下降，故二個(gè)電源的下降速率能夠保持到相同的電平，亦即，能夠使Vdd和Vss之間的幅度幾乎恒定，從而能夠降低數(shù)字電路中諸如由信號(hào)幅度下降所引起的速度之類的變化。
因此，能夠得到大的電源驅(qū)動(dòng)力，且適合于例如邏輯電路等。
同時(shí)，能夠從4個(gè)角部供應(yīng)電源，且一對(duì)電源在此情況下可以被用于模擬電路，并能夠避免來(lái)自邏輯電路的影響。
(實(shí)施方案19)圖91所示半導(dǎo)體器件的引線圖形是一對(duì)電源(Vdd、Vss)都從4個(gè)角部供應(yīng)的一種結(jié)構(gòu)。
亦即，這是將耦合到一對(duì)電源(Vdd、Vss)的匯流條21d的二個(gè)外引線21c排列在彼此相鄰的4個(gè)角部處，且從4個(gè)角部的每一個(gè)饋送一對(duì)電源(Vdd、Vss)的一種結(jié)構(gòu)。
如圖91的電源下降圖所示，從一個(gè)位置饋送電源引起Vss上升而Vdd下降，從而縮小了電位寬度，但借助于如圖91所示引線圖形的情況那樣從4個(gè)位置饋送電源，能夠降低電源下降速率。
在此情況下，借助于如差分放大電路(圖73所示的比較電路22r)等那樣從外部引入?yún)⒖茧娖?，由于輸?/1判斷電平的讀出電平位于接收側(cè)上的中心處，故能夠得到Vss/Vdd的平衡，并能夠確保電路裕度。
(實(shí)施方案20)圖92所示半導(dǎo)體器件的引線圖形是將用來(lái)饋送一對(duì)電源(Vdd、Vss)的匯流條21d被匯流條切割區(qū)21g分隔并分成數(shù)字系統(tǒng)和模擬系統(tǒng)，且耦合到這些匯流條21d的多個(gè)外引線21c被分別安置到4個(gè)角部。
在圖92中，耦合到一對(duì)數(shù)字匯流條21d的外引線21c被配置在4個(gè)角部中的3個(gè)角部處，而耦合到一對(duì)模擬匯流條21d的外引線21c被配置在剩下的一個(gè)角部處。
利用這種結(jié)構(gòu)，能夠防止模擬信號(hào)拾取數(shù)字信號(hào)產(chǎn)生的噪聲，從而能夠降低電源串?dāng)_。
現(xiàn)在已經(jīng)根據(jù)本發(fā)明的各個(gè)實(shí)施方案具體描述了本發(fā)明人提出的本發(fā)明，但可以理解的是，本發(fā)明不局限于本發(fā)明的上述各個(gè)實(shí)施方案，而是可以在本發(fā)明中作出各種改變和修正而不偏離其構(gòu)思與范圍。
在實(shí)施方案9-20中，作為例子，參照環(huán)繞半導(dǎo)體芯片22的雙重、三重、以及四重匯流條21d，描述了本發(fā)明，但任何更大數(shù)目的匯流條21d都是可以接受的，只要至少包括一對(duì)匯流條21d即可。
工業(yè)應(yīng)用可能性如上所述，根據(jù)本發(fā)明的半導(dǎo)體器件適用于外引線耦合到匯流條的半導(dǎo)體封裝，且特別適用于外引線沿4個(gè)方向延伸的半導(dǎo)體封裝。
權(quán)利要求
1.一種半導(dǎo)體器件，它包含半導(dǎo)體芯片，它具有主面、背面、以及多個(gè)形成在主面上的電極；多個(gè)排列在半導(dǎo)體芯片周圍的內(nèi)引線；分別與多個(gè)內(nèi)引線整體制作的多個(gè)外引線；分別連接多個(gè)電極和多個(gè)內(nèi)引線的多個(gè)鍵合焊線；以及包封半導(dǎo)體芯片、多個(gè)內(nèi)引線、以及多個(gè)鍵合焊線的樹(shù)脂包封材料，其中，多個(gè)內(nèi)引線和多個(gè)鍵合焊線的連接部分被排列成鋸齒圖形，且多個(gè)內(nèi)引線和多個(gè)鍵合焊線的連接部分經(jīng)由粘合層被固定到包封在樹(shù)脂包封材料內(nèi)部的襯底上。
2.一種半導(dǎo)體器件，它包含半導(dǎo)體芯片，它具有主面、背面、以及多個(gè)形成在主面上的電極；多個(gè)排列在半導(dǎo)體芯片周圍的內(nèi)引線；分別與多個(gè)內(nèi)引線整體制作的多個(gè)外引線；分別連接多個(gè)電極和多個(gè)內(nèi)引線的多個(gè)鍵合焊線；以及包封半導(dǎo)體芯片、多個(gè)內(nèi)引線、以及多個(gè)鍵合焊線的樹(shù)脂包封材料，其中，多個(gè)內(nèi)引線和多個(gè)電極的連接部分被排列成鋸齒圖形，且多個(gè)內(nèi)引線和多個(gè)鍵合焊線的連接部分經(jīng)由粘合層被固定到包封在樹(shù)脂包封材料內(nèi)部的襯底上。
3.一種半導(dǎo)體器件，它包含形成為包括在第一電位與第二電位之間具有電流通道的晶體管的第一電路區(qū)；形成為包括在第三電位與第四電位之間具有電流通道的晶體管的第二電路區(qū)；將第一電位饋送到第一電路區(qū)的第一焊點(diǎn)；將第二電位饋送到第一電路區(qū)的第二焊點(diǎn)；將第三電位饋送到第二電路區(qū)的第三焊點(diǎn)；將第四電位饋送到第二電路區(qū)的第四焊點(diǎn)；包含第一和第二電路區(qū)的芯片；以及排列在多個(gè)內(nèi)引線之間并將第一電位饋送到第一電路區(qū)的第一引線。
4.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中，第一引線和第一焊點(diǎn)由焊線連接。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件，還包含含有第一和第二電路區(qū)的芯片以及排列在多個(gè)內(nèi)引線之間并將第三電位饋送到第二電路區(qū)的第二引線。
6.根據(jù)權(quán)利要求3的半導(dǎo)體器件，它包含多個(gè)第一和第二焊點(diǎn)。
7.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中，第一引線由焊線連接到提供有第一電位的內(nèi)引線。
8.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中，第一引線具有提供有第一電位的第一內(nèi)引線區(qū)。
9.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中，第一電路區(qū)是數(shù)字電路，而第二電路區(qū)是模擬電路。
10.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中，包含第一和第二電路區(qū)以及第一到第四焊點(diǎn)的半導(dǎo)體芯片、多個(gè)內(nèi)引線以及第一引線由樹(shù)脂包封。
11.一種半導(dǎo)體器件，它包含形成為包括在第一電位與第二電位之間具有電流通道的晶體管的第一電路區(qū)；形成為包括在第三電位與第四電位之間具有電流通道的晶體管的第二電路區(qū)；將第一電位饋送到第一電路區(qū)的第一焊點(diǎn)；將第二電位饋送到第一電路區(qū)的第二焊點(diǎn)；將第三電位饋送到第二電路區(qū)的第三焊點(diǎn)；將第四電位饋送到第二電路區(qū)的第四焊點(diǎn)；第一匯流條，它沿第一焊點(diǎn)和第二焊點(diǎn)排列的方向排列，排列在多個(gè)內(nèi)引線與第一和第二焊點(diǎn)之間，由焊線連接到第一焊點(diǎn)，且饋以第一電位；第二匯流條，它沿第一焊點(diǎn)和第二焊點(diǎn)排列的方向排列，排列在多個(gè)內(nèi)引線與第一和第二焊點(diǎn)之間，由焊線連接到第二焊點(diǎn)，且饋以第二電位；第三匯流條，它沿第三焊點(diǎn)和第四焊點(diǎn)排列的方向排列，排列在多個(gè)內(nèi)引線與第三和第四焊點(diǎn)之間，由焊線連接到第三焊點(diǎn)，且饋以第三電位；以及第四匯流條，它沿第三焊點(diǎn)和第四焊點(diǎn)排列的方向排列，排列在多個(gè)內(nèi)引線與第三和第四焊點(diǎn)之間，由焊線連接到第四焊點(diǎn)，且饋以第四電位。
12.根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中，第一匯流條具有饋以第一電位的第一內(nèi)引線區(qū)，且第三匯流條具有饋以第三電位的第三內(nèi)引線區(qū)。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中，第二匯流條具有饋以第二電位的第二內(nèi)引線區(qū)，且第四匯流條具有饋以第四電位的第四內(nèi)引線區(qū)。
14.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中，第二匯流條由焊線連接到提供有第二電位的內(nèi)引線，且第四匯流條由焊線連接到提供有第四電位的內(nèi)引線。
15.根據(jù)權(quán)利要求11的半導(dǎo)體器件，還包含用來(lái)將第五電位饋送到第一電路區(qū)的第五焊點(diǎn)；以及第五匯流條，它沿第一焊點(diǎn)、第二焊點(diǎn)、以及第五焊點(diǎn)排列的方向排列，排列在多個(gè)內(nèi)引線與第五焊點(diǎn)之間，由焊線連接到第五焊點(diǎn)，且饋以第五電位。
16.根據(jù)權(quán)利要求15的半導(dǎo)體器件，還包含用來(lái)將第六電位饋送到第二電路區(qū)的第六焊點(diǎn)；以及第六匯流條，它沿第三焊點(diǎn)、第四焊點(diǎn)、以及第六焊點(diǎn)排列的方向排列，排列在多個(gè)內(nèi)引線與第六焊點(diǎn)之間，由焊線連接到第六焊點(diǎn)，且饋以第六電位。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中，第五匯流條由焊線連接到提供有第五電位的內(nèi)引線，且第六匯流條由焊線連接到提供有第六電位的內(nèi)引線。
18.根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中，第一電路區(qū)是數(shù)字電路，而第二電路區(qū)是模擬電路。
19.根據(jù)權(quán)利要求11的半導(dǎo)體器件，包含多個(gè)第一和第四焊點(diǎn)。
20.根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中，包含第一和第二電路區(qū)以及第一到第四焊點(diǎn)的半導(dǎo)體芯片、多個(gè)內(nèi)引線、第一到第四匯流條以及焊線由樹(shù)脂包封。
21.根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中，第二電路區(qū)比第一電路區(qū)排列得離第一和第二匯流條遠(yuǎn)得多，且第三焊點(diǎn)被包含在第二電路區(qū)中。
22.根據(jù)權(quán)利要求11的半導(dǎo)體器件，其中，第二電路區(qū)由焊線連接到第三焊點(diǎn)，包含將第三電位饋送到第二電路區(qū)的第五焊點(diǎn)，并被排列得比第一電路區(qū)離第一和第二匯流條遠(yuǎn)得多。
23.一種半導(dǎo)體器件，它包含形成為包括在第一電位與第二電位之間具有電流通道的晶體管的第一電路區(qū)；形成為包括在第三電位與第四電位之間具有電流通道的晶體管的第二電路區(qū)；多個(gè)內(nèi)引線；將第一電位饋送到第一電路區(qū)的第一焊點(diǎn)；將第二電位饋送到第一電路區(qū)的第二焊點(diǎn)；由焊線連接到多個(gè)內(nèi)引線中饋以第三電位的內(nèi)引線且將第三電位饋送到第二電路區(qū)的第三焊點(diǎn)；由焊線連接到多個(gè)內(nèi)引線中饋以第四電位的內(nèi)引線且將第四電位饋送到第二電路區(qū)的第四焊點(diǎn)；第一環(huán)狀匯流條，它環(huán)繞在包含第一和第二電路區(qū)以及第一和第四焊點(diǎn)的芯片外側(cè)，并由焊線連接到第一焊點(diǎn)和多個(gè)內(nèi)引線中的饋以第一電位的內(nèi)引線；以及第二環(huán)狀匯流條，它環(huán)繞在第一環(huán)狀匯流條外側(cè)，由焊線連接到第二焊點(diǎn)，并具有提供有第二電位的內(nèi)引線區(qū)。
24.根據(jù)權(quán)利要求23的半導(dǎo)體器件，還包含將第五電位饋送到第一電路區(qū)的第五焊點(diǎn)；以及第三環(huán)狀匯流條，它環(huán)繞在包含第一和第二電路區(qū)以及第一和第四焊點(diǎn)的芯片外側(cè)，并由焊線連接到第五焊點(diǎn)和多個(gè)內(nèi)引線中的饋以第五電位的內(nèi)引線。
25.根據(jù)權(quán)利要求23的半導(dǎo)體器件，其中，第一電路區(qū)是數(shù)字電路，而第二電路區(qū)是模擬電路。
26.根據(jù)權(quán)利要求23的半導(dǎo)體器件，包含多個(gè)第一和第四焊點(diǎn)。
27.一種半導(dǎo)體器件，它包含沿半導(dǎo)體芯片側(cè)邊排列在第一行上的第一和第二焊點(diǎn)；環(huán)繞半導(dǎo)體芯片排列的多個(gè)內(nèi)引線中的由第一焊線連接到第一焊點(diǎn)上的第一內(nèi)引線；上述多個(gè)內(nèi)引線中的由第二焊線連接到第二焊點(diǎn)上且鄰近第一內(nèi)引線的第二內(nèi)引線；在沿半導(dǎo)體芯片側(cè)邊的第二行上且位于第一焊點(diǎn)與第二焊點(diǎn)之間的第三焊點(diǎn)；以及沿半導(dǎo)體芯片排列在半導(dǎo)體芯片與第一和第二內(nèi)引線之間的第一匯流條；其中，第三焊點(diǎn)由通過(guò)第一焊線與第二焊線之間的第三焊線連接到第一匯流條。
28.根據(jù)權(quán)利要求27的半導(dǎo)體器件，其中，第一和第二焊點(diǎn)主要是信號(hào)焊點(diǎn)，第三焊點(diǎn)主要是饋送電源電位的焊點(diǎn)，且第一行被排列為比第二行更靠近半導(dǎo)體芯片的邊沿側(cè)上。
29.根據(jù)權(quán)利要求27的半導(dǎo)體器件，其中，第一和第二焊點(diǎn)主要是信號(hào)焊點(diǎn)，第三焊點(diǎn)主要是饋送電源電位的焊點(diǎn)，且第一行被排列為比第二行更靠近半導(dǎo)體芯片邊沿側(cè)上的內(nèi)側(cè)。
30.根據(jù)權(quán)利要求27的半導(dǎo)體器件，其中，第一和第二焊點(diǎn)被重復(fù)地排列在第一行上，且第三焊點(diǎn)被重復(fù)地排列在第二行上，從而形成鋸齒圖形的焊點(diǎn)排列。
31.一種半導(dǎo)體器件，它包含排列成環(huán)繞半導(dǎo)體芯片的多個(gè)內(nèi)引線；排列在半導(dǎo)體芯片的第一行上且由焊線連接到多個(gè)內(nèi)引線的多個(gè)輸入/輸出焊點(diǎn)；沿第一行方向排列在半導(dǎo)體芯片與多個(gè)內(nèi)引線之間且饋以第一電位的第一匯流條；沿第一行方向排列在半導(dǎo)體芯片與多個(gè)內(nèi)引線之間且饋以第二電位的第二匯流條；以及排列在多個(gè)輸入/輸出焊點(diǎn)中的每一個(gè)輸入/輸出焊點(diǎn)之間且由焊線連接到第一和第二匯流條的多個(gè)第一和第二電源焊點(diǎn)；其中，以輸入/輸出焊點(diǎn)、第一電源焊點(diǎn)、輸入/輸出焊點(diǎn)和第二電源焊點(diǎn)的順序進(jìn)行排列。
32.一種半導(dǎo)體器件，它包含包含在第一電位與第二電位之間具有電流通道的晶體管的第一電路區(qū)；包含在第三電位與第四電位之間具有電流通道的晶體管且具有降壓電路的第二電路區(qū)；將第一電位饋送到第一電路區(qū)的第一焊點(diǎn)；將第二電位饋送到第一電路區(qū)的第二焊點(diǎn)；由布線連接到降壓電路的第一選擇焊點(diǎn)；由布線連接到降壓電路的第二選擇焊點(diǎn)；排列成環(huán)繞包含第一和第二電路的半導(dǎo)體芯片的多個(gè)內(nèi)引線；第一匯流條，它排列在半導(dǎo)體芯片與多個(gè)內(nèi)引線之間，由焊線連接到第一焊點(diǎn)，且饋以第一電位；第二匯流條，它排列在半導(dǎo)體芯片與多個(gè)內(nèi)引線之間，由焊線連接到第二焊點(diǎn)，且饋以第二電位；第三匯流條，它排列在半導(dǎo)體芯片與多個(gè)內(nèi)引線之間，由焊線連接到第三焊點(diǎn)，且饋以第三電位；其中，當(dāng)?shù)谝贿x擇焊點(diǎn)通過(guò)焊線鍵合被連接到第一匯流條時(shí)，降壓電路對(duì)第一電位進(jìn)行降壓，并將第三電位饋送到第二電路，且當(dāng)?shù)诙x擇焊點(diǎn)通過(guò)焊線鍵合被連接到第三匯流條時(shí)，第三電位從第三匯流條被饋送到第二電路區(qū)而不通過(guò)降壓電路。
33.一種半導(dǎo)體器件，它包含形成為包括在第一電位與第二電位之間具有電流通道的晶體管的第一電路區(qū)；形成為包括在第三電位與第四電位之間具有電流通道的晶體管的第二電路區(qū)；多個(gè)內(nèi)引線；將第一電位饋送到第一電路區(qū)的第一焊點(diǎn)；將第二電位饋送到第一電路區(qū)的第二焊點(diǎn)；將第三電位饋送到第二電路區(qū)的第三焊點(diǎn)；將第四電位饋送到第二電路區(qū)的第四焊點(diǎn)；第一環(huán)狀匯流條，它排列成環(huán)繞包含第一和第二電路區(qū)以及第一和第四焊點(diǎn)的芯片外圍，并由焊線連接到第一和第三焊點(diǎn)；以及第二環(huán)狀匯流條，它排列成環(huán)繞包含第一和第二電路區(qū)以及第一和第四焊點(diǎn)的芯片外圍，并由焊線連接到第二和第四焊點(diǎn)；其中，借助于在第一環(huán)狀匯流條的與第一焊點(diǎn)接觸的部分和與第三焊點(diǎn)接觸的部分之間提供切口，來(lái)電隔離第一環(huán)狀匯流條，且借助于在第二環(huán)狀匯流條的與第二焊點(diǎn)接觸的部分和與第四焊點(diǎn)接觸的部分之間提供切口，來(lái)電隔離第二環(huán)狀匯流條。
34.根據(jù)權(quán)利要求33的半導(dǎo)體器件，其中，第一環(huán)狀匯流條的與第一焊點(diǎn)接觸的部分，具有提供有第一電位的內(nèi)引線區(qū)；第一環(huán)狀匯流條的與第三焊點(diǎn)接觸的部分，具有提供有第三電位的內(nèi)引線區(qū)；第一環(huán)狀匯流條的與第二焊點(diǎn)接觸的部分，由焊線連接到提供有第二電位的內(nèi)引線；且第二環(huán)狀匯流條的與第四焊點(diǎn)接觸的部分，由焊線連接到提供有第四電位的內(nèi)引線。
35.根據(jù)權(quán)利要求34的半導(dǎo)體器件，還包含用來(lái)將第五電位饋送到第一電路的第五焊點(diǎn)；用來(lái)將第六電位饋送到第二電路的第六焊點(diǎn)；以及第三環(huán)狀匯流條，它排列成環(huán)繞包含第一和第二電路區(qū)以及第一和第四焊點(diǎn)的芯片外圍，且由焊線連接到第五和第六焊點(diǎn)；其中，借助于在第三環(huán)狀匯流條的與第五焊點(diǎn)的連接部分和與第六焊點(diǎn)的連接部分之間提供切口，來(lái)電隔離第三環(huán)狀匯流條。
36.根據(jù)權(quán)利要求35的半導(dǎo)體器件，其中，第三環(huán)狀匯流條的與第五焊點(diǎn)的連接部分，由焊線連接到提供有第五電位的內(nèi)引線，且第三環(huán)狀匯流條的與第六焊點(diǎn)的連接部分，由焊線連接到提供有第六電位的內(nèi)引線。
37.根據(jù)權(quán)利要求33的半導(dǎo)體器件，其中，第一電路區(qū)是數(shù)字電路，而第二電路區(qū)是模擬電路。
38.根據(jù)權(quán)利要求33的半導(dǎo)體器件，包含多個(gè)第一和第四焊點(diǎn)。
39.根據(jù)權(quán)利要求33的半導(dǎo)體器件，其中，包含第一和第二電路區(qū)以及第一到第四焊點(diǎn)的半導(dǎo)體芯片、多個(gè)內(nèi)引線、第一和第二環(huán)狀匯流條以及焊線由樹(shù)脂包封。
40.一種半導(dǎo)體器件，它包含具有主面和背面的半導(dǎo)體芯片；多個(gè)內(nèi)引線和外引線；以及沿半導(dǎo)體芯片排列的一對(duì)匯流條；其中，半導(dǎo)體芯片包含形成在主面上的第一和第二電源電位用電極；以及經(jīng)由第一電源電位用電極電連接到一個(gè)匯流條且經(jīng)由第二電源電位用電極進(jìn)一步電連接到另一匯流條的電路；且外引線被分別耦合到該對(duì)匯流條的每一個(gè)匯流條上且分別耦合到該對(duì)匯流條上的外引線被鄰近排列。
41.根據(jù)權(quán)利要求40的半導(dǎo)體器件，其中的電路是模擬電路或差分放大電路。
42.根據(jù)權(quán)利要求41的半導(dǎo)體器件，其中的模擬電路從外部接收參考電平電位的電源。
43.一種半導(dǎo)體器件，它包含具有主面和背面的半導(dǎo)體芯片；多個(gè)內(nèi)引線和外引線；以及沿半導(dǎo)體芯片排列的一對(duì)匯流條；其中，半導(dǎo)體芯片包含信號(hào)電極和形成在主面上的第一和第二電源電位用電極；且經(jīng)由第一電源電位用電極電連接到一個(gè)匯流條且經(jīng)由第二電源電位用電極進(jìn)一步電連接到另一匯流條的電路；且外引線被分別耦合到該對(duì)匯流條的每一個(gè)匯流條上且分別耦合到該對(duì)匯流條上的外引線被排列在相對(duì)側(cè)上，將電連接到信號(hào)用電極的外引線夾在中間。
44.一種半導(dǎo)體器件，它包含具有主面、背面、以及形成在主面上的多個(gè)電極的半導(dǎo)體芯片；排列在半導(dǎo)體芯片外圍上的多個(gè)內(nèi)引線；分別與多個(gè)內(nèi)引線整體形成的多個(gè)外引線；分別連接多個(gè)電極和多個(gè)內(nèi)引線的多個(gè)鍵合焊線；連接到半導(dǎo)體芯片的片狀芯片安裝區(qū)；以及將多個(gè)內(nèi)引線中的每一個(gè)內(nèi)引線的前端連接到芯片安裝區(qū)的帶狀部件；其中，芯片安裝區(qū)小于半導(dǎo)體芯片的主面。
45.一種半導(dǎo)體器件，它包含具有主面、背面、以及形成在主面上的多個(gè)電極的半導(dǎo)體芯片；排列在半導(dǎo)體芯片外圍上的多個(gè)內(nèi)引線；分別與多個(gè)內(nèi)引線整體形成的多個(gè)外引線；分別連接多個(gè)電極和多個(gè)內(nèi)引線的多個(gè)鍵合焊線；連接到半導(dǎo)體芯片的片狀芯片安裝區(qū)；以及將多個(gè)內(nèi)引線中的每一個(gè)內(nèi)引線的前端連接到芯片安裝區(qū)的帶狀部件；其中，芯片安裝區(qū)大于半導(dǎo)體芯片的主面。
46.一種半導(dǎo)體器件，它包含具有主面和背面的半導(dǎo)體芯片；多個(gè)內(nèi)引線和外引線；沿半導(dǎo)體芯片排列的一對(duì)匯流條；以及用來(lái)包封半導(dǎo)體芯片和多個(gè)內(nèi)引線的樹(shù)脂包封材料；其中，外引線被分別耦合到該對(duì)匯流條。
47.根據(jù)權(quán)利要求46的半導(dǎo)體器件，其中，分別耦合到該對(duì)匯流條的外引線被鄰近排列。
48.根據(jù)權(quán)利要求46的半導(dǎo)體器件，其中，分別耦合到該對(duì)匯流條的外引線被排列在樹(shù)脂包封材料的角部處。
49.根據(jù)權(quán)利要求46的半導(dǎo)體器件，其中，分別耦合到該對(duì)匯流條的外引線被排列在樹(shù)脂包封材料側(cè)表面上的引線排列方向的中央。
50.根據(jù)權(quán)利要求46的半導(dǎo)體器件，其中，分別耦合到該對(duì)匯流條的外引線被排列在樹(shù)脂包封材料的4個(gè)角部處。
51.根據(jù)權(quán)利要求46的半導(dǎo)體器件，其中，分別耦合到該對(duì)匯流條的外引線從樹(shù)脂包封材料側(cè)表面上的多個(gè)位置突出。
全文摘要
借助于分隔和連接半導(dǎo)體芯片(22)內(nèi)部各個(gè)電路區(qū)的匯流條(21d)，本發(fā)明能夠?yàn)楦鱾€(gè)電路區(qū)供應(yīng)電源，此外，借助于進(jìn)一步形成能夠連接到匯流條(21d)而不管內(nèi)引線(21b)間距的最佳特性，借助于使焊點(diǎn)(22a)的間距小于內(nèi)引線(21b)的間距，或借助于將焊點(diǎn)(22a)形成為鋸齒排列，能夠增加電源焊點(diǎn)(22a)的數(shù)目，或能夠?qū)⒊Ｒ?guī)地用于電源的引線(21a)用于信號(hào)。
文檔編號(hào)H01L23/495GK1669138SQ0381662
公開(kāi)日2005年9月14日 申請(qǐng)日期2003年5月16日 優(yōu)先權(quán)日2002年6月5日
發(fā)明者佐佐木敏夫, 伊藤富士夫, 鈴木博通 申請(qǐng)人:株式會(huì)社瑞薩科技