專利名稱：集成電路及制造該集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路及制造該電路的方法，該集成電路及方法可特別應(yīng)用于射頻電路(RF電路)的開發(fā)與制造中的測試導(dǎo)通(test passes)。
背景技術(shù)：
目前，強大的通信技術(shù)和信息技術(shù)在經(jīng)濟和科技的所有重要領(lǐng)域都起著顯著作用。能夠在全球范圍不受位置限制地使用的并讓個人獲得各種信息的世界范圍的數(shù)字網(wǎng)絡(luò)正在建造過程中。在這種環(huán)境中，無線通信(由于它們都是可移動的)系統(tǒng)變得越來越重要。
無數(shù)利用這種技術(shù)的新型服務(wù)正在越來越多的投入使用，例如遠(yuǎn)程醫(yī)療和使用始終與網(wǎng)絡(luò)相連的膝上電腦進(jìn)行的移動數(shù)據(jù)通信。移動信息及通信系統(tǒng)將提高道路交通上的安全性和靈活性，例如使用車載防撞雷達(dá)和衛(wèi)星輔助導(dǎo)航系統(tǒng)。
發(fā)展的結(jié)果是必須使用更強大的具有高帶寬及越來越多頻段的射頻系統(tǒng)(RF系統(tǒng))，例如移動式無線電裝置(0.9和1.8-1.9GHZ)，衛(wèi)星控制導(dǎo)航系統(tǒng)(1.5-1.6，12，14GHZ)、WLANs(5.2GHZ的無線局域網(wǎng))，無線中繼站(例如38GHZ的移動無線基站)和77GHZ的防撞雷達(dá)。
迄今為止所使用的頻帶已經(jīng)被密集占用，不斷引入的利用射頻技術(shù)(RF技術(shù))的新型服務(wù)需要使用越來越高的頻段。然而，隨著頻率的增加，波長變得越來越短。一旦電路和元件的尺寸達(dá)到波長的量級，在設(shè)計電路時特別需要考慮傳輸時間效應(yīng)(propagation timeeffects)。由于這個原因，人們正在不斷嘗試將電路的尺寸做得越來越小。使用微波單片集成電路(MMIC＝Microwave Monolithic IntegratedCircuits)可以使這種尺寸上的減小成為可能。通過這種技術(shù)，可將所有需要制造的電路元件利用薄膜技術(shù)通過多道工序貼附到半導(dǎo)體材料上。由于不像在MIC(Microwave Integrated Circuits微波集成電路)中那樣使用混合元件，可以進(jìn)一步使電路小型化。同MIC相比，MMIC還具有其它優(yōu)點。由于沒有可能會脫離的后續(xù)的貼附元件，MMIC電路比MIC電路更可靠。MMIC的產(chǎn)品差異更小，因而能夠更好地重復(fù)制造。
迄今所建立的用于MMIC的布線技術(shù)是微帶布線(microstrip)。在這種布線的背面作了接地金屬處理，布線與元件貼附在正面。
在MMIC的開發(fā)過程中，電路的各部分，例如放大器、混頻器、連接器或功率分配器，通常被單獨測試。在射頻技術(shù)中，如果要測量這樣的射頻電路，所有的端口需要連接到測量裝置(如射頻探針)或者連接到一個端接，不用的端口需要在受控的無反射的基礎(chǔ)上被端接。然而，如果這些受控?zé)o反射端接沒有形成于芯片上，在后續(xù)工序很難再以受控方式連接未端接的端口，在毫米波范圍內(nèi)尤其如此。這種端口被隨后端接的情況被稱作片外端接(off-chiptermination)。已經(jīng)形成在芯片上的端接被稱作片上端接(on chiptermination)。由于采用片外端接時存在上述缺點，盡管片上端接要犧牲片外端接所具有的靈活性，將受控?zé)o反射端接事先集成于芯片上這種方式仍被經(jīng)常采用。在受控?zé)o反射的基礎(chǔ)上以要求質(zhì)量連接片上端接的缺點是放棄了靈活性由于使用片上端接時，也就是說當(dāng)測量過程中不使用的端口被采用永久的、集成的端接時，每個測量所需的端口端接都需要形成在芯片上。這意味著由于需要不同的端口端接，需要在測試芯片上多次設(shè)置相同的電路。
雖然也可以使用一種電子片上開關(guān)，但是由于這些非線性開關(guān)會帶來另一缺點，即當(dāng)使用這些開關(guān)時同樣難以產(chǎn)生匹配的無反射端接，同時又會引起失真，因此這種方式也很少被使用。
發(fā)明內(nèi)容
本發(fā)明的目的是開發(fā)一種集成電路以及制造這種電路的方法，該集成電路及方法可以克服上述缺點，尤其是關(guān)于芯片開發(fā)和芯片制造過程中的測試導(dǎo)通時的材料消耗和靈活性，本發(fā)明同時還提供了所需的各自匹配的無反射端接。
本發(fā)明的目的通過權(quán)利要求1和11的特征部分和前序部分的技術(shù)特征相互配合而實現(xiàn)。從屬權(quán)利要求中包含本發(fā)明的以下適當(dāng)改進(jìn)。
該集成電路的一個特別的優(yōu)點是該集成電路中至少一部分端口和/或微帶布線具有集成于芯片上的可去除、無反射端接。
本發(fā)明的一種制造集成電路的方法包括在集成電路制造的第一步，連同集成于芯片上的可去除、無反射端接提供該集成電路中至少一部分端口和/或微帶布線，第二步，從提供有集成于芯片上的可去除、無反射端接的端口和/或微帶布線的可指定選擇中去除該端接。
本發(fā)明的另一優(yōu)點是該集成電路具有MMIC電路的形態(tài)。同樣可視為優(yōu)點的是該集成電路具有射頻電路的形態(tài)。
本發(fā)明的集成電路的一個優(yōu)選實施例是該集成電路具有測試電路的形態(tài)。
同樣可視為優(yōu)點的是該集成電路內(nèi)的端口具有共面布線端口的形態(tài)。
本發(fā)明集成電路的另一優(yōu)點是該集成電路含有至少一個放大器和/或一個混頻器和/或一個連接器和/或一個功率分配器。
在本發(fā)明的一個優(yōu)選實施例中，該集成電路中所有的端口和/或微帶布線都具有集成于芯片上的可去除、無反射端接。
同樣可視為本發(fā)明電路的另一優(yōu)點是，設(shè)置于芯片上的輸入蘭格連接器(input Lange coupler)的至少一個端口具有集成于芯片上的可去除、無反射端接。
本發(fā)明的另一優(yōu)點是集成于芯片上的可去除、無反射端接具有吸收電阻的形態(tài)。
同樣可視為優(yōu)點的是，集成于芯片上的可去除、無反射端接關(guān)于射頻信號線對稱排列。
本發(fā)明方法的一個優(yōu)選實施例包括在根據(jù)權(quán)利要求11的方法的第一步驟中，為所有的端口和/或微帶布線提供集成于芯片上的可去除、無反射端接。
同樣可視為優(yōu)點的是，吸收電阻被用作集成于芯片上的可去除、無反射端接。
本發(fā)明方法的另一優(yōu)點是，集成于芯片上的可去除、無反射端接的位置及尺寸為作為無反射端接而進(jìn)行了最優(yōu)化。
可視為優(yōu)點的還有，集成于芯片上的可去除、無反射端接關(guān)于射頻信號線對稱排列。
本發(fā)明的又一優(yōu)點是，用激光去除集成于芯片上的可去除、無反射端接。
本發(fā)明的再一優(yōu)點是，在根據(jù)權(quán)利要求11的方法的第二步驟中，根據(jù)用于與射頻引線形成射頻接線線的測量布置的要求來選擇需要開放的端口和/或微帶布線。
本發(fā)明方法的一個優(yōu)選改進(jìn)中，在集成于芯片上的可去除、無反射端接被去除后，將集成電路中開放的端口和/或微帶布線連接到一個測試裝置上。據(jù)發(fā)現(xiàn)，在這種情況下，用射頻接線連接到測試裝置是有利的。
另外，在本發(fā)明方法的一個優(yōu)選改進(jìn)中，測試裝置被用來單獨測試集成電路的各部分，例如放大器、混頻器、連接器和/或功率分配器。
同樣可視為優(yōu)點的是，可通過去除集成于芯片上的可去除、無反射端接來規(guī)定集成電路的特性。
尤其是，在本發(fā)明方法的一個優(yōu)選改進(jìn)中，可通過去除集成于芯片上的可去除、無反射端接來規(guī)定混頻器的抑制邊帶。
本發(fā)明為集成于芯片上的射頻端口(RF端口)提供了一個端接，該端接適合用射頻探針(RF探針)形成接觸。如此，可以節(jié)省小塊(tile)上的很大面積。所謂小塊(tile)是指可用于設(shè)計新芯片的(有限)區(qū)域，在開發(fā)過程中用于測試導(dǎo)通的有限區(qū)域。
例如對于n端口的裝置，盡管傳統(tǒng)上需要n×(n-1)/2個測試對象，然而使用本發(fā)明時確實僅需要一個測試對象。
本發(fā)明也可以用于在MMIC電路上提供可選擇的射頻端口，該端口可根據(jù)要求有選擇地開放，同時剩余端口保持端接狀態(tài)。本發(fā)明不僅可用于開發(fā)射頻電路，還可以在制造這些電路時使用，例如通過連接輸入蘭格連接器(input Lange coupler)的兩個端口中的一個，同時保持另外一個端接來選擇混頻器的抑制邊帶。
通過附屬權(quán)利要求所引用的特征可以發(fā)現(xiàn)本發(fā)明的有益改進(jìn)。
下面將利用一個如至少部分附圖中所示的具體實施例對本發(fā)明進(jìn)行更詳細(xì)的描述。
圖1表示一種傳統(tǒng)的射頻探針墊(RF探針墊)的設(shè)計。
圖2表示具有可去除端接的射頻探針墊設(shè)計。
圖3表示為檢查端接質(zhì)量而將端口端接時的傳輸衰減曲線。
圖4表示端接被激光燒除后的傳輸衰減曲線。
具體實施例方式
下面將利用射頻電路的一個連接器設(shè)計解釋本發(fā)明的具體實施例。然而，本發(fā)明并不只適用于該特例，而是普遍適用于芯片開發(fā)，也適用于芯片的制造過程，例如選擇集成混頻器的上、下邊帶。
通常只有一個限定的區(qū)域(小塊(tile)或網(wǎng)格(reticle))用于設(shè)計新的芯片。該小塊(tile)或網(wǎng)格(reticle)與光掩膜相對應(yīng)，在該光掩膜上可容納多個不同的芯片設(shè)計。晶圓上可設(shè)置多個這樣的光掩膜。因此，通過該設(shè)計最后可以獲得大量相同的芯片。迄今為止，對于每一個需要測試的連接器測量端口組合，都必須在小塊(tile)上各提供一個連接器。若采用本發(fā)明的方法，確切地說，則僅需設(shè)計一個連接器。根據(jù)不同的測量需要，隨后可以同樣地產(chǎn)生大量其端口能夠以不同方式開放的拷貝。到目前為止，對于一個n端口連接器，如果所有的端口組合(n×(n-1)/2種組合)都要進(jìn)行測試，則對于所有的n×(n-1)/2種變化只需要一個專門的連接器設(shè)計，該設(shè)計隨后也可以提供大量拷貝，通常多于所需數(shù)量。因而可以節(jié)省小塊(tile)的表面積。當(dāng)然，最終結(jié)果是節(jié)省了相應(yīng)的芯片面積。
為克服上述這些缺點，特別是為了不再需要多次將相同電路設(shè)置在(測試)芯片上，本發(fā)明提出了一種集成于芯片的各端口的可去除、無反射端接。
本發(fā)明的可去除端接可用作例如微帶布線1和/或共面布線端口的端接，該微帶布線1和/或共面布線端口能夠開放以允許射頻接線到該端口。這意味著對于任何測量布置可使用一個單電路(singlecircuit)，其端口上分別設(shè)有集成于芯片上的可去除、無反射端接。因而，這種適用于形成與射頻接線接觸的受控端接可以在為開發(fā)目的進(jìn)行導(dǎo)通測試(test passes)時降低小塊(tile)上的面積需求，從而最后減小芯片的面積需求(在芯片制造中，一個晶圓上通常制造多個相同的芯片，但芯片面積是有限的)。通常，有效的做法是，在MMIC上獲得可根據(jù)不同測量要求有選擇地開放端口而同時使其它端口保持端接。如上面對邊帶混頻器的邊帶抑制的例子所示，在芯片制造的應(yīng)用中本發(fā)明被發(fā)現(xiàn)同樣具有優(yōu)點。
為了能夠開放端口以實現(xiàn)射頻接觸(射頻探測)，需要將本發(fā)明的端接去除。該端接取代上述的電子非線性開關(guān)，并避免了該開關(guān)的缺點。在使用本發(fā)明的集成于芯片上的可去除、無反射端接時，可以通過激光對該吸收電阻2進(jìn)行機械切除，最后剩余部分就是可用于射頻探測的標(biāo)準(zhǔn)結(jié)構(gòu)。當(dāng)該電阻2通過用激光切除電阻鍍層的方法去除時，該射頻端口開放，由測量裝置與之接觸。
對于這種端接，在端口上加端接時，射頻端口應(yīng)當(dāng)以真正受控的方式端接，而去除端接時又需要保證真正的無損耗傳輸。這種場合需要解決的最難的問題是通過僅貼附一個以受控方式端接的電阻2就能夠?qū)⒄５纳漕l接線轉(zhuǎn)換成一個良好的吸收器。
圖2例示了一種這樣的吸收器。在該例中，MMIC基板以平面示意圖的方式表示，該MMIC基板的下表面進(jìn)行了金屬化處理并用作“地”。另外，圖2示出了位置標(biāo)志3，對用于射頻探針的連接該標(biāo)志為正常，但也可以省略。用于形成射頻觸點4的觸墊通過通孔5連接到下面的地線。兩個電阻2關(guān)于RF信號線對稱排列，而用于形成射頻觸點4的觸墊的金屬形狀與傳統(tǒng)的制作RF觸點4的連接形狀(與圖1比較)相同。在這種情況下，如圖3所示，該電阻2的位置以及尺寸已經(jīng)進(jìn)行最優(yōu)化以產(chǎn)生受控端接。圖4所示的是當(dāng)端接被去除時的傳輸。在這種情況下，出現(xiàn)了通常0.1dB到0.3dB的很小數(shù)量的衰減，該衰減是由當(dāng)電阻2被激光去除后基板材料的微小傳導(dǎo)性引起的。然而，對于測量目的來說，這樣的射頻接線已經(jīng)足夠。
多端口的典型測量通過如下步驟進(jìn)行對于每個小塊(tile)，也就是說在限定的設(shè)計區(qū)域上都有一個連接器設(shè)計，例如，其中所有的端口都被集成于芯片上的本發(fā)明的可去除、無反射端接所連接。然而，通過這一個設(shè)計可以獲得多個(例如m個)芯片。在這種情況下，使用傳統(tǒng)方法要有m倍的n×(n-1)/2個連接器。相比之下，現(xiàn)在只需要m個拷貝。
對于要被測量的測量端口的每一種組合，每次至少從一個拷貝去除相應(yīng)的端接。結(jié)果，獲得所必需的n×(n-1)/2個測量對象。
公式n×(n-1)/2是這樣得到的例如，對于四端口連接器，需要六個組合
端口1<———>端口2端口1<———>端口3端口1<———>端口4端口2<———>端口3端口2<———>端口4端口3<———>端口4有大量實際連接器存在時，設(shè)計的數(shù)量可利用對稱性減少，不過至少需要兩種設(shè)計。
本發(fā)明不局限于說明書描述的具體實施例。相反，在不脫離本發(fā)明范圍的情況下，可以通過組合和修改上述方法及特征而產(chǎn)生其它不同的實施例。
權(quán)利要求
1.一種具有至少一個微帶布線和至少一個端口的集成電路，其特征在于所述集成電路中的至少一部分端口和/或微帶布線(1)具有集成在芯片上的可去除、無反射端接。
2.如權(quán)利要求1所述的集成電路，其特征在于所述集成電路具有MMIC電路的形態(tài)。
3.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于所述集成電路具有射頻電路的形態(tài)。
4.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于所述集成電路具有測試電路的形態(tài)。
5.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于所述集成電路中的端口具有共面布線端口的形態(tài)。
6.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于所述集成電路至少包括-一個放大器和/或-一個混頻器和/或-一個連接器和/或-一個功率分配器。
7.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于所述集成電路中的所有端口和/或微帶布線(1)都有一個集成在芯片上的可去除、無反射端接。
8.如權(quán)利要求6所述的集成電路，其特征在于設(shè)置在芯片上的輸入蘭格連接器中至少有一個端口具有一個集成于芯片上的可去除、無反射端接。
9.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于所述集成于芯片上的可去除、無反射端接具有吸收電阻(2)的形態(tài)。
10.如上述權(quán)利要求中任意一項所述的集成電路，其特征在于集成于芯片上的可去除、無反射端接關(guān)于射頻信號線對稱布置。
11.一種制造集成電路的方法，其特征在于第一步驟，為所述集成電路中的至少一部分端口和/或微帶布線(1)提供集成在芯片上的可去除、無反射端接；第二步驟，從設(shè)有集成在芯片上的可去除、無反射端接的端口或微帶布線的可指定選擇中去除該端接。
12.如權(quán)利要求11所述的方法，其特征在于在權(quán)利要求11所述方法的第一步驟中，所述集成電路中的所有端口和/或微帶布線(1)均設(shè)有集成在芯片上的可去除、無反射端接。
13.如權(quán)利要求11或12所述的方法，其特征在于吸收電阻(2)用作集成在芯片上的可去除、無反射端接。
14.如權(quán)利要求11至13中任意一項所述的方法，其特征在于集成在芯片上的可去除、無反射端接的位置和尺寸被最優(yōu)化以作為無反射端接。
15.如權(quán)利要求11至14中任意一項所述的方法，其特征在于集成在芯片上的可去除、無反射端接關(guān)于射頻信號線對稱布置。
16.如權(quán)利要求11至15中任意一項所述的方法，其特征在于集成在芯片上的可去除、無反射端接用激光去除。
17.如權(quán)利要求11至16中任意一項所述的方法，其特征在于要開放的端口和/或微帶布線(1)在權(quán)利要求11所述方法的第二步驟中基于可用于與射頻接線形成接觸的測量布置的要求進(jìn)行選擇。
18.如權(quán)利要求11至17中任意一項所述的方法，其特征在于在所述集成在芯片上的可去除、無反射端接被去除后，將所述集成電路中當(dāng)前開放的端口和/或微帶布線與一個測量裝置相連接。
19.如權(quán)利要求11至18中任意一項所述的方法，其特征在于射頻接線用作到所述測量裝置的接線。
20.如權(quán)利要求11至19中任意一項所述的方法，其特征在于所述測量裝置用于單獨地測試所述集成電路的單個部件，例如放大器、混頻器、連接器和/或功率分配器。
21.如權(quán)利要求11至20中任意一項所述的方法，其特征在于通過去除集成在芯片上的可去除、無反射端接，規(guī)定所述集成電路的性質(zhì)。
22.如權(quán)利要求11至21中任意一項所述的方法，其特征在于通過去除集成在芯片上的可去除、無反射端接，規(guī)定混頻器的受抑制邊帶。
全文摘要
本發(fā)明涉及一種具有至少一個微帶布線和至少一個端口的集成電路以及制造該集成電路的方法，該電路及方法特別用于芯片制造以及制造過程中為開發(fā)目的而進(jìn)行的導(dǎo)通測試。本發(fā)明為集成電路的至少一部分端口和/或微帶電路(1)提供集成于芯片上的可去除、無反射端接。在本發(fā)明方法的第一步驟中，為集成電路的至少一部分端口和/或微帶布線(1)提供集成于芯片上的可去除、無反射端接，在第二步驟中，從集成于芯片上的可移除、無反射端子的端口和/或微帶布線(1)的可指定選擇中去除該端接。
文檔編號H01L23/66GK1672288SQ03818486
公開日2005年9月21日 申請日期2003年5月27日 優(yōu)先權(quán)日2002年6月6日
發(fā)明者S·克恩 申請人:馬科尼通訊股份有限公司