專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及適用于焊盤被減小了的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
專利文獻(xiàn)1特開2003-068736號(hào)公報(bào)以往，設(shè)置在半導(dǎo)體裝置中的焊盤(Al電極)的尺寸隨著其間隔(間距)變窄而被縮小。通常，在半導(dǎo)體裝置中，形成有用以覆蓋焊盤鈍化膜，在該鈍化膜上形成有露出各焊盤的一部分的開口部。
但是，在焊盤上形成凸起之前進(jìn)行探測檢查的半導(dǎo)體裝置中，探測檢查的條件(探針的精度等)依賴于形成有開口部以便露出焊盤的鈍化膜的所述開口部的大小。例如，當(dāng)焊盤的間距小于等于30μm時(shí)，在鈍化膜上形成的開口部為邊長為15μm左右的正方形形狀。在此情況下，必須將在探測檢查中使用的探針的尖端直徑總是保持為小于等于10μm，但這種探針的成本極高，不適合批量生產(chǎn)。
并且，在保持高的定位精度的狀態(tài)下，為了使探針的數(shù)量達(dá)到100～1000個(gè)左右，不得不降低探針的強(qiáng)度。這是因?yàn)椋瑸榱吮３指叩亩ㄎ痪?在三個(gè)相互正交的方向上的精度)，要求小于等于亞微米(submicron)的精度。
由于這些情況，現(xiàn)狀為，在焊盤被減小時(shí)，探測檢查變得困難，探測檢查的成本升高，在有多個(gè)焊盤在一個(gè)方向上并列排列的半導(dǎo)體裝置中，尤其如此。
另一方面，即使在焊盤上形成了凸起后再進(jìn)行探測檢查的半導(dǎo)體裝置中，為了進(jìn)行探測檢查，也要將正方形形狀的焊盤的邊長限制在20μm～30μm左右，將間距限制在30μm～40μm左右。另外，在這樣的半導(dǎo)體裝置中，在形成凸起之后的檢查中即使發(fā)現(xiàn)了缺陷，也難以判斷該缺陷是在凸起形成之前就存在的缺陷，還是在凸起形成時(shí)產(chǎn)生的缺陷。

發(fā)明內(nèi)容
本發(fā)明是鑒于該問題而提出的，其目的在于提供一種即使減小了焊盤也能夠在形成凸起之前很容易地進(jìn)行探測檢查的半導(dǎo)體裝置及其制造方法。
本發(fā)明的發(fā)明者為解決上述問題，進(jìn)行了認(rèn)真細(xì)致的研究，結(jié)果設(shè)想了以下所示的本發(fā)明的各種實(shí)施方式。
本發(fā)明的半導(dǎo)體裝置具有形成在半導(dǎo)體基板上的半導(dǎo)體元件、和與所述半導(dǎo)體元件連接的焊盤，并且用第1鈍化膜覆蓋形成有所述半導(dǎo)體元件的區(qū)域，露出所述焊盤的整個(gè)表面。
另外，在本發(fā)明的半導(dǎo)體裝置的制造方法中，在半導(dǎo)體基板上形成半導(dǎo)體元件之后，形成與所述半導(dǎo)體元件連接的焊盤。然后，形成覆蓋形成有所述半導(dǎo)體元件的區(qū)域的第1鈍化膜，露出所述焊盤的整個(gè)表面。
根據(jù)本發(fā)明，由于焊盤的整個(gè)表面從第1鈍化膜中露出，因此即使不使用精度極高的探針也能夠在形成凸起之前進(jìn)行探測檢查。并且，在進(jìn)行了探測檢查之后，可以形成(例如)覆蓋焊盤的一部分的第2鈍化膜。


圖1A和圖1B～圖4A和圖4B是按工序順序來示出本發(fā)明的第1實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖5A和圖5B～圖7A和圖7B是按工序順序來示出本發(fā)明的第2實(shí)施方式的半導(dǎo)體裝置的制造方法的圖。
圖8是示出本發(fā)明的第3實(shí)施方式的半導(dǎo)體裝置的制造方法的截面圖。
圖9A～圖9F是按工序順序示出形成凸起的方法的截面圖。
具體實(shí)施例方式
(第1實(shí)施方式)首先對(duì)本發(fā)明的第1實(shí)施方式進(jìn)行說明。其中，為了方便起見，這里對(duì)將半導(dǎo)體裝置的結(jié)構(gòu)和其制造方法一起進(jìn)行說明。圖1A和圖1B～圖4A和圖4B是按照工序順序示出本發(fā)明的第1實(shí)施方式的半導(dǎo)體裝置的制造方法的圖，圖1A～圖4A是俯視圖，圖1B～圖4B是沿著圖1A～圖4A中的I-I線的截面圖。
在第1實(shí)施方式中，如圖1A和圖1B所示，首先在半導(dǎo)體基板的上面形成晶體管等半導(dǎo)體元件(圖中未示出)，然后形成覆蓋該半導(dǎo)體元件的絕緣膜1。而且，在圖1A和圖1B～圖4A和圖4B中僅示出相當(dāng)于一個(gè)LSI(Large Scale Integration，大規(guī)模集成電路)芯片的區(qū)域，但一個(gè)半導(dǎo)體基板(晶片)上可設(shè)置多個(gè)芯片形成預(yù)定區(qū)域，在各芯片形成預(yù)定區(qū)域內(nèi)，劃分出形成有所述半導(dǎo)體元件的內(nèi)部元件區(qū)域11和輸入輸出區(qū)域12，輸入輸出區(qū)域12中設(shè)有用于在所述半導(dǎo)體元件和外部電源及電路等之間進(jìn)行信號(hào)的輸入輸出的輸入輸出端子(凸起)。輸入輸出區(qū)域12例如被設(shè)置成將內(nèi)部元件區(qū)域11夾在中間地在2個(gè)部位相互并行地延伸。
接著，在絕緣膜1上形成用于連接其后形成的輸入輸出端子和內(nèi)部元件區(qū)域11內(nèi)的半導(dǎo)體元件的觸點(diǎn)插頭(圖中未示出)。然后，如圖1A和圖1B所示，在輸入輸出區(qū)域12內(nèi)，在絕緣膜1的上面形成多個(gè)焊盤2、電源線(圖中未示出)和引出布線(圖中未示出)。焊盤2例如由Al制成。同時(shí)，焊盤2例如通過引出布線和電源線等與在絕緣膜1上形成的觸點(diǎn)插頭相連接。
之后，如圖2A和圖2B所示，在整個(gè)表面上形成鈍化膜3，在鈍化膜3上形成露出所有焊盤2的開口部3a。例如可以使用SiN膜作為鈍化膜3，例如可以使用高密度等離子法作為形成該鈍化膜的方法。開口部3a的平面形狀例如是帶狀。這種狀態(tài)下的半導(dǎo)體裝置也可以進(jìn)行轉(zhuǎn)讓、租賃等。
接著，如圖3A和圖3B所示，在整個(gè)表面上形成鈍化膜4。例如可以使用SiN膜作為鈍化膜4，可以使用(例如)高密度等離子法作為形成該鈍化膜4方法。然后，在鈍化膜4上為每個(gè)焊盤2都形成露出焊盤2的中央部的開口部4a。開口部4a的平面形狀例如是正方形形狀。
接著，如圖4A和圖4B所示，在每個(gè)焊盤2上形成凸起5。這樣就完成了半導(dǎo)體裝置。
在該第1實(shí)施方式中，在鈍化膜3上形成有開口部3a的狀態(tài)下，可以進(jìn)行探測檢查。當(dāng)在該狀態(tài)下進(jìn)行探測檢查時(shí)，因?yàn)楹副P2的整個(gè)表面都露出，所以探針與焊盤2接觸的概率升高，可以進(jìn)行精確的檢查。因此，不需要探針的高精度，就可以進(jìn)一步減小焊盤，或者使間隔變窄。
并且，通過在形成凸起5之前進(jìn)行檢查，可以確定在凸起5形成之前已經(jīng)產(chǎn)生的缺陷。因此，還可以保證形成凸起5之前的半導(dǎo)體裝置的可靠性為何種程度。即，即使在形成了凸起5后所進(jìn)行的檢查中發(fā)現(xiàn)了缺陷的情況下，也能夠判別該缺陷是在凸起5形成前就存在的缺陷還是在凸起5形成時(shí)產(chǎn)生的缺陷。
并且，如上所述完成后的半導(dǎo)體裝置，例如通過TAB(Tape AutomatedBonding帶自動(dòng)化鍵合)接合到帶載(tape carrier)上，或者應(yīng)用到COF中(Chip On Film，薄膜上芯片)。
(第2實(shí)施方式)接著說明本發(fā)明的第2實(shí)施方式。其中，為了方便起見，這里對(duì)半導(dǎo)體裝置的結(jié)構(gòu)和其制造方法一起進(jìn)行說明。圖5A和圖5B～圖7A和圖7B是按照工序順序示出本發(fā)明的第2實(shí)施方式的半導(dǎo)體裝置的制造方法的圖，圖5A～圖7A是俯視圖，圖5B～圖7B是沿著5A～圖7A中的II-II線的截面圖。并且，圖5A和圖5B～圖7A和圖7B中僅示出輸入輸出區(qū)域12。
如圖5A和圖5B所示，第2實(shí)施方式中，和第1實(shí)施方式一樣地進(jìn)行直到在絕緣膜1上形成觸點(diǎn)插頭(圖中未示出)為止的處理。接著，在輸入輸出區(qū)域12內(nèi)，在絕緣膜1上形成多個(gè)焊盤8、電源線6和引出布線7。
在本實(shí)施方式中，使焊盤8的平面形狀為長方形形狀，配置成其短邊和焊盤8的排列方向平行。并且電源線6配置成向焊盤8的排列方向延伸，焊盤8和第1實(shí)施方式中一樣，例如經(jīng)由引出布線7和電源線6等與在絕緣膜1上形成的觸點(diǎn)插頭相連接。
接著，在整個(gè)表面上形成鈍化膜3，在鈍化膜3上形成露出所有焊盤2的開口部3a。該開口部3a的平面形狀例如是帶狀。和第1實(shí)施方式一樣，該狀態(tài)下的半導(dǎo)體裝置也可以進(jìn)行轉(zhuǎn)讓、租賃等。
并且，在形成了開口部3a后，也可以進(jìn)行探測檢查。在進(jìn)行探測檢查時(shí)，例如，將探針按壓在從焊盤8的中心起靠近電源線6側(cè)的位置上。然后，進(jìn)行探測檢查。其結(jié)果，如圖6A和圖6B所示，在焊盤8上形成探針的痕跡9。
在進(jìn)行了探測檢查后，如圖7A和圖7B所示，在整個(gè)面上形成鈍化膜4。然后，在鈍化膜4上，對(duì)每個(gè)焊盤8形成露出從焊盤8的中心起遠(yuǎn)離電源線6的區(qū)域的開口部4a。開口部4a的平面形狀，例如是正方形形狀。其結(jié)果，探針的痕跡9被鈍化膜4完全覆蓋。
然后，和第1實(shí)施方式一樣，在每個(gè)焊盤8上形成凸起(圖中未示出)。這樣就完成了半導(dǎo)體裝置。
根據(jù)該第2實(shí)施方式，不僅可得到與第1實(shí)施方式一樣的效果，還可以利用鈍化膜4可靠地覆蓋因按壓探針?biāo)纬傻暮圹E9。因此，避免了在痕跡9上形成凸起。當(dāng)在探針的痕跡9上形成凸起時(shí)，有時(shí)會(huì)使凸起會(huì)發(fā)生變形，或者TAB(Tape Automated Bonding)時(shí)的拉伸強(qiáng)度不夠。對(duì)此，本實(shí)施方式中，如上所述，由于凸起沒有形成在探針的痕跡9上，所以可以避免這種問題于未然。
(第3實(shí)施方式)下面說明本發(fā)明的第3實(shí)施方式。其中，為了方便起見，在這里對(duì)半導(dǎo)體裝置的結(jié)構(gòu)和其制造方法一起進(jìn)行說明。圖8是示出本發(fā)明的第3實(shí)施方式的半導(dǎo)體裝置的制造方法的截面圖。并且，圖8中只示出輸入輸出區(qū)域12。
如圖8所示，在第3實(shí)施方式中，和第1實(shí)施方式一樣地進(jìn)行到在絕緣膜1上形成觸點(diǎn)插頭(圖中未示出)為止的處理。接著，在輸入輸出區(qū)域12內(nèi)，在絕緣膜1上形成多個(gè)焊盤10、電源線6和引出布線7。
在本實(shí)施方式中，使焊盤10的平面形狀為正方形形狀。并且，將電源線6配置成向焊盤10的排列方向延伸，焊盤10和第1實(shí)施方式一樣，例如經(jīng)由引出布線7和電源線6等與在絕緣膜1上形成的觸點(diǎn)插頭相連接。
接著，在整個(gè)表面上形成鈍化膜3，在鈍化膜3上形成露出所有焊盤2的開口部3a。該開口部3a的平面形狀例如是帶狀。和第1實(shí)施方式一樣，該狀態(tài)下的半導(dǎo)體裝置也可以進(jìn)行轉(zhuǎn)讓和租賃等。
并且，在形成開口部3a后，也能夠進(jìn)行探測檢查。在進(jìn)行探測檢查時(shí)，例如，將探針按壓在沿焊盤10的排列方向與焊盤10的中心相偏離的位置。然后，進(jìn)行探測檢查。其結(jié)果，如圖8所示，在焊盤8上形成探針的痕跡9。
在進(jìn)行了探測檢查后，和第1實(shí)施方式一樣，在整個(gè)面上形成鈍化膜(圖中未示出)。接著，在鈍化膜上為每個(gè)焊盤10形成露出從焊盤10的中心起偏離痕跡9的區(qū)域(開口部形成預(yù)定部21)的開口部(圖中未示出)。開口部4a的平面形狀例如是長方形形狀。其結(jié)果，和第2實(shí)施方式一樣，探針的痕跡9被鈍化膜完全覆蓋。
根據(jù)這種第3實(shí)施方式，可得到與第2實(shí)施方式一樣的效果。
并且，可以通過層疊多個(gè)Al膜來形成焊盤、引出布線和電源線。例如在由3片Al膜形成焊盤的情況下，引出布線可以和構(gòu)成焊盤的3片Al膜中的位于最下面的Al膜同時(shí)形成，電源線可以和構(gòu)成焊盤的3片Al膜中的除位于最上面的Al膜之外的另外2片Al膜同時(shí)形成。
這里對(duì)形成凸起的方法進(jìn)行說明。其中，這里，對(duì)形成圖9A所示的結(jié)構(gòu)后的工序進(jìn)行說明。在圖9A所示的狀態(tài)下，在半導(dǎo)體基板(圖中未示出)的表面等上形成有半導(dǎo)體元件(圖中未示出)，在這些元件的上方，形成有埋入了阻擋層金屬(barrier metal)膜52和鎢插頭53的SiN膜51。在SiN膜51上面層疊有阻擋層金屬膜54、金屬布線55和阻擋層金屬膜56。在SiN膜51上還層疊有覆蓋阻擋層金屬膜54、金屬布線55和阻擋層金屬膜56的CVD絕緣膜57和SiN膜58。CVD絕緣膜57和SiN膜58中埋入有阻擋層金屬膜59和鎢插頭60。SiN膜58上面層疊有阻擋層金屬膜61、例如由AlCu合金形成的焊盤62和阻擋層金屬膜63。SiN膜58上面還層疊有覆蓋阻擋層金屬膜61、焊盤62和阻擋層金屬膜63的CVD絕緣膜64和SiN膜65。CVD絕緣膜57和64例如是高密度等離子氧化膜。并且，在SiN膜65上面有選擇地形成多晶酰亞胺被覆膜66。在阻擋層金屬膜63、CVD絕緣膜64和SiN膜65上形成有露出焊盤62的開口部。
在形成這樣的結(jié)構(gòu)后，如圖9B所示，在整個(gè)表面上形成電鍍電極用的阻擋層金屬膜67。
接著，如圖9C所示，形成覆蓋多晶酰亞胺被覆膜66的抗蝕掩膜68。此時(shí)，在抗蝕掩膜68上形成整合在露出焊盤62的開口部的開口部。
接著，如圖9D所示，在抗蝕掩膜68的開口部以及阻擋層金屬膜63、CVD絕緣膜64和SiN膜65的開口部內(nèi)利用電鍍法形成凸起69。凸起69例如由Au制成。
之后，如圖9E所示，除去抗蝕掩膜68。
然后，如圖9F所示，除去露在凸起69之外的阻擋層金屬膜67。
另外，也可以不形成多晶酰亞胺被覆膜66。并且，在圖9A中，鎢插頭53和60位于形成有凸起69的區(qū)域的正下面，但是它們的形成位置并不因此受限。
如以上的詳細(xì)說明，根據(jù)本發(fā)明，由于焊盤的整個(gè)表面從第1鈍化膜露出，因此即使不采用精度極高的探針也能夠在凸起形成前容易地進(jìn)行探測檢查。因此，能夠保證凸起形成前的狀態(tài)的可靠性。并且，即使在由于探測檢查在凸起上形成探針的痕跡的情況下，如果采用其后形成的第2鈍化膜將痕跡覆蓋，也可以避免凸起變形和接合時(shí)的拉伸強(qiáng)度不夠等問題。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具有形成在半導(dǎo)體基板上的半導(dǎo)體元件；與所述半導(dǎo)體元件連接的焊盤；第1鈍化膜，其覆蓋形成有所述半導(dǎo)體元件的區(qū)域，露出所述焊盤的整個(gè)表面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，具有第2鈍化膜，所述第2鈍化膜形成在所述第1鈍化膜的上面，覆蓋形成有所述半導(dǎo)體元件的區(qū)域和所述焊盤的緣部，露出所述焊盤的一部分。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，在所述焊盤上形成有探針的痕跡；所述第2鈍化膜覆蓋所述痕跡。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，在一個(gè)方向上設(shè)置有多個(gè)所述焊盤；所述焊盤的從所述第2鈍化膜中露出的部分和所述痕跡排列在與所述焊盤的排列方向平行的方向上。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述焊盤在一個(gè)方向上設(shè)置有多個(gè)；所述焊盤的從所述第2鈍化膜中露出的部分和所述痕跡排列在與所述焊盤的排列方向正交的方向上。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，所述焊盤的平面形狀為向與所述焊盤的排列方向正交的方向延伸的長方形。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1鈍化膜是SiN膜。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，所述第2鈍化膜是SiN膜。
9.一種半導(dǎo)體裝置的制造方法，其特征在于，具有下列工序在半導(dǎo)體基板上形成半導(dǎo)體元件的工序；形成與所述半導(dǎo)體元件連接的焊盤的工序；形成覆蓋形成有所述半導(dǎo)體元件的區(qū)域的第1鈍化膜，露出所述焊盤的整個(gè)表面的工序。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，形成所述第1鈍化膜的工序包括形成覆蓋形成有所述半導(dǎo)體元件的區(qū)域和所述焊盤的第1膜的工序；在所述第1膜上形成露出所述焊盤的整個(gè)表面的開口部的工序。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，具有在所述第1鈍化膜的上面形成覆蓋形成有所述半導(dǎo)體元件的區(qū)域和所述焊盤的緣部的第2鈍化膜、使所述焊盤的一部分露出的工序。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，形成所述第2鈍化膜的工序包括形成覆蓋形成有所述半導(dǎo)體元件的區(qū)域和所述焊盤的第2膜的工序；在所述第2膜上形成露出所述焊盤的一部分的開口部的工序。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，當(dāng)在所述焊盤上形成有探針的痕跡時(shí)，所形成的所述第2鈍化膜覆蓋所述痕跡。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于，在一個(gè)方向上并列形成多個(gè)所述焊盤；形成所述第2鈍化膜，使得所述焊盤的從所述第2鈍化膜露出的部分和所述痕跡排列在與所述焊盤的排列方向平行的方向上。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于，在一個(gè)方向上并列形成多個(gè)所述焊盤；形成所述第2鈍化膜，使得所述焊盤的從所述第2鈍化膜露出的部分和所述痕跡排列在與所述焊盤的排列方向正交的方向上。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法，其特征在于，使所述焊盤的平面形狀為向與所述焊盤的排列方向正交的方向延伸的長方形。
17.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于，形成SiN膜作為所述第1鈍化膜。
18.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，形成SiN膜作為所述第2鈍化膜。
全文摘要
一種制造半導(dǎo)體裝置的方法，包括以下步驟在絕緣膜(1)上形成多個(gè)焊盤(2)；在其整個(gè)表面上形成鈍化膜(3)；在鈍化膜(3)上形成露出所有焊盤(2)的開口部(3a)；在其整個(gè)表面上形成其他鈍化膜，在該鈍化膜上為每個(gè)焊盤(2)形成露出焊盤(2)的中央部的開口部。從而能夠在鈍化膜(3)上形成有開口部(3a)的狀態(tài)下進(jìn)行探測檢查。當(dāng)在該狀態(tài)下進(jìn)行探測檢查時(shí)，由于焊盤(2)的整個(gè)面都露出，因此探針與焊盤(2)接觸的概率升高，能夠進(jìn)行精確的檢查。因此，可以進(jìn)一步減小焊盤，或者使間距變窄，而不需要高精度的探針。
文檔編號(hào)H01L23/485GK1695239SQ0382495
公開日2005年11月9日 申請(qǐng)日期2003年4月15日 優(yōu)先權(quán)日2003年4月15日
發(fā)明者佐竹信夫 申請(qǐng)人:富士通株式會(huì)社