專利名稱:集成電路絕緣工藝方法
概括地說，本發(fā)明屬于集成電路領(lǐng)域，更具體地說，本發(fā)明涉及應用于具有亞微米線度的超大規(guī)模集成電路的一種絕緣工藝方法。
在集成電路技術(shù)中，有必要將有源器件的有源區(qū)(或稱“壕狀區(qū)”(moat regions))互相隔開。在使用MOS工藝的大規(guī)模集成電路和超大規(guī)模集成電路中，通常是采用LOCOS(硅的局部氧化)的方法來完成有源區(qū)的絕緣的。為實施LOCOS方法，要使用一種在一塊薄的氧化物塊的表面上的呈一定圖案的氮化物，把將作為壕狀區(qū)的硅基片區(qū)域覆蓋住。通過將硅基片的未覆蓋區(qū)域暴露在一高溫氧化環(huán)境之中，使僅僅在被暴露的區(qū)域內(nèi)才能形成一個相對較厚的場氧化物(field oxide)。
然而，該LOCOS工藝不僅在被暴露的硅區(qū)域的豎直方向上形成場氧化物，而且，該氧化物還在氮化物掩膜邊緣下面的橫向生長。氮化物下面的該橫向氧化物侵蝕被稱為“鳥嘴狀”(birds-beak)，它的厚度可以長到約為氧化物厚度的一半;因此，在這種絕緣工藝中有效區(qū)域受到了浪費。就標準的LOCOS方法而言，為了要減小“鳥嘴狀”，場氧化物的厚度必須適當減小，不然的話，剩下的“壕狀區(qū)”對于有源器件的生產(chǎn)就不夠了。但是，場氧化物厚度的減小將降低電路的性能，這是因為相互連接電容增加了。此外，對于通過場氧化物加在一導體之上的一給定電壓來說，隨著氧化物厚度的減小，場氧化物下面的“壕狀區(qū)”之間的漏電流迅速增加，導致了相鄰區(qū)之間的絕緣變差。
在標準LOCOS工藝中，已發(fā)展了幾種減少氧化物侵蝕量的絕緣工藝。在一種稱之為SWAMI(側(cè)壁掩蔽絕緣)的方法中，使用一種硅蝕劑和側(cè)壁氮化物層(形成在凹進去的硅區(qū)域的側(cè)面的氮化硅層)來抑制場氧化物的橫向侵蝕。這種使侵蝕接近于零的關(guān)鍵之處在于引進了氮化物側(cè)壁，該側(cè)壁在氧化物生長的過程中被升起(liftedUp)。盡管SWAMI工藝方法減小了場氧化物的侵蝕，但它也有其局限性。一個局限在于氧化掩膜(在氮化物側(cè)壁層之后涂覆上去的)在第一層氮化物和氮化物側(cè)壁層的交接點有斷裂的傾向。這一斷裂的發(fā)生主要是起因于在側(cè)壁工藝方法中的垂直方向上的過分蝕刻(normal over-etching)，這種斷裂被場氧化物的定域侵蝕所證實，在圖形的彎角處尤其容易發(fā)生。這種常規(guī)的SWAMI工藝方法的另一個局限在于，由于氮化物側(cè)壁的存在，該方法對于在硅基片中缺陷產(chǎn)生的靈敏度的提高。還有一個局限在于，由于一個與壕狀區(qū)相鄰的區(qū)域具有一個相對薄的氮化物，而該區(qū)域沒有包含足夠的通道阻止雜質(zhì)，因而，在晶體管特性中將發(fā)生雙閾值(double threshold)現(xiàn)象。
有一種對SWAMI的改進，稱為改進的全框架全凹進(fully-framed-fully-recessed，MF3R)絕緣方法，降低了SWAMI的局限性。當?shù)铩⒀趸镆约鞍歼M去的硅層被圖案成形并蝕刻完畢以后，這種工藝方法采用一種“潛挖和再填充”(undercut and backfill)工藝，在這種工藝中，氮化物層在橫向通過濕蝕法潛挖200-1000埃。
再用一種第二氧化物填料填充潛挖洞穴，隨后再在其上面覆上一層同樣的氮化物側(cè)壁，從而使兩層氮化物之間的連接面積增大。在氧化物/氮化物/氧化物側(cè)壁的蝕刻以及隨后的場氧化物形成過程中這一增大了的面積保持了氮化物至氮化物連接的完整性。這種MF3R工藝方法的一個主要局限在于，硅的凹槽蝕刻(recess-etched)只能達到約2000埃的深度，這有可能致使有源區(qū)之間的絕緣不充分。
另一種用于器件的絕緣的方法是氧化物掩埋(buried oxide)(BOX)方法。在BOX方法中生長一層減輕應力的(stress relief)氧化物層，然后用化學汽相沉積(CVD)法沉積上氮化硅。然后，將氮化物/氧化物堆形成圖形，并用標準的石版印刷工藝進行蝕刻，正如在SWAMI工藝中一樣，蝕刻完了以后沉積上一層更厚的氧化物層，盡管CVD氧化物層填滿了蝕刻成凹陷的硅區(qū)域，該(氧化物)層是不平的，這是由于氧化物是沉積在寬的凹蝕區(qū)域的，因而在CVD氧化物層中產(chǎn)生了凹陷。為了形成一個平整的表面，使用一種第二光致抗蝕劑(photoresist)的圖形，用光蝕劑(photoresist)材料填上這些凹陷，使用一種第三光致抗蝕劑(photoresist)涂在整個表面上，從而產(chǎn)生一個相當平整的表面。使用一種光致抗蝕劑(pho-toresist)/氧化物蝕刻劑按相同的比率對光致抗蝕劑(photoresist)和氧化物進行反復腐蝕(etch-back)，從而在任何殘存的光致抗蝕劑去除以后，得到一個相當平整的氧化物表面。
BOX工藝方法有兩個主要問題。第一個問題是，該方法需要兩個石刻掩蔽步驟，增加了工藝的復雜性。其次，該BOX方法要采用一種要求極高的抗蝕劑反復腐蝕工藝。實際上，這種spun-on的抗蝕劑的厚度取決于圖形面積的密度，在致密度較高的區(qū)域內(nèi)，光致抗蝕劑層將較薄一些。因此抗蝕劑反復腐蝕以后，經(jīng)蝕刻的表面將不是均勻的，一些有源區(qū)的表面可能受到蝕刻劑的極大地腐蝕。
從上文可見，需要一種絕緣工藝，它能在產(chǎn)量高的情況下提供大致上平整的表面，而基本上沒有壕狀侵蝕(moat encrochment)或者在有源區(qū)附近沒有由應力產(chǎn)生的缺陷。此外，我們對于絕緣工藝，要求其能夠提供一種基本上平整的表面，而只使用一次掩模來形成圖形。這種改進的絕緣工藝對于壕狀區(qū)之間的窄的和寬的凹槽都能提供平整的表面。
根據(jù)本發(fā)明，我們提供一種絕緣工藝，它基本上消除了或避免了與現(xiàn)有絕緣工藝相關(guān)聯(lián)的缺點和困難。
根據(jù)本發(fā)明的另一個方面，提供了一種用于在由窄的和寬的凹槽分開的半導體基片中絕緣壕狀區(qū)的方法。在寬的凹槽中生長第一場氧化物，然后，在基片上沉積上第二場氧化物，用以充填窄的凹槽以及寬凹槽的任何未填充部分。
根據(jù)本發(fā)明的再一個特征，還提供了一種在硅基片中制備集成電路的絕緣區(qū)的方法。基片的預定的部分由一個氧化物墊層和一層第一氮化硅層覆蓋。貫穿氧化物墊層和第一氮化物層至基片蝕刻寬的和窄的凹槽以形成與此凹槽相鄰的壕狀區(qū)。在基片上沉積一層第二氮化硅。蝕刻一些寬的凹槽，以便在寬凹槽的底部，貫穿所述第二氮化硅層基片“開出”(clear)一條縫隙來。在寬凹槽內(nèi)被所述縫隙暴露的基片區(qū)域上生長形成一層第一場氧化物，一層第二場氧化物層沉積下來以填充窄凹槽和寬凹槽的剩余部分。隨后，所述第二場氧化物被平整至一個與凹槽的頂部邊緣的高度近似地相平的高度，從而形成介乎壕狀區(qū)之間的絕緣區(qū)。
下面將參照附圖對本發(fā)明進行描述，首先是對附圖的描述，其中，圖1展示了本發(fā)明第一步的截面剖視圖，其中，一個第一氮化物層，它下面有一層第一氧化物墊層，該氮化物層已用光致抗蝕劑(pho-toresest)形成了圖形，其氮化物、氧化物和硅的暴露部分已進行了凹槽蝕刻(recess-etched);
圖2展示了本發(fā)明的第二階段的截面剖視圖，其中，一個第二熱氧化物層已經(jīng)形成，光致抗蝕劑(photoresist)已經(jīng)去除;
圖3展示了本發(fā)明的處理工藝中的第三步的截面剖視圖，該步驟是在沉積上一層第二氮化物層和一層厚的氧化物側(cè)壁層以后;
圖4展示了本發(fā)明的工藝方法中的第四步的截面剖視圖，其中已對氧化物側(cè)壁進行了蝕刻;
圖5展示了本發(fā)明的工藝方法中的第五步的截面剖視圖，其中，剩下的側(cè)壁層已用一種濕蝕法去除，隨后，在硅暴露的縫隙內(nèi)生長出一層LOCS場氧化物;
圖6展示了本發(fā)明工藝方法中的第六步的截面剖視圖，這是在第一和第二氮化硅層去除以及一層厚的平整過的氧化物層沉積上去以后;
圖7展示了本發(fā)明工藝方法中第七步的截面剖視圖，其中，已在平整的場氧化物上進行了平整等離子腐蝕，氧化物墊已被去除;
圖8展示了本發(fā)明的一個CMOS實施例的截面剖視圖，其中，在有源區(qū)的結(jié)構(gòu)中已形成一個柵極氧化物;
圖9所示為與圖1相對應的本發(fā)明的另一個實施例，其中，在介乎氧化物墊層和第一氮化硅層之間配置了一層多晶硅層;
圖10展示了在第二熱氧化物層形成以后，圖9的結(jié)構(gòu)。
通過參照圖1-8，本發(fā)明的最佳實施例的應用可最清楚地得到理解，圖中，相同的號碼用來表示各圖中相應的相同部分。
參見圖1，所示單晶硅基片10已進行過槽(tank)內(nèi)處理。為防止有源晶體管的短溝道穿通，應使用高濃度槽(tank)。使用一種熱處理方法，其中二氧化硅是形成在硅基片10的表面上的，將第一熱氧化物層、氧化物墊12生長在基片10之上。氧化物的厚度可從200至500埃不等，最好是350埃。在氧化物墊12形成以后，使用一種低壓化學氣相沉積(LPCVD)方法將第一氮化硅層14沉積在氧化物墊12上。第一氮化硅層14的厚度一般為1000至2000埃，以約1800埃為較佳厚度。
第一氮化硅層14沉積完畢以后，使用一光致抗蝕劑(photoresi-st)圖形16來確定壕狀區(qū)18(有源區(qū))的位置，并將凹槽區(qū)20a-b和21a-b暴露，在下一步中，這些凹槽區(qū)將生長場氧化物。正如即將指出的，凹槽區(qū)20a-b相對較窄，而凹槽區(qū)21a-b則相對較寬，這就使得用現(xiàn)有的絕緣工藝方法來獲得一個平整的氧化物表面是困難的。在光致抗蝕劑16已沉積上去并用通常的方法形成圖形以后，第一氮化硅層14和氧化物墊層12根據(jù)光致抗蝕劑的圖形被蝕刻。所采用的蝕刻化學藥劑最好是CHF3-C2F6藥劑，它的腐蝕速率比較慢，因而，便于操作者很好地控制。當然，使用其他蝕刻劑也有可能達到相似的效果。
在蝕刻完第一氮化物層14和氧化物墊層12以后，可以對硅基片10進行凹槽蝕刻(recessed-etched)以形成壕狀區(qū)18，這些區(qū)18將成為最終得到的器件的有源區(qū)。在本最佳實施例中，硅被蝕刻至3000到7500埃深，其中，以5000埃為較佳深度。本最佳實施例中的硅蝕劑藥劑選用氟三氯甲烷(Freon)11，氬和氮。然而，也可能選用種類繁多的硅蝕刻劑，這些已為本技術(shù)領(lǐng)域：
內(nèi)具有熟練技術(shù)水準的人員所熟知。凹槽蝕刻(recess etch)完畢后，使用人所共知的光刻法工藝將光致抗蝕劑去除。
圖2所示為一半導體器件的截面剖視圖，所示器件已經(jīng)在被凹槽蝕頦(recess-etch)暴露的硅基片10的區(qū)域上以及在氧化物墊12的側(cè)面形成了熱氧化物層22，在硅基片10之上形成了一連續(xù)的氧化物覆蓋層。第二熱氧化物層22有幾個用處其一是將凹槽區(qū)的角24弄得圓一些以便減小角24上的應力。第二熱氧化物層22的厚度一般為250到1000埃不等，其厚度最好為約800埃。由于第二熱氧化物層22相對較薄，從P井(P-Well)到正在生長的熱氧化物中，硼的損失很少。
值得指出的是，硅基片10上的第二熱氧化物層22的生長由于氧化硅的形成會消耗硅。硅的損耗會使有源壕狀區(qū)18的寬度減小。然而，在二氧化硅生長過程中所損耗的硅的數(shù)量僅為所長出的氧化物的厚度的百分之四十五，因此，如果所長出的第二熱氧化物層22的寬度為800埃的話，則壕狀區(qū)18的每個側(cè)面將只減小360埃的有源區(qū)的寬度。
圖3展示了一個半導體器件的截面剖視圖，所示該器件已經(jīng)采用化學汽相沉積(CVD)工藝方法沉積上了第二氮化硅層26和側(cè)壁氧化物層28。所述第二氮化硅層26的厚度最好在500至1000埃的范圍內(nèi)，一般可取約800埃的厚度。側(cè)壁氧化物層28的厚度最好落在4000到8000埃的范圍內(nèi)，一般以5000埃的厚度為宜。必須指出，側(cè)壁氧化物層28的厚度比原先的氧化物層要厚得多，側(cè)壁氧化物層28所選定的厚度應足以填滿窄凹槽區(qū)20a和20b，而不至填滿寬凹槽區(qū)21a和21b。在側(cè)壁氧化物28填上的寬凹槽區(qū)20a和20b處，將形成小凹陷30。在寬凹槽區(qū)21a和21b中，側(cè)壁氧化物相對的側(cè)壁沒有合在一起，將留下不會被填滿的深凹陷32。深凹陷32的底部和相應的寬凹槽區(qū)21a或b的底部之間的距離應該約等于側(cè)壁氧化物層28的厚度。
圖4所示為采用各向異性的氧化物/氮化物蝕刻方法對側(cè)壁氧化物層28，所述第二氮化硅層26和第二熱氧化物層22進行垂直蝕刻后的一個半導體器件的截面剖視圖。在寬凹槽區(qū)21a和21b中，上述三層都用蝕刻劑從深凹陷32下面去除，籍此，通過縫隙34和35將硅基片10暴露。盡管不必如圖4所示將第二熱氧化物層22去除，而實際上還是常常將其去除，這是因為側(cè)壁蝕刻不能控制得足夠精確，以至僅只將第二氮化硅層26移去。這種蝕刻的各向異性的特性使得側(cè)壁氧化物層28留在寬凹槽區(qū)21a-b的側(cè)壁上，剩下的寬度等于經(jīng)蝕刻的層28，26和22的厚度的和的80%至100%?？梢圆捎门c用于第一氮化物層14和氧化物墊層12相同的蝕刻氣體即CHF3和C2F6的混合物來對側(cè)壁進行蝕刻。再次指出，本技術(shù)領(lǐng)域：
內(nèi)具有熟練技術(shù)水準的人員所知的其他蝕刻劑也有可能足以取代所推薦的蝕刻劑。
為保證將所有的氮化物從縫隙34上除去，各向異性的蝕刻過程也除去第一氮化硅層14的部分表面。因此，所述第一氮化硅層14應足夠厚以便在側(cè)壁蝕刻以后能得以留下大約1000埃的氮化物。在蝕刻時防止將氮化物從凹槽區(qū)20a-b和21a-b的側(cè)壁的頂角36上除去是很重要的。在本發(fā)明中，也可采用使用于MF3R中的相同的防止氮化物去除的工藝方法。
在進行側(cè)壁蝕刻時，第二個氮化硅層26將不會從窄凹槽區(qū)20a和b中去除，該蝕刻也不會將溝34和35周圍的氮化物層38除去。側(cè)壁氧化物層28的厚度的選定要使得在側(cè)壁蝕刻完后，所述窄凹槽區(qū)20a和b能得以被側(cè)壁氧化物層28完全覆蓋。
圖5所示為一半導體器件的橫截面剖視圖，該半導體器件剩余的側(cè)壁氧化物層28已經(jīng)用濕蝕法從第二氮化硅層26上除去，在寬凹槽區(qū)21a-21b的底部已長出一層厚且寬的熱場氧化物區(qū)40。蝕刻用化學藥劑最好用稀釋的HF溶液，HF溶液的濃度以10%為宜。濕蝕不會影響到氮化硅層14和26，或者被縫隙34和35暴露的硅。濕蝕以后，應用LOCOS(硅的局部氧化)工藝在縫隙34和35中生長寬熱場氧化物區(qū)40。熱場氧化物將不會在氮化硅層14和26上生長，因此，寬的熱場氧化物區(qū)40被限制在縫隙34和35上。寬熱場氧化物區(qū)的厚度是這樣選定的寬熱場氧化物區(qū)40的上表面應與硅基片10的原先的上表面大致上在同一個平面上，其厚度可在6000到15000埃的范圍內(nèi)，一般約為10000埃厚。
還應指出，在有些情況下，寬凹槽區(qū)21a具有中等的寬度，因此，在對側(cè)壁進行蝕刻時，只開有一個小的縫隙34。在這一情形中，正如在圖5中所示的那樣，寬熱場氧化物區(qū)40的厚度將比在寬得多的寬凹槽區(qū)21b中所得到的厚度要小。
由圖5可見，寬的熱場氧化物區(qū)40在其周圍的氮化物層38的邊緣下面生長，形成了“鳥嘴狀”42。側(cè)壁氧化物層28的厚度應通過與長出的寬的熱場氧化物區(qū)40的厚度相比較而后選定，從而使鳥嘴狀42不至于長到壕狀區(qū)18的頂部邊緣，因而不至于在那些地方減小壕狀區(qū)18的有源區(qū)寬度。
圖6所示為一個已將氮化物層14和26除去并在其表面1沉積上一層平整的場氧化物層44的半導體器件的橫截面剖視圖。可以使用熱磷酸(160℃的H3PO4)或其他合適的化學溶液將氮化物層14和26從表面除去。平整的場氧化物層44是用化學氣相沉積(CVD)工藝沉積的，在該CVD工藝中，豎直壁上的氧化物的厚度與水平壁上的氧化物厚度的生長速率相同。氧化物厚度一般為10000埃，但也可以落在8000-15000埃的范圍內(nèi)。平整的場氧化物層44的厚度應選得足夠大以便使凹槽區(qū)20a-b和21a-b的側(cè)壁上的氧化物能一起長出來將區(qū)20a-b和21a-b填滿。
平整過的場氧化物層44的上表面可能會留有一些小凹陷46，如需要的話，可以在平整過的場氧化物層44的上表面加上一層光致抗蝕劑層(未示出)，進一步對表面進行平整。
圖7所示為一半導體的橫截面圖，該半導體器件已經(jīng)用等離子體腐蝕將平整過的場氧化物層44和壕狀區(qū)18上表面的下面的熱氧化物墊12除去。重申一下，可以使用CHF3和C2F6的混合物，或用其他合適的蝕刻劑取而代之。為確保將所有的氧化物墊層12除去，可以在這一步結(jié)束時加上一次很短的濕的或干的蝕刻。使用本領(lǐng)域內(nèi)眾所周知的工藝，現(xiàn)在的結(jié)構(gòu)即刻便可很方便地做成有源器件3。作為一個例子，下面說明CMOS的柵極的做法，盡管連同本發(fā)明而外，還可使用諸如雙極性等其他工藝的其不同步驟。
圖8所示為一半導體的橫截面圖剖視圖，該半導體已在壕狀區(qū)18上長出了柵極氧化物48從而形成了CMOS柵極。柵極氧化物48的厚度可為50至250埃不等，一般以250埃厚為宜。當柵極氧化物48長出以后，處理過程接下來將材料(一般是多晶硅)沉積下來以形成晶體管柵極。在本發(fā)明的一個不同的實施例中，可以先長出一個厚度從100-500埃的氧化物預置柵極(Pregate Oxide，未示出)，然后再將它在柵極氧化物48長出來之前除去以防Kooi效應。
在此，有必要指出，在凹槽區(qū)20a-b和21a-b內(nèi)的平整過的場氧化物層44的上表面相對較為平滑，這一平整(的表面)保證了在接下來的一個步驟中沉積上去的柵極材料不致在表面的不平整處(stepsin surface)開裂。此外，平整的表面消除了在柵極材料中短路絲的產(chǎn)生，該短路絲是在一用于限定柵極界限的高度各向異性蝕刻以后存留下來的。
本發(fā)明的另一個重要特征是，凹槽區(qū)20a-b或21a-b的側(cè)壁上由于應力而產(chǎn)生的硅的結(jié)構(gòu)性缺陷達到了最小的數(shù)量。在平整過的氧化物區(qū)層44沉積完畢以后，唯一進行的高溫熱處理是生長柵極氧化物48，和緊接著對源極/漏極的植入(未畫出)進行退火。如果凹槽區(qū)20a-b或21a-b用熱氧化方法完全填滿，會產(chǎn)生許多缺陷。這是因為在槽處理過程(Tank Processing)中所使用的密度較高的緣故。n-井(n-well)和P-井(P-Well)的高密度將在凹槽區(qū)20a-b或21a-b的側(cè)壁上提供足夠的密度，并且也將防止與有源晶體管通道平行的寄生漏泄。同樣，正如結(jié)合圖2所提及的那樣，從P-井(P-Well)到正在生長中的第二熱氧化物層22的硼的損耗將很小，這是因為第二熱氧化物層22的厚度很小。然而，在凹槽蝕刻(reces setch)以后，如果有必要提高厚區(qū)的閾值電壓的話，可以沿凹槽區(qū)20a-b和21a-b的側(cè)壁以及在其底部植入一個硼通道阻斷(boron channel-stop)。
圖9所示為本發(fā)明的一個不同的實施例，其中，可選擇的多晶硅層50沉積在氧化物墊層12和第一氮化硅層14之間，以便在進行平整蝕刻時保護硅基片10。使用一種對多晶硅具有選擇性的蝕刻方法，即，一種對多晶硅腐蝕速率低的蝕刻方法，平整蝕刻將終止于可選擇的多晶硅層50上，不會蝕入硅基片10內(nèi)。
如果平整蝕刻不能被足夠精確地控制，則附加的多晶硅層可能是必需的。應該指出，如果使用多晶硅層50的話，如圖10所示，正象參考圖2時所描述的那樣，第二熱氧化物層22的生長將損耗多晶硅層50的側(cè)面以及凹槽區(qū)20a-b和21a-b的側(cè)。由于多晶硅層50未摻雜，而硅基片10相對而言摻雜較多，因此，可以選擇氧化條件以便多晶硅層50的蝕刻速率較之硅基片10為低。這就在硅的壕狀區(qū)18的頂部的邊緣上形成一個延伸的多晶硅頂蓋52，籍此保護其免受平整蝕刻(的腐蝕)。由于第二熱氧化物層22的生長還將損耗延伸的多晶硅頂蓋52的部分延伸部分，因此，應選定可選擇的多晶硅層50的厚度使其在第二熱氧化物層22長出以后在(層50的)邊緣留下足夠的多晶硅，以免使多晶硅層50在延伸的多晶硅頂蓋52的邊緣處開裂。
因此，本發(fā)明具有如上所述的以及其他諸多優(yōu)點，對本領(lǐng)域內(nèi)具有熟練水準的技術(shù)人員顯然易見，本發(fā)明可以被廣泛地改進和進行各種變形，除了在所附的權(quán)利要求
中所提出的而外，本發(fā)明的范圍將不受任何限制。
權(quán)利要求
1.在由窄的和寬的凹槽分隔的半導體基片中絕緣區(qū)域的方法，它包括僅只在寬的凹槽中生長第一場氧化物；在基體上沉積一第二場氧化物區(qū)，將窄凹槽和寬凹槽的任何剩下的未填滿部分填上。
2.根據(jù)權(quán)利要求
1所述的方法，其中，所述基體由一氧化物墊層和一氮化物層所覆蓋，然后，在所述第一場氧化物長出以前蝕刻所述基片，以便給寬凹槽的底部提供縫隙。
3.根據(jù)權(quán)利要求
1所述的方法，其中，所述基片被一氧化物墊層，一多晶硅層和一氮化硅層所覆蓋，進一步包括在所述第一場氧化物生長出來以前，蝕刻所述層，以便在寬凹槽內(nèi)給基片提供縫隙。
4.根據(jù)權(quán)利要求
2所述的方法，其中，所述蝕刻是各向異性的。
5.根據(jù)權(quán)利要求
3所述的方法，其中，所述蝕刻是各向異性的。
6.在硅基片中制備集成電路的絕緣區(qū)域的方法，它包括，將所述基片的預定部分用第一場氧化物層覆蓋起來;用第一氮化硅層將所述第一氧化物層覆蓋;從所述第一氧化物和第一氮化物層至所述基片蝕刻寬和窄凹槽，以形成與所述凹槽相鄰的壕狀區(qū);在所述基片上沉積上一層第二氮化物層;蝕刻所述寬凹槽以便在所述寬凹槽底部的貫穿所述第二氮化物層，開設(shè)一條縫隙;在所述寬凹槽內(nèi)的由所述縫隙所暴露的區(qū)域上生長第一場氧化物;沉積第二場氧化物層，將所述窄凹槽和所述寬凹槽的剩余部分填上;將所述第二場氧化物層平整至大約達到與所述凹槽的頂部邊緣相平的高度，從而在所述壕狀區(qū)間形成絕緣區(qū)。
7.根據(jù)權(quán)利要求
6所述的方法，進一步包括在所述第一氧化物層和所述第一氮化硅層之間形成一多晶硅層。
8.根據(jù)權(quán)利要求
6所述的方法，進一步包括在沉積上所述第二氮化物層之前，生長第二氧化物層以覆蓋所述凹槽的側(cè)壁。
9.根據(jù)權(quán)利要求
6所述的方法，進一步包括在所述第二氮化硅層上沉積上第二氧化物層，以便將所述窄凹槽填上，并至少部分地將所述寬凹槽填上。
10.根據(jù)權(quán)利要求
9所述的方法，其中，在所述寬凹槽內(nèi)的所述第一場氧化物長出之前，將所述第二氧化物層的殘余量除去。
11.根據(jù)權(quán)利要求
6所述的方法，進一步包括在沉積上所述第二場氧化物層之前，將所述第一和第二氮化硅層除去。
12.根據(jù)權(quán)利要求
6所述的方法，其中，所述凹槽將被蝕刻至約5000埃深。
13.根據(jù)權(quán)利要求
6所述的方法，其中，所述第二場氧化物層的厚度約為10000埃。
14.根據(jù)權(quán)利要求
6所述的方法，其中，所述第一場氧化物層的厚度約為10000埃。
15.在單晶硅基片中制備集成電路絕緣區(qū)的方法，它包括用一氧化物墊層將所述基片的一預定部分覆蓋;在所述氧化物墊層上形成一第一氮化硅層;從所述氧化物墊和第一氮化物層至所述基片對寬的和窄的凹槽進行蝕刻以形成與所述凹槽相鄰的壕狀區(qū);生長第一側(cè)壁氧化物層，將所述凹槽的側(cè)壁覆蓋;沉積上一第二氮化硅層，將所述第一側(cè)壁氧化物層覆蓋;在所述第一和第二氮化物層上沉積第二側(cè)壁氧化物層以便將所述窄凹槽填上;蝕刻所述寬凹槽，以便在所述寬凹槽的底部，通過所述第二氮化硅層開出一條縫隙來;在被所述縫隙暴露的區(qū)域內(nèi)生長一第一場氧化物;將所述第一和第二氮化硅層除去;沉積上一第二場氧化物層以便將所述窄凹槽填上;將所述第二場氧化物平整至大約和所述凹槽的頂部邊緣相平的高度從而在所述壕狀區(qū)之間形成絕緣區(qū)。
16.根據(jù)權(quán)利要求
15所述的方法，進一步包括在所述平整步驟以后將所述氧化物墊層除去;在所述硅基片的被暴露部分上生長一氧化物柵極層;將材料沉積在將用作晶體管柵極的所述柵極氧化物層上。
17.根據(jù)權(quán)利要求
15所述的方法，其中，在所述第一場氧化物生長之前，將所述第二側(cè)壁氧化物層的殘存物除去。
18.根據(jù)權(quán)利要求
15所述的方法，進一步包括在所述氧化物墊層和所述氮化硅層之間形成一多晶硅層。
19.根據(jù)權(quán)利要求
15所述的方法，其中，所述凹槽蝕刻至約5000埃的深度。
20.根據(jù)權(quán)利要求
15所述的方法，其中，所述第二場氧化物層的厚度約為10000埃。
21.根據(jù)權(quán)利要求
15所述的方法，其中，所述第一場氧化物層的厚度長至約10000埃。
22.在一個由窄的和寬的凹槽所分隔的硅基片中絕緣有源區(qū)的方法，它包括用側(cè)壁氧化物將所有凹槽填上;從所述側(cè)壁氧化物至在寬區(qū)域內(nèi)的被暴露的區(qū)域?qū)?cè)壁進行蝕刻;在硅基片的所述被暴露的區(qū)域內(nèi)，生長第一場氧化物;在剩下的基片上沉積上第二場氧化物以便將窄凹槽和寬凹槽的任何尚未填滿的部分填滿。
23.根據(jù)權(quán)利要求
22所述方法，其中，在生長所述第一場氧化物之前，將所述側(cè)壁氧化物的剩余物除去。
24.根據(jù)權(quán)利要求
22所述的方法，其中，在用側(cè)壁氧化物填上凹槽之前，用一氧化物墊層和一氮化硅層將基片覆蓋。
25.根據(jù)權(quán)利要求
24所述的方法，其中，在所述氧化物墊層和所述氮化硅層之間形成一多晶硅層。
26.根據(jù)權(quán)利要求
16所述的方法，其中，第二場氧化物被蝕刻以形成一平整的表面。
27.根據(jù)權(quán)利要求
22所述的方法，進一步包括在沉積上所述第二場氧化物之前將所述氮化硅除去;在沉積上所述第二場氧化物之后，將所述氧化物墊層除去;在所述硅基片的被暴露部分形成一個柵極氧化物;在將用作為晶體管柵極的所述柵極氧化物層上沉積上材料。
28.根據(jù)權(quán)利要求
22所述的方法，進一步包括在硅基片的有源區(qū)上形成一個柵極氧化物層;在將作為晶體管柵極的所述柵極氧化物層上沉積上材料。
29.一種半導體器件，其有源區(qū)被以如權(quán)利要求
1所述的方法形成的絕緣區(qū)分隔。
30.一種半導體器件，它具有被以如權(quán)利要求
6所述的方法所形成的絕緣區(qū)所分隔的區(qū)域。
31.一種半導體器件，它具有被以如權(quán)利要求
15所述的方法所形成的絕緣區(qū)分隔的有源區(qū)。
32.一種半導體器件，它具有被以如權(quán)利要求
22所述的方法所形成的絕緣區(qū)所分隔的有源區(qū)。
專利摘要
一種通過提供幾乎平滑的表面而避免由應力引起的缺陷的多凹槽絕緣工藝。在硅基片10上形成圖案并蝕刻之，產(chǎn)生有源壕狀區(qū)18和凹槽(20a-b和21a-b)。使用LOCOS方法在寬凹槽區(qū)21內(nèi)生長場氧化物40，從而用氧化物將凹槽填上，并在窄凹槽區(qū)20內(nèi)沉積上平整的場氧化物44。當將結(jié)構(gòu)進行蝕刻得到一平整的表面后，使用標準步驟制備有源器件，該方法只使用一個光刻掩蔽步驟，使電有源區(qū)的寬度損失量極小。
文檔編號H01L21/762GK87104640SQ87104640
公開日1988年1月27日 申請日期1987年7月3日
發(fā)明者理查德·A·恰普曼, 克萊倫斯·鄧萬生 申請人:得克薩斯儀器公司導出引文BiBTeX, EndNote, RefMan