專利名稱：設(shè)有程序元件的薄膜磁性體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜磁性體存儲(chǔ)裝置，特別是涉及設(shè)有含磁隧道結(jié)(MTJMagnetic Tunnel Junction)的存儲(chǔ)單元以及設(shè)有用以固定地存儲(chǔ)信息的程序元件的薄膜磁性體存儲(chǔ)裝置。
背景技術(shù)：
作為能以低功耗進(jìn)行非易失數(shù)據(jù)存儲(chǔ)的存儲(chǔ)裝置，磁隨機(jī)存儲(chǔ)器件(MRAM器件Magnetic Random Access Memory Device)正在為人們所關(guān)注。MRAM器件是一種采用半導(dǎo)體集成電路上形成的多個(gè)薄膜磁性體來進(jìn)行非易失數(shù)據(jù)存儲(chǔ)的、可對(duì)各薄膜磁性體進(jìn)行隨機(jī)存取的存儲(chǔ)裝置。
特別是，發(fā)表了通過以利用磁隧道結(jié)(MTJ)的薄膜磁性體構(gòu)成的存儲(chǔ)單元(以下，也稱為“MTJ存儲(chǔ)單元”)，使得MRAM器件的性能有了提高。這種MTJ存儲(chǔ)單元根據(jù)由數(shù)據(jù)寫入電流產(chǎn)生的磁場(chǎng)，按照寫入數(shù)據(jù)的方向磁化而進(jìn)行數(shù)據(jù)存儲(chǔ)。關(guān)于這樣的MRAM器件的公開文獻(xiàn)，例如有“一種各單元采用磁隧道結(jié)與FET開關(guān)的10ns讀寫非易失存儲(chǔ)陣列”(“A 10ns Read and Write Non-VolatileMemory Array Using a Magnetic Tunnel Junction and FET Switch in eachCell”，2000 IEEE IS SCC Digest of Technical Papers，TA7.2)。
另一方面，在存儲(chǔ)裝置上，一般設(shè)有用以固定存儲(chǔ)冗余補(bǔ)救所需的信息或內(nèi)部電壓的調(diào)整信息等的、以熔絲元件為代表的程序元件。由于在MRAM器件中的各存儲(chǔ)單元上能進(jìn)行非易失的數(shù)據(jù)存儲(chǔ)，所以，可用剩余的MTJ存儲(chǔ)單元來構(gòu)成這樣的程序元件。
日本專利申請(qǐng)?zhí)亻_2002-117684號(hào)公報(bào)中，也公開了著眼于構(gòu)成磁隧道結(jié)的絕緣膜，通過對(duì)該絕緣膜的絕緣擊穿來對(duì)信息進(jìn)行固定編程的結(jié)構(gòu)。
但是，利用剩余的MTJ存儲(chǔ)單元來構(gòu)成程序元件的場(chǎng)合，有可能在完成晶片加工后再經(jīng)老化工序或封裝工序等直至出廠的熱處理加工中，存儲(chǔ)在MTJ存儲(chǔ)單元的數(shù)據(jù)會(huì)消失。
作為能更穩(wěn)定地將信息存的程序元件，已知的是在晶片狀態(tài)下用激光照射可熔斷的熔絲元件。但是，由于與普通的存儲(chǔ)器相比，MRAM器件需要形成MTJ存儲(chǔ)單元專用的成膜及加工工序，因此要求盡量減少除此以外的工序數(shù)。因此，制作熔絲元件時(shí)，最好也無需專用的制造工序。
并且，存儲(chǔ)器的測(cè)試，每次在晶片狀態(tài)或封裝等狀態(tài)下進(jìn)行。因此，需要基于這些多個(gè)測(cè)試結(jié)果，累積地可對(duì)信息進(jìn)行編程的程序元件。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供設(shè)有無需專用的制造工序，以MTJ存儲(chǔ)單元的制造工序可并行制造的程序元件，以及設(shè)有可利用該程序元件經(jīng)多個(gè)工序累積地對(duì)信息進(jìn)行編程的程序電路的薄膜磁性體存儲(chǔ)裝置。
依據(jù)本發(fā)明的薄膜磁性體存儲(chǔ)裝置設(shè)有可隨機(jī)存取的多個(gè)磁存儲(chǔ)單元和固定地存儲(chǔ)信息的程序元件；多個(gè)磁存儲(chǔ)單元各自含有多層結(jié)構(gòu)的導(dǎo)電磁性體膜；程序元件中含有，在第一與第二節(jié)點(diǎn)之間電連接的、可通過外部輸入來熔斷的接線部(link portion)，接線部由與構(gòu)成導(dǎo)電磁性體膜的多層中的至少一層相同的層構(gòu)成。
因此，本發(fā)明的主要優(yōu)點(diǎn)在于本發(fā)明的薄膜磁性體存儲(chǔ)裝置設(shè)有作為熔絲元件構(gòu)成的程序元件，該熔絲元件利用與構(gòu)成磁存儲(chǔ)單元(MTJ存儲(chǔ)單元)的導(dǎo)電磁性體膜的至少一部分相同結(jié)構(gòu)的部分，因此，無需設(shè)置程序元件專用的制造工序，能夠在磁存儲(chǔ)單元的制造工序中并行制造。結(jié)果，不會(huì)因增加制造工序而導(dǎo)致成本增加，且能在薄膜磁性體存儲(chǔ)裝置內(nèi)安裝穩(wěn)定的程序元件。
本發(fā)明另一結(jié)構(gòu)的薄膜磁性體存儲(chǔ)裝置，設(shè)有可隨機(jī)存取的多個(gè)磁存儲(chǔ)單元和固定地存儲(chǔ)信息的程序電路。該多個(gè)磁存儲(chǔ)單元各自由含導(dǎo)電磁性體膜與絕緣膜的多層構(gòu)成，且含有電阻按照磁性寫入的數(shù)據(jù)而改變的隧道磁電阻元件。程序電路中含有在第一與第二節(jié)點(diǎn)之間連接的、與隧道磁電阻元件一樣由多層構(gòu)成的第一程序元件；按照第一與第二節(jié)點(diǎn)之間的電阻將信息讀出的放大部分；以及按需在第一與第二節(jié)點(diǎn)之間施加第一電壓應(yīng)力的第一擊穿電壓施加部分，該第一電壓應(yīng)力可將構(gòu)成第一程序元件的多層中的絕緣膜絕緣擊穿。構(gòu)成第一程序元件的多層的上層側(cè)與下層側(cè)分別跟第一與第二節(jié)點(diǎn)中的一方與另一方電連接。第一程序元件具有可通過第一外部輸入熔斷第一與第二節(jié)點(diǎn)之間電連接的部分中的至少一部分的形狀。
這種薄膜磁性體存儲(chǔ)裝置，通過采用無需增加制造工序而制作的程序元件的程序電路，能在封裝工序的前后進(jìn)行獨(dú)立地對(duì)信息進(jìn)行編程。就是說，用激光照射對(duì)完成晶片加工后晶片狀態(tài)下的基于動(dòng)作測(cè)試(operation test)結(jié)果的信息進(jìn)行編程后，對(duì)于該工序以后所得的信息也能用伴隨絕緣擊穿的外部電壓的輸入進(jìn)行編程。結(jié)果，例如，在晶片測(cè)試時(shí)，能對(duì)由老化后測(cè)試與封裝后測(cè)試中分別檢測(cè)的不良，進(jìn)行累積地編程，從而進(jìn)行補(bǔ)救。
本發(fā)明又一結(jié)構(gòu)的薄膜磁性體存儲(chǔ)裝置設(shè)有可隨機(jī)存取的多個(gè)磁存儲(chǔ)單元和固定地存儲(chǔ)信息的程序電路。多個(gè)磁存儲(chǔ)單元各自由含導(dǎo)電磁性體膜與絕緣膜的多層構(gòu)成，且含有其電阻按照磁性寫入的數(shù)據(jù)而改變的隧道磁電阻元件。程序電路中含有與隧道磁電阻元件一樣由多層構(gòu)成的第一程序元件；與第一程序元件與第一節(jié)點(diǎn)電連接的第一程序布線；向第一程序布線供給用以對(duì)第一程序元件以磁的方式將數(shù)據(jù)寫入的電流的第一電流驅(qū)動(dòng)部分；以及按照第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電阻將信息讀出的放大部分。構(gòu)成第一程序元件的多層的上層與下層分別與第一程序布線與第二節(jié)點(diǎn)的一方與另一方電連接。第一程序布線具有可通過第一外部輸入熔斷上述第一程序元件與上述第一節(jié)點(diǎn)之間電連接的部分中的至少一部分的形狀。
這樣的薄膜磁性體存儲(chǔ)裝置，通過采用可無需增加制造工序而制作的程序元件的程序電路，在用激光照射熔斷的前后，可分別獨(dú)立地進(jìn)行信息的編程。從而，根據(jù)磁性寫入對(duì)基于晶片狀態(tài)下的動(dòng)作測(cè)試結(jié)果的信息進(jìn)行編程后，實(shí)際上無需進(jìn)行激光熔斷，就能測(cè)試是否根據(jù)該信息的編程進(jìn)行所要的操作。而且，能夠隨著激光熔斷穩(wěn)定地存儲(chǔ)已確定的程序信息。
對(duì)于本發(fā)明上述的以及其它的目的、特征、形態(tài)及優(yōu)點(diǎn)，通過以下的參照附圖理解的關(guān)于本發(fā)明的詳細(xì)說明，會(huì)有更加清晰的了解。


圖1是表示本發(fā)明實(shí)施例的MRAM器件的整體結(jié)構(gòu)的方框圖。
圖2是表示圖1所示的存儲(chǔ)陣列結(jié)構(gòu)的電路圖。
圖3是說明MTJ存儲(chǔ)單元的結(jié)構(gòu)與數(shù)據(jù)存儲(chǔ)原理的示圖。
圖4是表示MTJ存儲(chǔ)單元的數(shù)據(jù)寫入電流和隧道磁電阻元件的磁化方向之間的關(guān)系的示圖。
圖5是表示MTJ存儲(chǔ)單元的結(jié)構(gòu)的剖視圖。
圖6是表示隧道磁性體層的結(jié)構(gòu)例的剖視圖。
圖7是用以說明圖1與圖2所示的MRAM器件上的置換補(bǔ)救的數(shù)據(jù)讀出操作與數(shù)據(jù)寫入操作時(shí)的工作波形圖。
圖8是表示作為實(shí)施例1的程序元件的應(yīng)用例示出的、冗余控制部件結(jié)構(gòu)的電路圖。
圖9A～圖9C是實(shí)施例1的程序元件的第一結(jié)構(gòu)例的示圖。
圖10A～圖10C是實(shí)施例1的程序元件的第二結(jié)構(gòu)例的示圖。
圖11A～圖11C是實(shí)施例1的程序元件的第三結(jié)構(gòu)例的示圖。
圖12是表示實(shí)施例2的冗余控制部件結(jié)構(gòu)的電路圖。
圖13是表示實(shí)施例2的程序電路結(jié)構(gòu)的電路圖。
圖14是圖13所示的程序電路中的程序元件的配置圖。
圖15是說明對(duì)實(shí)施例2的程序電路的程序輸入的施加期間的流程圖。
圖16是實(shí)施例3的程序元件的結(jié)構(gòu)例的示圖。
圖17是表示對(duì)實(shí)施例3的程序單元的程序字線PWL與程序位線配置的示圖。
圖18是表示對(duì)程序單元進(jìn)行數(shù)據(jù)寫入時(shí)的電流供給結(jié)構(gòu)的電路圖。
圖19是說明實(shí)施例3的程序電路結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
以下，參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。
實(shí)施例1參照?qǐng)D1，本發(fā)明實(shí)施例1的MRAM器件1，按照來自外部的控制信號(hào)CMD與地址信號(hào)ADD進(jìn)行隨機(jī)存取，且進(jìn)行寫入數(shù)據(jù)DIN的輸入與讀出數(shù)據(jù)DOUT的輸出。在MRAM器件1中的數(shù)據(jù)讀出操作與數(shù)據(jù)寫入操作，例如，以來自外部的時(shí)鐘信號(hào)CLK同步的定時(shí)進(jìn)行?；蛘?，不接受外部的時(shí)鐘信號(hào)CLK，而在內(nèi)部決定操作定時(shí)。
MRAM器件1設(shè)有接受地址信號(hào)ADD的輸入的地址端子2，接受控制信號(hào)CMD與時(shí)鐘信號(hào)CLK的輸入的控制信號(hào)端子3，接受程序動(dòng)作時(shí)被激活的控制信號(hào)PRG的輸入的信號(hào)端子4a，響應(yīng)控制信號(hào)CMD與時(shí)鐘信號(hào)CLK而控制MRAM器件1的整體動(dòng)作的控制電路5，以及含有矩陣狀布置的多個(gè)MTJ存儲(chǔ)單元的存儲(chǔ)陣列10。
對(duì)于存儲(chǔ)陣列10的結(jié)構(gòu)，在后面進(jìn)行詳細(xì)說明。存儲(chǔ)陣列10中含有可通過地址信號(hào)ADD對(duì)其進(jìn)行隨機(jī)存取的、矩陣狀布置的多個(gè)標(biāo)準(zhǔn)MTJ存儲(chǔ)單元(以下，也稱為“標(biāo)準(zhǔn)存儲(chǔ)單元”)和用以補(bǔ)救發(fā)生損壞的標(biāo)準(zhǔn)存儲(chǔ)單元(以下，也稱為“不良存儲(chǔ)單元”)的備用存儲(chǔ)單元(未圖示)。
標(biāo)準(zhǔn)存儲(chǔ)單元的損壞補(bǔ)救，通過以預(yù)定的冗余補(bǔ)救分區(qū)為單位的置換來進(jìn)行。用備用存儲(chǔ)單元構(gòu)成各自用以置換含有不良存儲(chǔ)單元的冗余補(bǔ)救分區(qū)的多個(gè)冗余電路(未圖示)。一般，冗余補(bǔ)救分區(qū)的設(shè)定以存儲(chǔ)單元行、存儲(chǔ)單元列或數(shù)據(jù)I/O線為單位。在這些場(chǎng)合，各冗余電路分別相當(dāng)于與備用行、備用列或備用I/O線對(duì)應(yīng)的備用塊。詳細(xì)內(nèi)容在后面說明，但本實(shí)施例中，標(biāo)準(zhǔn)存儲(chǔ)單元的損壞補(bǔ)救是以存儲(chǔ)單元列為單位進(jìn)行。
對(duì)應(yīng)于MTJ存儲(chǔ)單元的行(以下，簡(jiǎn)稱為“存儲(chǔ)單元行”)布置多條寫入字線WWL與讀出字線RWL。并且，對(duì)應(yīng)于MTJ存儲(chǔ)單元列(以下，簡(jiǎn)稱為“存儲(chǔ)單元列”)布置位線BL與/BL。
MRAM器件1還包括行解碼器20、列解碼器25、字線驅(qū)動(dòng)器30及讀出/寫入控制電路50、60。
行解碼器20按照由地址信號(hào)ADD表示的行地址RA，執(zhí)行存儲(chǔ)陣列10中的行選擇。列解碼器25按照由地址信號(hào)ADD表示的列地址CA，執(zhí)行存儲(chǔ)陣列10中的列選擇。字線驅(qū)動(dòng)器30基于行解碼器20的行選擇結(jié)果，有選擇地激活讀出字線RWL或?qū)懭胱志€WWL。行地址RA與列地址CA示出被選擇為數(shù)據(jù)讀出或數(shù)據(jù)寫入對(duì)象選的存儲(chǔ)單元(以下，也稱為“選擇存儲(chǔ)單元”)。
寫入字線WWL在中間夾著存儲(chǔ)陣列10而與字線驅(qū)動(dòng)器30的布置區(qū)域相對(duì)的區(qū)域40上，與預(yù)定電壓(典型的為接地電壓)Vss連接。讀出/寫入控制電路50、60是數(shù)據(jù)讀出與數(shù)據(jù)寫入時(shí)，為使數(shù)據(jù)寫入電流與讀出電流(數(shù)據(jù)讀出電流)流過與選擇存儲(chǔ)單元對(duì)應(yīng)的存儲(chǔ)單元列(以下，也稱為“選擇列”)的位線BL與/BL而布置在與存儲(chǔ)陣列10鄰接的區(qū)域上的電路群的總稱。
MRAM器件1中還設(shè)有冗余程序電路100。冗余程序電路100含有可由來自外部的激光照射熔斷的程序元件，通過該程序元件，固定地存儲(chǔ)與表示不良存儲(chǔ)單元存在的存儲(chǔ)單元列(以下，也稱為“不良列”)的列地址相當(dāng)?shù)牟涣嫉刂?。如后述說明的那樣，本實(shí)施例的程序元件無需專用的制造工序，能以形成MTJ存儲(chǔ)單元的工序并行制造。
冗余程序電路100在通常工作時(shí)，通過比較列地址CA和存儲(chǔ)的不良地址來判斷不良列是否作為數(shù)據(jù)讀出或數(shù)據(jù)寫入的對(duì)象被選中。
由列地址CA選中不良列時(shí)，冗余程序電路100指示對(duì)由備用存儲(chǔ)單元構(gòu)成的冗余電路的存取，同時(shí)對(duì)列解碼器25指示對(duì)由列地址CA表示的存儲(chǔ)單元列停止存取。從而，取代由列地址CA表示的存儲(chǔ)單元列，而進(jìn)行以冗余電路為對(duì)象的數(shù)據(jù)讀出或數(shù)據(jù)寫入。
另一方面，當(dāng)列地址CA不與不良地址對(duì)應(yīng)時(shí)，用列解碼器25進(jìn)行通常的列選擇操作，選擇由列地址CA表示的存儲(chǔ)單元列，進(jìn)行數(shù)據(jù)讀出或數(shù)據(jù)寫入。
接著，就MRAM器件1的冗余結(jié)構(gòu)進(jìn)行說明。
參照?qǐng)D2，存儲(chǔ)陣列10中含有n行×m列(n、m自然數(shù))排列的標(biāo)準(zhǔn)存儲(chǔ)單元MC和k個(gè)(k自然數(shù))冗余電路RD1～RDk。本實(shí)施例中，由于以存儲(chǔ)單元列為單位進(jìn)行置換補(bǔ)救，各冗余電路RD1～RDk相當(dāng)于備用列。另外，下面，將冗余電路RD1～RDk統(tǒng)稱為冗余電路RD。
整體上看，存儲(chǔ)陣列10中，具有相同結(jié)構(gòu)的MTJ存儲(chǔ)單元在n個(gè)存儲(chǔ)單元行與(m+k)個(gè)存儲(chǔ)單元列的范圍配置。
另外，下面將由標(biāo)準(zhǔn)存儲(chǔ)單元構(gòu)成的存儲(chǔ)單元列稱為“標(biāo)準(zhǔn)存儲(chǔ)單元列”，將分別對(duì)應(yīng)于冗余電路RD1～RDk的備用存儲(chǔ)單元的存儲(chǔ)單元列稱為“備用列”。
分別對(duì)應(yīng)于存儲(chǔ)單元行，布置讀出字線RWL1～RWLn與寫入字線WWL1～WWLn。分別對(duì)應(yīng)于標(biāo)準(zhǔn)存儲(chǔ)單元列布置位線對(duì)BLP1～BLPm。各位線對(duì)由兩條互補(bǔ)的位線構(gòu)成。例如，位線對(duì)BLP1是由位線BL1與/BL1構(gòu)成。
分別對(duì)應(yīng)于備用存儲(chǔ)單元列，布置備用位線對(duì)SBLP1～SBLPk。各備用位線對(duì)與位線對(duì)一樣由兩條互補(bǔ)的位線構(gòu)成。例如，備用位線對(duì)SBLP1由備用位線SBL1與/SBL1構(gòu)成。
下面，在概括地表現(xiàn)各寫入字線、讀出字線、位線對(duì)、位線、備用位線對(duì)及備用位線時(shí)，分別采用符號(hào)WWL、RWL、BLP、BL(/BL)、SBLP與SBL(/SBL)表示；在表示特定的寫入字線、讀出字線、位線對(duì)、位線、備用位線對(duì)及備用位線時(shí)，在這些符號(hào)后附加數(shù)字，如以WWL1、RWL1、BLP1、BL1(/BL1)、SBLP1及SBL1(/SBL1)表示。
并且，數(shù)據(jù)、信號(hào)及信號(hào)線的高電壓狀態(tài)(電源電壓Vcc1、Vcc2)與低電壓狀態(tài)(接地電壓Vss)分別稱為“H電平”與“L電平”。
MTJ存儲(chǔ)單元(也就是標(biāo)準(zhǔn)存儲(chǔ)單元MC與備用存儲(chǔ)單元SMC)分別設(shè)有串聯(lián)連接的、電阻按照存儲(chǔ)數(shù)據(jù)的電平而變化的隧道磁電阻元件TMR與作為存取門起作用的存取晶體管ATR。
接著采用圖3，說明MTJ存儲(chǔ)單元結(jié)構(gòu)與數(shù)據(jù)存儲(chǔ)原理。
參照?qǐng)D3，隧道磁電阻元件TMR設(shè)有具有被固定的定磁化方向的磁性體層(以下，簡(jiǎn)稱為“固定磁化層”)FL和按照來自外部的施加磁場(chǎng)的方向磁化的強(qiáng)磁性體層(以下，簡(jiǎn)稱為“自由磁化層”)VL。在固定磁化層FL與自由磁化層VL之間，設(shè)有由絕緣膜形成的隧道阻擋層(隧道膜)TB。自由磁化層VL按照寫入的存儲(chǔ)數(shù)據(jù)的電平，沿固定磁化層FL的同方向或沿固定磁化層FL的反方向被磁化。固定磁化層FL、隧道阻擋層TB與自由磁化層VL構(gòu)成磁隧道結(jié)。
隧道磁電阻元件TMR的電阻按照固定磁化層FL與自由磁化層VL的磁化方向的相對(duì)關(guān)系而發(fā)生變化。具體而言，隧道磁電阻元件TMR的電阻，在固定磁化層FL的磁化方向與自由磁化層VL的磁化方向相同(平行)時(shí)成為最小值Rmin，當(dāng)兩者的磁化方向?yàn)橄喾?反平行)方向時(shí)成為最大值Rmax。
數(shù)據(jù)寫入時(shí)，讀出字線RWL被去激活，存取晶體管ATR截止。這種狀態(tài)下，用以磁化自由磁化層VL的數(shù)據(jù)寫入磁場(chǎng)H(BL)與H(WWL)，分別由流過位線BL與寫入字線WWL的數(shù)據(jù)寫入電流產(chǎn)生。特別是，位線BL上的數(shù)據(jù)寫入電流，按照寫入數(shù)據(jù)的電平，沿+Iw與-Iw中的一個(gè)方向流入。
圖4是表示MTJ存儲(chǔ)單元的數(shù)據(jù)寫入電流和隧道磁電阻元件的磁化方向之間的關(guān)系的示圖。
參照?qǐng)D4，橫軸H(EA)表示在隧道磁電阻元件TMR內(nèi)的自由磁化層VL上沿易磁化軸(EAEasy Axis)方向施加的磁場(chǎng)。另一方面，縱軸H(HA)表示在自由磁化層VL上沿難磁化軸(HAHardAxis)方向作用的磁場(chǎng)。磁場(chǎng)H(EA)與H(HA)分別對(duì)應(yīng)于圖3所示的數(shù)據(jù)寫入磁場(chǎng)H(BL)與H(WWL)。
在MTJ存儲(chǔ)單元中，固定磁化層FL的固定磁化方向沿著自由磁化層VL的易磁化軸，自由磁化層VL按照存儲(chǔ)數(shù)據(jù)的電平，沿易磁化軸方向，與固定磁化層FL平行或反平行(相反)方向磁化。MTJ存儲(chǔ)單元對(duì)應(yīng)于自由磁化層VL的兩個(gè)磁化方向，可存儲(chǔ)1位的數(shù)據(jù)。
自由磁化層VL的磁化方向僅對(duì)施加的磁場(chǎng)H(EA)與H(HA)之和達(dá)到圖4所示的星形特性曲線的外側(cè)區(qū)域上時(shí)才能被改寫。就是說，施加的數(shù)據(jù)寫入磁場(chǎng)為相當(dāng)于星形特性曲線內(nèi)側(cè)區(qū)域的強(qiáng)度時(shí)，自由磁化層VL的磁化方向不改變。
如星形特性曲線所示，可通過對(duì)自由磁化層VL施加沿難磁化軸方向的磁場(chǎng)來降低改變沿易磁化軸的磁化方向所需的磁化閾值。如圖4所示，設(shè)計(jì)數(shù)據(jù)寫入時(shí)的動(dòng)作點(diǎn)，使得寫入字線WWL和位線BL上均流入預(yù)定的數(shù)據(jù)寫入電流時(shí)，改寫MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)，即隧道磁電阻元件TMR的磁化方向。
圖4中例示的動(dòng)作點(diǎn)上，在作為數(shù)據(jù)寫入對(duì)象的MTJ存儲(chǔ)單元中，易磁化軸方向的數(shù)據(jù)寫入磁場(chǎng)的設(shè)計(jì)強(qiáng)度成為HWR。就是說，設(shè)計(jì)流過位線BL或?qū)懭胱志€WWL的數(shù)據(jù)寫入電流的值，得到該數(shù)據(jù)寫入磁場(chǎng)HWR。一般，數(shù)據(jù)寫入磁場(chǎng)HWR是由切換磁化方向所需的開關(guān)磁場(chǎng)HSW和余量ΔH之和表示。就是說，HWR＝HSW+ΔH。
暫且寫入隧道磁電阻元件TMR的磁化方向即MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)被非易失地保存，直到新的數(shù)據(jù)被寫入為止。嚴(yán)格地說，各存儲(chǔ)單元的電阻是隧道磁電阻元件TMR、存取晶體管ATR的通態(tài)電阻以及其它寄生電阻之和，但由于隧道磁電阻元件TMR外的電阻不依賴存儲(chǔ)數(shù)據(jù)而保持一定，下面，對(duì)于按照存儲(chǔ)數(shù)據(jù)的兩種標(biāo)準(zhǔn)存儲(chǔ)單元的電阻也用Rmax與Rmin表示，且將兩者之差用ΔR(即，ΔR＝Rmax-Rmin)表示。
數(shù)據(jù)讀出時(shí)，通過位線BL探測(cè)由導(dǎo)通存取晶體管ATR所生成的隧道磁電阻元件TMR的通過電流，從而，能讀出選擇存儲(chǔ)單元的電阻電平，即存儲(chǔ)數(shù)據(jù)電平。
圖5是表示MTJ存儲(chǔ)單元結(jié)構(gòu)的剖視圖。
參照?qǐng)D5，MTJ存儲(chǔ)單元含有在半導(dǎo)體襯底SUB上形成的存取晶體管ATR和導(dǎo)電磁性體膜105。
存取晶體管ATR含有作為半導(dǎo)體襯底SUB上的摻雜區(qū)110、120而形成的源極與漏極。作為存取晶體管ATR，一般采用在半導(dǎo)體襯底上形成的場(chǎng)效應(yīng)晶體管即MOS晶體管。
摻雜區(qū)110與接地電壓Vss連接，起源極作用。并且，摻雜區(qū)120經(jīng)由金屬布線層M1中設(shè)置的金屬布線135和接觸孔中設(shè)置的通路接觸塞140與導(dǎo)電磁性體膜105電連接，起漏極作用。
讀出字線RWL是用以控制存取晶體管ATR的柵電壓而設(shè)置的，無需主動(dòng)地使電流流過。因此，基于提高集成度的考慮，讀出字線RWL無需另設(shè)獨(dú)立的金屬布線層，在與柵極130同層的布線層上，采用多晶硅層或多晶硅硅化物(polyside)結(jié)構(gòu)等形成。另一方面，必須使數(shù)據(jù)寫入電流流過的寫入字線WWL與位線BL分別用金屬布線層M1與M2形成。
導(dǎo)電磁性體膜105中有疊層而成的連接線150、相當(dāng)于隧道磁電阻元件TMR的隧道磁性體層160和通路接觸塞170。連接線150為電連接隧道磁性體層160和通路接觸塞140而設(shè)置。通路接觸塞170電連接在隧道磁性體層160與位線BL之間。連接線150與通路接觸塞170由金屬膜構(gòu)成。
參照?qǐng)D6，隧道磁性體層160中有作為基底層161而設(shè)置的NiFe膜與Ta膜；由IrMn膜形成的反鐵磁性層162；由CoFe膜形成的磁性體層163與165；夾于磁性體層163與165之間的絕緣層164(AlOx)；由NiFe膜形成的磁性體層166；以及由Ta膜形成的保護(hù)層167。
磁性體層163相當(dāng)于圖3中的固定磁化層FL，且磁性體層165、166相當(dāng)于圖3中的自由磁化層VL，而絕緣層164相當(dāng)于圖3中的隧道阻擋層TB。另外，圖中括號(hào)內(nèi)例示各層的典型厚度。
再參照?qǐng)D2，對(duì)存儲(chǔ)陣列的結(jié)構(gòu)進(jìn)行詳細(xì)說明。
標(biāo)準(zhǔn)存儲(chǔ)單元MC在每一行上與位線BL與/BL之一連接。例如，對(duì)屬于第一存儲(chǔ)單元列的標(biāo)準(zhǔn)存儲(chǔ)單元進(jìn)行說明，第一行的標(biāo)準(zhǔn)存儲(chǔ)單元與位線/BL1連接，第二行的標(biāo)準(zhǔn)存儲(chǔ)單元與位線BL1連接。以下同樣地，標(biāo)準(zhǔn)存儲(chǔ)單元與備用存儲(chǔ)單元各自在奇數(shù)行上與一方的位線/BL1～/BLm連接，在偶數(shù)行上與另一方的位線BL1～BLm連接。同樣地，備用存儲(chǔ)單元SMC在奇數(shù)行上與備用位線/SBL1～/SBLk連接，在偶數(shù)行上與備用位線SBL1～SBLk連接。
存儲(chǔ)陣列10還包括分別與位線BL1、/BL1～BLm、/BLm及備用位線SBL1、/SBL1～SBLk、/SBLk連接的多個(gè)偽存儲(chǔ)單元DMC。
各偽存儲(chǔ)單元DMC中有偽電阻元件TMRd與偽存取元件ATRd。偽電阻元件TMRd與偽存取元件ATRd的電阻之和Rd設(shè)定為分別對(duì)應(yīng)MTJ存儲(chǔ)單元MC的存儲(chǔ)數(shù)據(jù)的H電平與L電平的電阻Rmax與Rmin的中間值，即Rmax＞Rd＞Rmin。偽存取元件ATRd與MTJ存儲(chǔ)單元的存取元件一樣，一般由場(chǎng)效應(yīng)晶體管構(gòu)成。因此，下面，將偽存取元件也稱為偽存取晶體管ATRd。
偽存儲(chǔ)單元DMC對(duì)應(yīng)于偽讀出字線DRWL1與DRWL2中的一方，以2行×(m+k)列布置。對(duì)應(yīng)偽讀出字線DRWL1的偽存儲(chǔ)單元，分別與位線BL1～BLm及備用位線SBL1～SBLk連接。另一方面，對(duì)應(yīng)于偽讀出字線DRWL2的剩下的偽存儲(chǔ)單元，分別與位線/BL1～/BLm及備用位線/SBL1～/SBLk連接。下面，將偽讀出字線DRWL1與DRWL2統(tǒng)稱為偽讀出字線DRWL。
而且，分別對(duì)應(yīng)于偽存儲(chǔ)單元的行，布置偽寫入字線DWWL1、DWWL2。另外，按照偽電阻元件TMRd的結(jié)構(gòu)，無需設(shè)置偽寫入字線，但為了確保存儲(chǔ)陣列上的形狀的連續(xù)性且避免制造工藝的復(fù)雜性，設(shè)有與寫入字線WWL相同設(shè)計(jì)的偽寫入字線DWWL1、DWWL2。
數(shù)據(jù)讀出時(shí)，字線驅(qū)動(dòng)器30根據(jù)行選擇結(jié)果，將各讀出字線RWL與偽讀出字線DRWL1、DRWL2有選擇地激活至H電平(電源電壓Vcc1)。具體而言，選中奇數(shù)行，且與選擇行的標(biāo)準(zhǔn)存儲(chǔ)單元、備用存儲(chǔ)單元、位線/BL1～/BLm及備用位線/SBL1～/SBLk連接時(shí)，偽讀出字線DRWL1被進(jìn)一步激活，使偽存儲(chǔ)單元群跟位線BL1～BLm與備用位線SBL1～SBLk連接。當(dāng)偶數(shù)行被選中時(shí)，除了選擇行的讀出字線外，偽讀出字線DRWL2也被激活。
字線驅(qū)動(dòng)器30在數(shù)據(jù)寫入時(shí)，將選擇行的寫入字線WWL的一端與電源電壓Vcc2連接。因此，在選擇行的寫入字線WWL上，能使行方向的數(shù)據(jù)寫入電流Ip沿字線驅(qū)動(dòng)器30到區(qū)域40的方向流過。另一方面，非選擇行的寫入字線根據(jù)字線驅(qū)動(dòng)器30，與接地電壓Vss連接。
分別對(duì)應(yīng)于存儲(chǔ)單元列，設(shè)置用以進(jìn)行列選擇的列選擇線CSL1～CSLm。列解碼器25根據(jù)列地址CA的解碼結(jié)果即列選擇結(jié)果，分別在數(shù)據(jù)寫入與數(shù)據(jù)讀出時(shí)，將列選擇線CSL1～CSLm中的一條激活至選擇狀態(tài)(H電平)。
而且，分別對(duì)應(yīng)于備用存儲(chǔ)單元列，設(shè)置備用列選擇線SCSL1～SCSLk。備用列驅(qū)動(dòng)器SCV1～SCVk分別響應(yīng)來自冗余程序電路100的備用使能信號(hào)SE1～SEk，將對(duì)應(yīng)的備用列選擇線激活至選擇狀態(tài)(H電平)。關(guān)于備用使能信號(hào)SE1～Sek的生成，在后面詳細(xì)說明。
而且，設(shè)有用以傳送讀出數(shù)據(jù)與寫入數(shù)據(jù)的數(shù)據(jù)總線對(duì)DBP。數(shù)據(jù)總線對(duì)DBP包含彼此互補(bǔ)的數(shù)據(jù)總線DB與/DB。
讀出/寫入控制電路50中有數(shù)據(jù)寫入電路51W、數(shù)據(jù)讀出電路51R、分別對(duì)應(yīng)于存儲(chǔ)單元列設(shè)置的列選擇門CSG1～CSGm及分別對(duì)應(yīng)備用存儲(chǔ)單元列設(shè)置的備用列選擇門SCSG1～SCSGk。
下面，列選擇線CSL1～CSLm、備用列選擇線SCSL1～SCSLk、列選擇門CSG1～CSGm及備用列選擇門SCSG1～SCSGk，分別統(tǒng)稱為列選擇線CSL、備用列選擇線SCSL、列選擇門CSG及備用列選擇門SCSG。
各列選擇門CSG中有在數(shù)據(jù)總線DB和對(duì)應(yīng)的位線BL之間電連接的晶體管開關(guān)和在數(shù)據(jù)總線/DB和對(duì)應(yīng)的位線/BL之間電連接的晶體管開關(guān)。這些晶體管開關(guān)按照對(duì)應(yīng)的列選擇線CSL的電壓而導(dǎo)通/截止。就是說，當(dāng)對(duì)應(yīng)的列選擇線CSL激活至選擇狀態(tài)(H電平)時(shí)，各列選擇門CSG將數(shù)據(jù)總線DB、/DR分別與對(duì)應(yīng)的位線BL、/BL電連接。
各備用列選擇門SCSG具有與列選擇門CSG相同的結(jié)構(gòu)，在對(duì)應(yīng)的備用列選擇線SCSL被激活至選擇狀態(tài)(H電平)時(shí)，分別將對(duì)應(yīng)的備用位線SBL、/SBL與數(shù)據(jù)總線DB、/DB電連接。
讀出/寫入控制電路60中設(shè)有分別對(duì)應(yīng)于存儲(chǔ)單元列設(shè)置的短路開關(guān)晶體管62-1～62-m、62-s1～62-sk及控制門66-1～66-m、66-s1～66-sk。讀出/寫入控制電路60中還有分別設(shè)置在位線BL1、/BL1～BLm、/BLm及備用位線SBL1、/SBL1～SBLk、/SBLk和接地電壓Vss之間的預(yù)充電晶體管64-1a、64-1b～64-ma、64-mb及64-s1a、64-s1b～64-ska、64-skb。
下面，將短路開關(guān)晶體管62-1～62-m、62-s1～62-sk、預(yù)充電晶體管64-1a、64-1b～64-ma、64-mb及64-s1a、64-s1b～64-ska、64-skb以及控制門66-1～66-m、66-s1～66-sk分別統(tǒng)稱為短路開關(guān)晶體管62、預(yù)充電晶體管64及控制門66。
各控制門66輸出對(duì)應(yīng)的列選擇線CSL或備用列選擇線SCSL與控制信號(hào)WE的AND邏輯運(yùn)算結(jié)果。因此，在進(jìn)行數(shù)據(jù)寫入操作時(shí)，在對(duì)應(yīng)于列地址CA的選擇列或備用列上，控制門66的輸出被有選擇地激活至H電平。
短路開關(guān)晶體管62分別響應(yīng)對(duì)應(yīng)的控制門66的輸出而導(dǎo)通/截止。因此，在進(jìn)行數(shù)據(jù)寫入操作時(shí)，在對(duì)應(yīng)于列地址CA的選擇列或備用列中，位線BL、/BL或備用位線SBL、/SBL的一端之間由短路開關(guān)晶體管62電連接。
各預(yù)充電晶體管64響應(yīng)位線預(yù)充電信號(hào)BLPR的激活而導(dǎo)通，從而分別使位線BL1、/BL1～BLm、/BLm及備用位線SBL1、/SBL1～SBLk、/SBLk預(yù)充電至接地電壓Vss。由控制電路5生成的位線預(yù)充電信號(hào)BLPR在MRAM器件1的激活期間，至少在進(jìn)行數(shù)據(jù)讀出之前的預(yù)定期間被激活至H電平。另一方面，在MRAM器件1的激活期間的進(jìn)行數(shù)據(jù)讀出操作時(shí)與數(shù)據(jù)寫入操作時(shí)，位線預(yù)充電信號(hào)BLPR被去激活至L電平，預(yù)充電晶體管64截止。
接著，對(duì)MRAM器件1中的列選擇操作進(jìn)行說明。如上述說明，列選擇操作包含用以置換補(bǔ)救不良列的冗余控制。
冗余程序電路100中有分別對(duì)應(yīng)于冗余電路(備用列)RD1～RDk設(shè)置的多個(gè)冗余控制部件RPU(1)～RPU(k)。冗余控制部件RPU(1)～RPU(k)能夠各自在內(nèi)部存儲(chǔ)不良地址FAD1～FADk。第i冗余控制部件RPU(i)判斷表示選擇列的h位(h自然數(shù))的列地址CA與被編程的不良地址FADi是否一致。關(guān)于冗余控制部件RPU(i)的結(jié)構(gòu)與它所包含的程序元件的結(jié)構(gòu)，在后面詳細(xì)說明。
冗余控制部件RPU(i)固定地存儲(chǔ)不良地址FADi，并在若列地址CA和對(duì)應(yīng)的不良地址FADi一致時(shí)，將對(duì)應(yīng)的備用使能信號(hào)SEi激活至H電平。當(dāng)列地址CA與不良地址FAD1～FADk中的任何一個(gè)都不一致時(shí)，標(biāo)準(zhǔn)使能信號(hào)NE被激活至H電平。
列解碼器25在標(biāo)準(zhǔn)使能信號(hào)NE激活至H電平時(shí)，激活對(duì)應(yīng)于列地址CA的一條列選擇線CSL。響應(yīng)這種情況，進(jìn)行對(duì)標(biāo)準(zhǔn)存儲(chǔ)單元的存取。
另一方面，標(biāo)準(zhǔn)使能信號(hào)NE被去激活至L電平時(shí)，即列地址CA與任何不良地址FAD都不一致時(shí)，列解碼器25將對(duì)應(yīng)于標(biāo)準(zhǔn)存儲(chǔ)單元的各列選擇線CSL1.～CSLm去激活。另一方面，響應(yīng)備用使能信號(hào)SE1～SEk中的任一個(gè)激活，備用列選擇線SCSL1～SCSLk中的一條被激活。從而，代替對(duì)標(biāo)準(zhǔn)存儲(chǔ)單元的存取，進(jìn)行對(duì)備用存儲(chǔ)單元的存取。
圖7是用以說明MRAM器件1中的置換補(bǔ)救的數(shù)據(jù)讀出操作與數(shù)據(jù)寫入操作時(shí)的工作波形圖。
首先，就數(shù)據(jù)寫入時(shí)的工作過程進(jìn)行說明。字線驅(qū)動(dòng)器30根據(jù)行解碼器20的行選擇結(jié)果，激活對(duì)應(yīng)于選擇行的寫入字線WWL，與電源電壓Vcc2連接。由于各寫入字線WWL的一端在區(qū)域40中與接地電壓Vss連接，使得選擇行的寫入字線WWL上，流入字線驅(qū)動(dòng)器30朝區(qū)域40方向的數(shù)據(jù)寫入電流Ip。另一方面，由于在非選擇行上，寫入字線WWL被維持在去激活態(tài)(L電平接地電壓Vss)，因此無數(shù)據(jù)寫入電流流過。
當(dāng)列地址CA與不良地址FAD1～FADk中的任何一個(gè)都不一致時(shí)，與列地址CA對(duì)應(yīng)的選擇列的列選擇線CSL被激活至選擇狀態(tài)(H電平)，選擇列的位線BL與/BL的各一端分別與數(shù)據(jù)總線DB與/DB連接。進(jìn)而，對(duì)應(yīng)的短路開關(guān)晶體管62(圖2)導(dǎo)通，且選擇列的位線BL與/BL的另一端(列選擇門CSG的對(duì)側(cè))之間被短路。
另一方面，當(dāng)列地址CA與不良地址FAD1～FADk中的任一個(gè)地址一致時(shí)，對(duì)應(yīng)的備用列選擇線SCSL被激活至選擇狀態(tài)(H電平)，取代選擇列的位線BL與/BL，對(duì)應(yīng)的備用位線SBL與/SBL的各一端分別與數(shù)據(jù)總線DB與/DB連接。進(jìn)而，對(duì)應(yīng)的短路開關(guān)晶體管62(圖2)導(dǎo)通，且對(duì)應(yīng)的備用位線SBL與/SBL的另一端(備用列選擇門SCSG的對(duì)側(cè))之間被短路。
數(shù)據(jù)寫入電路51W將數(shù)據(jù)總線DB與/DB設(shè)定于電源電壓Vcc2與接地電壓Vss中的一方與另一方。例如，當(dāng)寫入數(shù)據(jù)DIN的數(shù)據(jù)電平為L(zhǎng)電平時(shí)，使數(shù)據(jù)總線DB上流入用以寫入L電平數(shù)據(jù)的數(shù)據(jù)寫入電流-Iw。數(shù)據(jù)寫入電流-Iw通過列選擇門CSG或備用列選擇門SCSG，供給選擇列的位線BL或?qū)?yīng)的備用位線SBL。
流過選擇列的位線BL或?qū)?yīng)的備用位線SBL的數(shù)據(jù)寫入電流-Iw，通過短路開關(guān)晶體管62返回。從而，另一方的位線/BL或備用位線/SBL上，流過反方向的數(shù)據(jù)寫入電流+Iw。流過位線/BL或備用位線/SBL的數(shù)據(jù)寫入電流+Iw，通過列選擇門CSG或備用列選擇門SCSG傳到數(shù)據(jù)總線/DB。
當(dāng)寫入數(shù)據(jù)DIN的數(shù)據(jù)電平為H電平時(shí)，通過更換數(shù)據(jù)總線DB與/DB的電壓設(shè)定來使反向的數(shù)據(jù)寫入電流流過選擇列的位線BL、/BL或?qū)?yīng)的備用位線SBL、/SBL。
從而，當(dāng)列地址CA與不良地址FAD1～FADk的任意一個(gè)地址都不一致時(shí)，對(duì)于對(duì)應(yīng)的寫入字線WWL與位線BL(/BL)上均流過數(shù)據(jù)寫入電流的標(biāo)準(zhǔn)存儲(chǔ)單元(選擇存儲(chǔ)單元)，執(zhí)行數(shù)據(jù)寫入。另一方面，當(dāng)列地址CA與不良地址FAD的任意一個(gè)地址一致時(shí)，對(duì)于對(duì)應(yīng)的寫入字線WWL與備用位線SBL(/SBL)上均流過數(shù)據(jù)寫入電流的備用存儲(chǔ)單元，執(zhí)行數(shù)據(jù)寫入。
數(shù)據(jù)寫入時(shí)，讀出字線RWL維持在非選擇狀態(tài)(L電平)。并且，數(shù)據(jù)寫入時(shí)也將位線預(yù)充電信號(hào)BLPR激活至H電平，從而，數(shù)據(jù)寫入時(shí)的位線BL與/BL的電壓設(shè)定至相當(dāng)于數(shù)據(jù)讀出時(shí)的預(yù)充電電壓電平的接地電壓Vss。這樣，使對(duì)應(yīng)于非選擇列的位線BL、/BL與備用位線SBL、/SBL的數(shù)據(jù)寫入后的電壓與數(shù)據(jù)讀出時(shí)的預(yù)充電電壓一致，從而，將不需要在數(shù)據(jù)讀出前進(jìn)行新的預(yù)充電操作，且可提高數(shù)據(jù)讀出操作的速度。
接著，對(duì)數(shù)據(jù)讀出操作進(jìn)行說明。
數(shù)據(jù)讀出時(shí)，字線驅(qū)動(dòng)器30根據(jù)行解碼器20的行選擇結(jié)果，將對(duì)應(yīng)于選擇行的讀出字線RWL激活至H電平。在非選擇行上，讀出字線RWL的電壓電平維持在非激活態(tài)(L電平)。
如開始數(shù)據(jù)讀出，且選擇行的讀出字線RWL激活至H電平，且對(duì)應(yīng)的存取晶體管ATR導(dǎo)通時(shí)，對(duì)應(yīng)于選擇行的標(biāo)準(zhǔn)存儲(chǔ)單元與備用存儲(chǔ)單元，經(jīng)由存取晶體管ATR，在位線BL、/BL、備用位線SBL、/SBL和接地電壓Vss之間電連接。
數(shù)據(jù)讀出電路51R將各數(shù)據(jù)總線DB與/DB上拉至電源電壓Vcc1，供給一定的讀出電流Is。
而且，與數(shù)據(jù)寫入時(shí)一樣，按照列地址CA，選擇列的列選擇線CSL或?qū)?yīng)的備用列選擇線SCSL被激活至選擇狀態(tài)(H電平)。
當(dāng)列地址CA與不良地址FAD1～FADk的任意一個(gè)地址都不一致時(shí)，讀出電流Is經(jīng)由數(shù)據(jù)總線DB(/DB)與選擇列的位線BL(/BL)，通過選擇存儲(chǔ)單元(標(biāo)準(zhǔn)存儲(chǔ)單元)的隧道磁電阻元件TMR。從而，在選擇列的位線BL與/BL的一方與數(shù)據(jù)總線DB、/DB的一方，發(fā)生按照選擇存儲(chǔ)單元的電阻(Rmax、Rmin)即存儲(chǔ)數(shù)據(jù)的電平的電壓變化。同樣地，在選擇列的位線BL、/BL的另一方與數(shù)據(jù)總線DB、/DB的另一方，發(fā)生按照偽存儲(chǔ)單元DMC的電阻Rd的電壓變化。
例如，選擇存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)電平為“1”(電阻Rmax)時(shí)，與選擇存儲(chǔ)單元連接的位線BL與/BL的一方上，生成與偽存儲(chǔ)單元DMC連接的位線BL與/BL的另一方上生成的電壓變化ΔVm更大的電壓變化ΔV1(ΔV1＞ΔVm)。同樣在數(shù)據(jù)總線DB、/DB上也發(fā)生電壓變化ΔVb1與ΔVbm(ΔVbm＞ΔVb1)。由數(shù)據(jù)讀出電路51R探測(cè)放大如此產(chǎn)生的數(shù)據(jù)總線DB與/DB之間的電壓差，能將選擇存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)作為讀出數(shù)據(jù)DOUT輸出。
另一方面，當(dāng)列地址CA與不良地址FAD1～FADk中的任意一個(gè)地址一致時(shí)，讀出電流Is經(jīng)由數(shù)據(jù)總線DB(/DB)與備用位線SBL(/SBL)，通過備用存儲(chǔ)單元。從而，在備用位線SBL與/SBL的一方與數(shù)據(jù)總線DB、/DB一方，發(fā)生按照備用存儲(chǔ)單元的電阻(Rmax、Rmin)即存儲(chǔ)數(shù)據(jù)的電平的電壓變化。在備用位線SBL、/SBL的另一方與數(shù)據(jù)總線DB、/DB的另一方，與標(biāo)準(zhǔn)存儲(chǔ)單元存取時(shí)的一樣，發(fā)生按照偽存儲(chǔ)單元DMC的電阻Rd的電壓變化。
這樣，由列地址CA選中不良列時(shí)，也能在對(duì)應(yīng)的冗余電路(備用列)的備用存儲(chǔ)單元上存取，正常地進(jìn)行數(shù)據(jù)寫入與數(shù)據(jù)讀出。因此，可用相當(dāng)于冗余電路的備用列，對(duì)不良存儲(chǔ)單元以存儲(chǔ)單元列為單位進(jìn)行置換補(bǔ)救。
并且，由于將位線BL、/BL與備用位線SBL、/SBL的預(yù)充電電壓設(shè)為接地電壓Vss，在非選擇列的位線BL、/BL與備用位線SBL、/SBL上，不會(huì)發(fā)生經(jīng)由響應(yīng)選擇行的讀出字線RWL的激活而導(dǎo)通的存取晶體管的放電電流。結(jié)果，能夠減少預(yù)充電操作時(shí)的位線與子位線的充放電造成的電力損耗。
另外，數(shù)據(jù)寫入電路51W的工作電源電壓即Vcc2設(shè)定為高于數(shù)據(jù)讀出電路51R的工作電源電壓即Vcc1。這是由于數(shù)據(jù)寫入時(shí)，用以磁化選擇存儲(chǔ)單元的隧道磁電阻元件TMR所需的數(shù)據(jù)寫入電流Ip、±Iw大于數(shù)據(jù)讀出所需的讀出電流Is。例如，如果采用這樣的電源結(jié)構(gòu)，即采用直接從MRAM器件1的外部供給的外部電源電壓作為電源電壓Vcc2，再用降壓電路(未圖示)使該外部電源電壓降低來形成電源電壓Vcc1，就能高效率地提供上述的電源電壓Vcc1與Vcc2。
接著，就實(shí)施例1的程序元件的結(jié)構(gòu)進(jìn)行詳細(xì)說明。
圖8是表示圖2所示的冗余控制部件RPU(i)結(jié)構(gòu)的電路圖。冗余控制部件RPU(i)作為實(shí)施例1的程序元件的應(yīng)用例示出。
參照?qǐng)D8，冗余控制部件RPU(i)用2·h個(gè)程序元件180固定地存儲(chǔ)h位的不良地址FADi，同時(shí)，進(jìn)行被輸入的列地址CA和不良地址FADi的一致性比較。列地址CA由地址位A1～Ah構(gòu)成。
冗余控制部件RPU中設(shè)有在節(jié)點(diǎn)N1和接地電壓Vss之間，通過程序元件180電連接的2·h個(gè)N-MOS晶體管NT(1)、/NT(1)～NT(h)、/NT(h)。N-MOS晶體管NT(1)的柵極上輸入地址位A1，N-MOS晶體管/NT(1)的柵極上輸入地址位A1的反相位/A1。后面，晶體管NT(2)～NT(h)及/NT(2)～/NT(h)的各柵極上也分別輸入地址位A2～Ah及其反相位/A2～/Ah。
分別對(duì)應(yīng)地址位A1～Ah及其反相位/A1～/Ah設(shè)置的程序元件180，對(duì)應(yīng)于不良地址FADi的各個(gè)位被有選擇地熔斷(燒斷)。
冗余控制部件RPU(i)中還有在電源電壓Vcc1與節(jié)點(diǎn)N1之間并聯(lián)連接的P-MOS晶體管201、202、倒相器204與信號(hào)驅(qū)動(dòng)器205。P-MOS晶體管201的柵極上輸入預(yù)充電信號(hào)PC，倒相器204將節(jié)點(diǎn)N1的電壓電平反相，輸入到P-MOS晶體管202的柵極。信號(hào)驅(qū)動(dòng)器205按照節(jié)點(diǎn)N1的電壓電平，生成備用使能信號(hào)SEi。
在MRAM器件1的各地址輸入周期之前，預(yù)充電信號(hào)PC設(shè)定為L(zhǎng)電平，節(jié)點(diǎn)N1預(yù)充電至電源電壓Vcc1。當(dāng)?shù)刂份斎胫芷陂_始時(shí)，預(yù)充電信號(hào)PC設(shè)定至H電平，晶體管201與202截止，且節(jié)點(diǎn)N1被與電源電壓Vcc1切斷。在這種狀態(tài)下，按照輸入地址，地址位A1～Ah及其反相位/A1～/Ah分別向N-MOS晶體管NT(1)～NT(h)與/NT(1)～/NT(h)的各柵極輸入。
結(jié)果，僅在輸入的列地址CA與不良地址FADi之間的全部位完全一致時(shí)，節(jié)點(diǎn)N1的電壓維持在預(yù)充電電平即電源電壓Vcc1，其它場(chǎng)合，即輸入地址和不良地址不一致時(shí)，節(jié)點(diǎn)N1和接地電壓Vss之間至少形成一個(gè)電流通路，節(jié)點(diǎn)N1被下拉至接地電壓Vss。
因此，信號(hào)驅(qū)動(dòng)器205生成的備用使能信號(hào)SEi，在不良地址FADi與列地址CA一致時(shí)設(shè)定至H電平，當(dāng)兩者不一致時(shí)成為L(zhǎng)電平。
接著，說明實(shí)施例1的程序元件的結(jié)構(gòu)例。
參照?qǐng)D9A，實(shí)施例1的程序元件180設(shè)有在金屬布線層M2上形成的節(jié)點(diǎn)190與金屬布線層M1上形成的節(jié)點(diǎn)195之間電連接的、與隧道磁性體層160同層且以相同結(jié)構(gòu)設(shè)置的磁性體層160#。如圖8所示，節(jié)點(diǎn)190與195的一方與另一方，分別與接地電壓Vss和對(duì)應(yīng)的N-MOS晶體管的源極電連接。磁性體層160#的至少一部分，構(gòu)成為根據(jù)來自外部的激光照射可熔斷地設(shè)計(jì)的接線部185。就是說，接線部185形成所謂的熔絲。
磁性體層160#和節(jié)點(diǎn)190之間的電接觸由通路接觸塞170#可靠實(shí)現(xiàn)，這與MTJ存儲(chǔ)單元中的隧道磁性體層160和位線BL(金屬布線層M2)之間的電接觸一樣。通路接觸塞170#在圖5所示的通路接觸塞170的同層上以相同結(jié)構(gòu)設(shè)置。
同樣地，節(jié)點(diǎn)195和磁性體層160#之間的電接觸與圖5中的隧道磁性體層160和金屬布線135(金屬布線層M1)之間的電接觸一樣，由通路接觸塞140#與連接線150#實(shí)現(xiàn)。通路接觸塞140#與連接線150#分別在圖5所示的通路接觸塞140與連接線150同層上以相同結(jié)構(gòu)設(shè)置。
參照?qǐng)D9B，程序元件180也可由與連接線150同層而構(gòu)成的金屬層150#和與隧道磁性體層160同層且以相同結(jié)構(gòu)形成的磁性體層160#構(gòu)成。這時(shí)也能對(duì)程序元件180的一部分作適當(dāng)?shù)脑O(shè)計(jì)，使得程序元件180的一部分構(gòu)成可由來自外部的激光照射熔斷的接線部185。由于程序元件180和節(jié)點(diǎn)190、195之間的電接觸與圖9A相同，不重復(fù)作詳細(xì)說明。
或者，如圖9C所示，可將程序元件180由與連接線150同層而構(gòu)成的金屬層150#構(gòu)成。在這種場(chǎng)合，也能對(duì)程序元件180的一部分作適當(dāng)設(shè)計(jì)，使得程序元件180的一部分構(gòu)成可由來自外部的激光照射熔斷的接線部185。由于程序元件180和節(jié)點(diǎn)190、195之間的電接觸與圖9A相同，不重復(fù)作詳細(xì)說明。
如圖9A～圖9C所示，本發(fā)明實(shí)施例的程序元件180由與MTJ存儲(chǔ)單元中的連接線150同層而形成的金屬層150#和與隧道磁性體層160同層而形成的隧道磁性體層160#中的至少一方來構(gòu)成。從而，無需設(shè)置專用的制造工序，能夠在MTJ存儲(chǔ)單元的制造工序中并行地制造通過外部的激光照射加以熔斷來固定地存儲(chǔ)信息的程序元件。
另外，圖5與圖9A～圖9C所示的金屬層150、150#的厚度為300～1000埃左右(1埃＝10-10m)。因此，將由金屬層150#與隧道磁性體層160#構(gòu)成的多層膜用激光熔斷的條件設(shè)計(jì)為例如激光波長(zhǎng)＝0.5～1.5μm、激光光點(diǎn)直徑＝0.5～1.5μm及激光脈寬＝5～30ns左右。到底采用圖9A～圖9C中哪一個(gè)，可根據(jù)各磁性體層的膜或材料，以及激光熔斷條件和熔絲未切斷時(shí)的電阻值設(shè)計(jì)。
并且，如圖9A～圖9C的結(jié)構(gòu)例所示，可通過將程序元件180所連接的節(jié)點(diǎn)190與195分別布置在程序元件180的上層與下層來使程序元件180和節(jié)點(diǎn)190、195之間的電接觸與MTJ存儲(chǔ)單元中的電接觸(圖5)相同。結(jié)果，能抑制各層間的剝離等的發(fā)生，且可穩(wěn)定地制造程序元件180。
圖10A～圖10C所示的程序元件與圖9A～圖9C上分別表示的結(jié)構(gòu)相比，不同之處在于節(jié)點(diǎn)190與195雙方被設(shè)置在程序元件180以上的層上。
因此，程序元件180和節(jié)點(diǎn)190、195之間的各電接觸結(jié)構(gòu)與圖5所示的MTJ存儲(chǔ)單元中的、隧道磁性體層160與位線BL(金屬布線層M2)之間的電接觸一樣，可由通路接觸塞170#來可靠實(shí)現(xiàn)。通路接觸塞170#在圖5所示的通路接觸塞170同層上以相同結(jié)構(gòu)設(shè)置。
通過這樣的結(jié)構(gòu)，能在程序元件180的下層部分即金屬布線層M1上布置其它信號(hào)布線197等。結(jié)果，能夠通過信號(hào)布線的高效率配置實(shí)現(xiàn)晶片面積的減少。
比較圖11A～圖11C所示的程序元件和圖9A～圖9C中分別示出的結(jié)構(gòu)，不同之處在于節(jié)點(diǎn)190與195均設(shè)置在程序元件180以下的層上。
因此，程序元件180和節(jié)點(diǎn)190、195之間的各電接觸結(jié)構(gòu)與圖5所示的隧道磁性體層160與金屬布線135(金屬布線層M1)之間的電接觸一樣，由通路接觸塞140#與連接線150#來構(gòu)成。通路接觸塞140#與連接線150#分別在圖5所示的通路接觸塞140與連接線150同層上以相同結(jié)構(gòu)設(shè)置。
通過這樣的結(jié)構(gòu)，能在程序元件180的上層部分即金屬布線層M2上布置其它信號(hào)布線197等。結(jié)果，能夠通過信號(hào)布線的高效率布置實(shí)現(xiàn)晶片的面積的減少。
如上述說明，本發(fā)明實(shí)施例1的程序元件是用與構(gòu)成MTJ存儲(chǔ)單元的導(dǎo)電磁性體膜的至少一部分相同的結(jié)構(gòu)部分的熔絲元件，因此，無需設(shè)置程序元件(熔絲)專用的制造工序，可在MTJ存儲(chǔ)單元的制造過程中并行制造。結(jié)果，不會(huì)因增加MRAM器件的制造工序而導(dǎo)致成本增加，且能在內(nèi)部安裝穩(wěn)定的程序元件。
實(shí)施例2實(shí)施例2中說明采用與實(shí)施例1相同結(jié)構(gòu)的程序元件，可分別在封裝工序的前后進(jìn)行信息編程的程序電路結(jié)構(gòu)。
圖12是表示實(shí)施例2的冗余控制部件RPU#(i)結(jié)構(gòu)的電路圖。另外，比較實(shí)施例2的MRAM器件與實(shí)施例1的MRAM器件時(shí)，只是各冗余控制部件的結(jié)構(gòu)不同，下面，只對(duì)實(shí)施例2的冗余控制部件的結(jié)構(gòu)進(jìn)行詳細(xì)說明，對(duì)于其它部分的結(jié)構(gòu)與操作不再作重復(fù)的詳細(xì)說明。
參照?qǐng)D12，比較實(shí)施例2的冗余控制部件RPU#(i)與圖8所示的實(shí)施例1的冗余控制部件RPU(i)，不同之處在于在節(jié)點(diǎn)N1與接地電壓Vss之間，代替程序元件180分別連接N-MOS晶體管NPT(1)、/NPT(1)～NPT(h)、/NPT(h)。就是說，在冗余控制部件RPU#(i)中的節(jié)點(diǎn)N1與接地電壓Vss之間，分別對(duì)應(yīng)于地址位A1～Ah與反相位/A1～/Ah，設(shè)有兩個(gè)串聯(lián)連接的N-MOS晶體管。
與圖8所示的冗余控制部件RPU(i)一樣，在N-MOS晶體管NT(1)～NT(h)與/NT(1)～/NT(h)的各柵極上，分別輸入地址位A1～Ah及其反相位/A1～/Ah。相反，在N-MOS晶體管NPT(1)、/NPT(1)～NPT(h)、/NPT(h)的各柵極上，分別輸入由下面說明的程序電路生成的程序信號(hào)P(A1)、P(/A1)～P(Ah)、P(/Ah)。
圖13是表示實(shí)施例2的程序電路的結(jié)構(gòu)的電路圖。
圖13中示出在分別對(duì)應(yīng)于地址位A1～Ah設(shè)置的h個(gè)程序電路中的第j(j1～h的整數(shù))程序電路PRC(j)的結(jié)構(gòu)。
參照?qǐng)D13，程序電路PRC(j)中設(shè)有程序元件180a、180b；N-MOS晶體管211～214；交叉耦合型放大器220；用以供給交叉耦合型放大器220的工作電流的N-MOS晶體管225；以及用以向程序元件180a、180b供給讀出電流的電流供給晶體管226、228。
首先，就程序元件180a、180b的配置進(jìn)行說明。
圖14是圖13所示的程序電路中的程序元件配置的示圖。
程序元件180a、180b在與實(shí)施例1的相同結(jié)構(gòu)上，至少含有磁性體層160#，也就是說與圖9～圖11中的9A、9B同樣地形成。
參照?qǐng)D14，程序元件180a至少含有與隧道磁性體層160同層且以相同結(jié)構(gòu)形成的磁性體層160#。程序元件180a的磁性體層160#的上層與節(jié)點(diǎn)N(Aj)電連接。節(jié)點(diǎn)N(Aj)經(jīng)由N-MOS晶體管211，與封裝后可從外部電接觸的節(jié)點(diǎn)T1連接?？刂菩盘?hào)PRG輸入到N-MOS晶體管211的柵極。
構(gòu)成程序元件180a的磁性體層160#的下層側(cè)與接地節(jié)點(diǎn)210電連接，使得隧道磁電阻元件TMR(Aj)在節(jié)點(diǎn)N(Aj)與接地節(jié)點(diǎn)210之間電連接。
結(jié)果，在節(jié)點(diǎn)N(Aj)和接地節(jié)點(diǎn)210之間，可經(jīng)激光照射熔斷的接線部185和隧道磁電阻元件TMR(Aj)被串聯(lián)連接。一旦接線部185經(jīng)激光照射被熔斷，程序元件180a的電阻即節(jié)點(diǎn)N(Aj)與接地節(jié)點(diǎn)210之間的電阻就增加。
另一方面，接線部185未被熔斷時(shí)，程序元件180a的電阻相當(dāng)于隧道磁電阻元件TMR(Aj)的電阻。因此，響應(yīng)控制信號(hào)PRG的激活，對(duì)節(jié)點(diǎn)T1施加用以供給可絕緣擊穿磁性體層160#中的絕緣膜(相當(dāng)于圖6中的絕緣膜164)的電壓應(yīng)力的外部電壓時(shí)，能絕緣擊穿該絕緣膜。從而，程序元件180a的電阻比絕緣擊穿前更低。
這樣，程序元件180a通過激光照射來提高電阻，并通過對(duì)節(jié)點(diǎn)T1的外部電壓輸入來降低電阻。程序元件180b也具有與程序元件180a相同的結(jié)構(gòu)，其上層與下層設(shè)有分別與節(jié)點(diǎn)N(/Aj)和接地節(jié)點(diǎn)210電連接的磁性體層160#。節(jié)點(diǎn)N(/Aj)經(jīng)由N-MOS晶體管212，與封裝后可從外部電接觸的節(jié)點(diǎn)T2連接?？刂菩盘?hào)PRG輸入到N-MOS晶體管212的柵極。
再來看圖13，N-MOS晶體管211與212，如圖14所示，分別在節(jié)點(diǎn)T1、T2和節(jié)點(diǎn)N(Aj)、N(/Aj)之間連接，各柵極上輸入控制信號(hào)PRG。N-MOS晶體管213在生成程序信號(hào)P(Aj)的節(jié)點(diǎn)Ns和節(jié)點(diǎn)N(Aj)之間電連接。晶體管214在生成程序信號(hào)P(/Aj)的節(jié)點(diǎn)/Ns和節(jié)點(diǎn)N(/Aj)之間電連接。在N-MOS晶體管213與214的各柵極上，輸入來自程序電路的數(shù)據(jù)讀出時(shí)被激活的控制信號(hào)ACT。
交叉耦合型放大器220設(shè)有P-MOS晶體管221、222和N-MOS晶體管223、224。P-MOS晶體管221在電源電壓Vcc1與節(jié)點(diǎn)Ns之間電連接，P-MOS晶體管212在電源電壓Vcc1與節(jié)點(diǎn)/Ns之間電連接。N-MOS晶體管223在節(jié)點(diǎn)Ns與晶體管225的漏極之間連接，晶體管224在節(jié)點(diǎn)/Ns與晶體管225的漏極之間連接。
P-MOS晶體管221與N-MOS晶體管223的各柵極與節(jié)點(diǎn)/Ns電連接，P-MOS晶體管222與N-MOS晶體管224的各柵極與節(jié)點(diǎn)Ns電連接。
P-MOS晶體管226在電源電壓Vcc1和節(jié)點(diǎn)Ns之間電連接，P-MOS晶體管228在電源電壓Vcc1和節(jié)點(diǎn)/Ns之間電連接。P-MOS晶體管226與228的各柵極接受控制信號(hào)/SA。N-MOS晶體管225在N-MOS晶體管223、224的源極和接地電壓Vss之間電連接，其柵極接受控制信號(hào)SA。
接著，對(duì)程序電路PRC#(j)的工作過程進(jìn)行說明。
對(duì)程序電路PRC#(j)進(jìn)行編程時(shí)，已說明的通過激光照射或絕緣擊穿的電壓應(yīng)力輸入，施加在程序元件180a與180b的任一方上。從而，在節(jié)點(diǎn)N(Aj)與接地節(jié)點(diǎn)210之間，以及節(jié)點(diǎn)N(/Aj)與接地節(jié)點(diǎn)210之間產(chǎn)生電阻差。
在這種狀態(tài)下，將控制信號(hào)SA激活至H電平(/SA＝L電平)，并將控制信號(hào)ACT激活至H電平時(shí)，在節(jié)點(diǎn)Ns與/Ns之間生成對(duì)應(yīng)于上述電阻差的電壓差。通過由N-MOS晶體管225供給工作電流的交叉耦合型放大器220來放大該電壓差，從而，在節(jié)點(diǎn)Ns與/Ns上，生成具有與程序元件180a與180b的程序輸入對(duì)應(yīng)的電平的互補(bǔ)的程序信號(hào)P(Aj)與P(/Aj)。
通過將由實(shí)施例2的程序電路生成的程序信號(hào)P(A1)、P(/A1)～P(Ah)、P(/Ah)分別輸入到圖12所示的N-MOS晶體管NPT(1)、/NPT(1)～NPT(h)、/NPT(h)的各柵極，使N-MOS晶體管NPT(1)、/NPT(1)～NPT(h)、/NPT(h)具有圖8所示的實(shí)施例1的冗余控制部件RPU(i)中的各程序元件180同樣的功能。結(jié)果，與實(shí)施例1的冗余控制部件RPU(i)一樣，可通過程序元件180a、180b的程序輸入，對(duì)固定存儲(chǔ)的不良地址和輸入地址(列地址)進(jìn)行一致性比較。
另外，如圖13與圖14說明的那樣，與沒有程序輸入的場(chǎng)合相比，程序元件180a與180b分別在激光輸入時(shí)電阻增加，且在電壓應(yīng)力輸入時(shí)電阻減少。因此，在圖12所示的程序電路中，將程序元件180a與180b中的一方，由相當(dāng)于隧道磁電阻元件TMR的原電阻的基準(zhǔn)電阻構(gòu)成，從而，也能按照節(jié)點(diǎn)N(Aj)、N(/Aj)和接地節(jié)點(diǎn)210之間的電阻和該基準(zhǔn)電阻的比較來生成程序信號(hào)。換言之，如圖13所示，通過采用互補(bǔ)地接受程序輸入的兩個(gè)程序元件180a、180b來存儲(chǔ)1位的程序信息，能夠提高程序信息的可靠性。
接著，用圖15對(duì)實(shí)施例2的程序電路的程序輸入的施加時(shí)間進(jìn)行說明。
參照?qǐng)D15，完成包括MTJ存儲(chǔ)單元為首的電路元件群的制造工序的晶片加工(工序P100)后的MRAM器件，進(jìn)行晶片測(cè)試，且用以冗余補(bǔ)救在晶片測(cè)試中檢測(cè)的不良存儲(chǔ)單元的程序信息寫入程序電路(工序P110)。該工序的程序由激光照射來執(zhí)行。
而且，MRAM器件送到用以加速顯露缺陷的晶片狀態(tài)下的老化測(cè)試(工序P120)中，在完成晶片老化測(cè)試后進(jìn)行封裝(工序P130)。
經(jīng)封裝的MRAM器件，以封裝后的狀態(tài)再次送到老化測(cè)試(工序P140)。在完成封裝后的老化測(cè)試的MRAM器件上，進(jìn)行最后的動(dòng)作測(cè)試(工序P150)。
在工序P150的階段上被檢出的最終的不良存儲(chǔ)單元，再次由冗余補(bǔ)救來補(bǔ)救(工序P160)。就是說，該階段中的冗余補(bǔ)救，可用程序元件的絕緣擊穿來再次進(jìn)行編程。結(jié)果，通過對(duì)程序元件的激光照射(工序P110)或用以絕緣擊穿的電壓應(yīng)力輸入(工序P160)，程序元件的狀態(tài)隨著不可逆的物理破壞而固定下來(工序P170)。程序狀態(tài)被鎖定后，MRAM器件即可出廠用于安裝(工序P180)。因此，與用剩余的MTJ存儲(chǔ)單元的磁性數(shù)據(jù)存儲(chǔ)來編程相比，程序信息的穩(wěn)定性得到了改善。
這樣，依據(jù)實(shí)施例2的程序電路，采用無需增加制造工序便可制作的程序元件，能夠分別在封裝工序的前后獨(dú)立地進(jìn)行信息的編程。就是說，通過在經(jīng)激光照射補(bǔ)救在完成晶片加工后以晶片狀態(tài)檢出的不良存儲(chǔ)單元的程序輸入后，進(jìn)行伴隨絕緣擊穿的電壓應(yīng)力輸入來對(duì)不良地址進(jìn)行編程，從而，對(duì)該工序后發(fā)生的損壞進(jìn)行冗余置換。結(jié)果，晶片測(cè)試時(shí)，將老化后測(cè)試與封裝后測(cè)試中分別檢出的損壞進(jìn)行累積的編程，從而能夠?qū)嵤┭a(bǔ)救。
實(shí)施例3實(shí)施例3中，可在多個(gè)工序上對(duì)采用設(shè)有與MTJ存儲(chǔ)單元同樣結(jié)構(gòu)的程序單元進(jìn)行程序輸入的結(jié)構(gòu)進(jìn)行說明。另外，比較實(shí)施例3的MRAM器件與實(shí)施例2的MRAM器件，由于只是各程序元件與程序電路的結(jié)構(gòu)不同，所以，下面僅對(duì)實(shí)施例3的程序元件與程序電路進(jìn)行詳細(xì)說明，對(duì)于其它部分的結(jié)構(gòu)與操作不再作重復(fù)的詳細(xì)說明。
參照?qǐng)D16，實(shí)施例3的程序元件設(shè)有與圖5所示的MTJ存儲(chǔ)單元同樣的結(jié)構(gòu)。因此，以下將實(shí)施例3的程序元件也稱為程序單元。
參照?qǐng)D16，程序單元中有在半導(dǎo)體襯底SUB上與存取晶體管ATR一樣形成的存取晶體管ATRp，以及含隧道磁電阻元件TMR的導(dǎo)電磁性體膜105#。
存取晶體管ATRp中有在半導(dǎo)體襯底SUB上作為摻雜區(qū)110p、120p形成的源極與漏極。摻雜區(qū)110p與接地節(jié)點(diǎn)210(接地電壓Vss)連接，起源極作用。并且，通過金屬布線層M1上設(shè)置的金屬布線135#和接觸孔中設(shè)置的通路接觸塞140#，摻雜區(qū)120與導(dǎo)電磁性體膜105#電連接，起漏極作用。
金屬布線層M1與M2上，設(shè)有用以對(duì)程序單元進(jìn)行與MTJ存儲(chǔ)單元同樣的磁性數(shù)據(jù)寫入的程序字線PWL與程序位線PBL。程序字線PWL與程序位線PBL分別相當(dāng)于圖5所示的寫入字線WWL與位線BL。
柵極130p接受控制信號(hào)/PRG，該信號(hào)在采用程序字線PWL與程序位線PBL的磁性程序數(shù)據(jù)寫入時(shí)被設(shè)定為L(zhǎng)電平，當(dāng)程序數(shù)據(jù)的讀出時(shí)被設(shè)定為H電平。
導(dǎo)電磁性體膜105#具有與MTJ存儲(chǔ)單元中的導(dǎo)電磁性體膜105同樣的結(jié)構(gòu)，且設(shè)有疊層而成的連接線150#、隧道磁性體層160#及通路接觸塞170#。連接線150#為電連接隧道磁性體層160#和通路接觸塞140#而設(shè)置。通路接觸塞170#在隧道磁性體層160#與程序位線PBL之間實(shí)現(xiàn)電連接。
對(duì)于實(shí)施例3的程序單元，可進(jìn)行采用程序字線PWL與程序位線PBL的磁性編程(數(shù)據(jù)寫入)，以及隨著熔斷至少采用程序位線PBL的一部分構(gòu)成的接線部185的破壞操作的編程。
就是說，程序位線PBL的至少一部分，被設(shè)計(jì)成根據(jù)來自外部的激光照射可熔斷的形狀與結(jié)構(gòu)。接線部185上也可以包含程序位線PBL以外的部位，例如導(dǎo)電磁性體膜105#。
接著，用圖17與圖18對(duì)程序單元的磁性寫入結(jié)構(gòu)進(jìn)行說明。
圖17是表示對(duì)程序單元的程序字線PWL與程序位線PBL的配置的示圖。
參照?qǐng)D17，各程序單元PMC對(duì)應(yīng)于分別沿不同方向布置的程序字線PWL與程序位線PBL的交點(diǎn)而設(shè)置。在程序字線PWL與程序位線PBL上，流過用以對(duì)程序單元將數(shù)據(jù)磁性寫入的電流(也稱為“程序電流”)。對(duì)程序字線PWL上流過在程序單元中的隧道磁電阻元件TMR中用以產(chǎn)生沿難磁化軸(HA)方向的磁場(chǎng)的程序電流Ip(P)，且在程序位線PBL中流過在該隧道磁電阻元件TMR中用以發(fā)生沿易磁化軸(EA)方向的磁場(chǎng)的程序電流Iw(P)。
程序字線PWL沿與存儲(chǔ)陣列10上配置的寫入字線WWL相同的方向布置，程序位線PBL沿與存儲(chǔ)陣列10上配置的位線BL相同的方向布置。從而，存儲(chǔ)陣列中的MTJ存儲(chǔ)單元和程序單元的布置方向相同，從而能簡(jiǎn)化它們的制作工序與磁化工序。
圖18是表示對(duì)程序單元的數(shù)據(jù)寫入時(shí)的電流供給結(jié)構(gòu)的電路圖。
參照?qǐng)D18，同一程序電路中包含的程序單元PMCa、PMCb，在進(jìn)行編程時(shí)，被寫入彼此互補(bǔ)電平的數(shù)據(jù)。對(duì)程序單元PMCa、PMCb配置共同的程序字線PWL；分別對(duì)應(yīng)于程序單元PMCa、PMCb，配置獨(dú)立的程序位線PBL與/PBL。另外，程序字線PWL還可進(jìn)一步在多個(gè)程序電路間被共用。
程序電流供給部分240中有用以對(duì)程序位線PBL、/PBL供給的程序電流±Iw(P)的方向進(jìn)行控制的控制門250、252、260、262；對(duì)應(yīng)于程序位線PBL設(shè)置的電壓設(shè)定晶體管254、255、264、265；以及對(duì)應(yīng)于程序位線/PBL設(shè)置的電壓設(shè)定晶體管257、258、267、268。
控制門250輸出被在第j(j1～h的整數(shù))程序部件中編程的程序數(shù)據(jù)PDj和控制信號(hào)PRG的NAND運(yùn)算結(jié)果?？刂崎T252輸出被反相的程序數(shù)據(jù)/PDj和控制信號(hào)PRG的AND運(yùn)算結(jié)果?？刂崎T260輸出反相的程序數(shù)據(jù)/PDj和控制信號(hào)PRG的NAND運(yùn)算結(jié)果?？刂崎T262輸出程序數(shù)據(jù)PDj和控制信號(hào)PRG的AND運(yùn)算結(jié)果。
因此，當(dāng)控制信號(hào)PRG為L(zhǎng)電平時(shí)，作為NAND門的控制門250、260的各輸出被固定為H電平，作為AND門的控制門252、262的各輸出被固定為L(zhǎng)電平。另一方面，當(dāng)控制信號(hào)PRG為H電平時(shí)，控制門250、252、260、262的各輸出按照程序數(shù)據(jù)PDj被設(shè)定為H電平或L電平。
電壓設(shè)定晶體管254由P-MOS晶體管構(gòu)成，電連接在程序位線PBL的一端和電源電壓Vcc2之間。電壓設(shè)定晶體管255由N-MOS晶體管構(gòu)成，電連接在程序位線PBL的該端與接地電壓Vss之間。
電壓設(shè)定晶體管264由P-MOS晶體管構(gòu)成，電連接在程序位線PBL的另一端和電源電壓Vcc2之間。電壓設(shè)定晶體管265由N-MOS晶體管構(gòu)成，電連接在程序位線PBL的該另一端和接地電壓Vss之間。
與電壓設(shè)定晶體管254與255同樣，電壓設(shè)定晶體管257、258設(shè)置在程序位線/PBL的一端。與電壓設(shè)定晶體管264與265同樣，電壓設(shè)定晶體管267、268設(shè)置在程序位線/PBL的另一端。
控制門250的輸出信號(hào)輸入到P-MOS晶體管254與267的各柵極，控制門252的輸出信號(hào)輸入到N-MOS晶體管255與268的各柵極，控制門260的輸出信號(hào)輸入到P-MOS晶體管257與264的各柵極，控制門262的輸出信號(hào)輸入到N-MOS晶體管258與265的各柵極。
在程序數(shù)據(jù)寫入時(shí)以外(控制信號(hào)PRG＝L電平)，各電壓設(shè)定晶體管被截止，程序位線PBL與/PBL，與電源電壓Vcc2和接地電壓Vss斷開。
另一方面，程序數(shù)據(jù)寫入時(shí)(控制信號(hào)PRG＝H電平)，在各程序位線的兩端，各一個(gè)電壓設(shè)定晶體管按照程序數(shù)據(jù)PDj的電平有選擇地導(dǎo)通，使得在程序位線PBL與/PBL上分別產(chǎn)生相反方向的電流。
例如，當(dāng)程序數(shù)據(jù)PDj為H電平時(shí)，相對(duì)于程序位線PBL，電壓設(shè)定晶體管254與265導(dǎo)通，而電壓設(shè)定晶體管255與264截止。另一方面，相對(duì)于程序位線/PBL，電壓設(shè)定晶體管267與258導(dǎo)通，而電壓設(shè)定晶體管257與268截止。從而，沿圖中實(shí)線的箭頭所示的方向流過分別對(duì)程序單元PMCa與PMCb沿相反方向作用的程序電流±Iw(P)。
另一方面，當(dāng)程序數(shù)據(jù)PDj為L(zhǎng)電平時(shí)，各電壓設(shè)定晶體管的導(dǎo)通/截止交替，在程序位線PBL與/PBL上，沿圖中虛線的箭頭所示的方向流過分別與PDj＝H電平時(shí)相反的程序電流±Iw(P)。
通過程序電流±Iw(P)發(fā)生用以將程序單元PMCa、PMCb按照程序數(shù)據(jù)PDj的方向磁化的、沿易磁化軸方向的數(shù)據(jù)寫入磁場(chǎng)。另外，與程序數(shù)據(jù)PDj的電平無關(guān)，分別流過程序位線PBLj與/PBL的程序電流的方向彼此相反，因此，當(dāng)程序數(shù)據(jù)寫入時(shí)，程序單元PMCa、PMCb沿易磁化軸以彼此相反的方向磁化。
程序電流供給部分240還包括對(duì)應(yīng)于程序字線PWL的選擇晶體管270。選擇晶體管270，其柵極接受控制信號(hào)PRG的反相信號(hào)/PRG，電連接在電源電壓Vcc2和程序字線PWL的一端之間。程序字線PWL的另一端與接地電壓Vss連接。因此，當(dāng)程序數(shù)據(jù)寫入時(shí)，使一定方向的程序電流Ip(P)流過程序字線PWL。通過程序電流Ip(P)，對(duì)各程序單元PMC施加沿難磁化軸方向的程序磁場(chǎng)。
與存儲(chǔ)陣列10內(nèi)的MTJ存儲(chǔ)單元一樣，在分別沿易磁化軸與難磁化軸的磁場(chǎng)均被施加的程序單元PMC中，程序數(shù)據(jù)PDj被磁性寫入。
參照?qǐng)D19，實(shí)施例3的程序電路與圖13所示的實(shí)施例2的程序電路相比，其不同之處在于省略了從外部施加絕緣擊穿用的電壓應(yīng)力的N-MOS晶體管211與212的結(jié)構(gòu)，而在節(jié)點(diǎn)N(Aj)、N(/Aj)和接地節(jié)點(diǎn)210之間連接程序單元PMCa、PMCb，它們分別取代程序元件180a、180b。
通過程序位線PBL與/PBL，程序單元PMCa與PMCb分別與節(jié)點(diǎn)N(Aj)及N(/Aj)電連接。實(shí)施例3的程序電路的其它結(jié)構(gòu)，與圖18所示的程序電路一樣，因此采用同樣的符號(hào)，其說明省略。
依據(jù)這樣的結(jié)構(gòu)，在對(duì)至少含有程序位線PBL、/PBL的一部分的接線部185進(jìn)行熔斷輸入之前，可通過對(duì)程序單元PMCa與PMCb磁性寫入互補(bǔ)電平數(shù)據(jù)來存儲(chǔ)與在節(jié)點(diǎn)N(Aj)、N(/Aj)和接地節(jié)點(diǎn)210之間產(chǎn)生的電阻差相應(yīng)的1位程序信息。
而且，在磁性編程后，可通過來自外部的激光照射熔斷接線部185來穩(wěn)定地固定程序單元PMCa與PMCb之間的電阻差。由于這種伴隨熔斷的編程產(chǎn)生的電阻差，大于通過磁性的編程產(chǎn)生的電阻，因此可通過激光熔斷編程來改寫磁性寫入的程序信息。
如上所述，依據(jù)實(shí)施例3的結(jié)構(gòu)，采用無需增加制造工序可制作的程序元件，可在激光熔斷的前后分別獨(dú)立地進(jìn)行信息的編程。由此，在通過磁性寫入對(duì)用以補(bǔ)救在晶片狀態(tài)的動(dòng)作測(cè)試(圖15的工序P110)中檢出的不良存儲(chǔ)單元的信息編程后，能實(shí)際不進(jìn)行激光熔斷地進(jìn)行關(guān)于是否實(shí)施所要作的冗余補(bǔ)救的測(cè)試。進(jìn)而，經(jīng)確定的程序信息能夠隨激光熔斷而被穩(wěn)定地存儲(chǔ)。
另外，與實(shí)施例2一樣，在圖19所示的程序電路中，通過由基準(zhǔn)電阻構(gòu)成程序單元PMCa、PMCb的一方，能按照在節(jié)點(diǎn)N(Aj)或N(/Aj)和接地節(jié)點(diǎn)210之間的電阻和該基準(zhǔn)電阻的比較來生成程序信號(hào)。
另外，在實(shí)施例1至3中，說明了對(duì)與作為不良地址的不良單元對(duì)應(yīng)的列地址進(jìn)行編程，并以存儲(chǔ)單元列為單位進(jìn)行冗余補(bǔ)救的結(jié)構(gòu)例，但本發(fā)明也同樣適用以存儲(chǔ)單元行或數(shù)據(jù)I/O線為單位進(jìn)行冗余補(bǔ)救的情況。這時(shí)，可將表示對(duì)應(yīng)于不良單元的存儲(chǔ)單元行或數(shù)據(jù)I/O線的地址，用本發(fā)明實(shí)施例的程序元件或程序電路加以存儲(chǔ)。
并且，實(shí)施例1至3中，描述了通過本發(fā)明的程序元件與程序電路來存儲(chǔ)在不良存儲(chǔ)單元的冗余補(bǔ)救結(jié)構(gòu)中使用的不良地址的結(jié)構(gòu)，但本發(fā)明的應(yīng)用并不限于這種情況。就是說，采用本發(fā)明的程序元件與程序電路，能對(duì)用于內(nèi)部電壓或元件電阻值等的調(diào)整的其它所有信息進(jìn)行編程。
以上對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但所述內(nèi)容僅為舉例，并不構(gòu)成對(duì)本發(fā)明的限定，應(yīng)當(dāng)理解本發(fā)明的精神和范圍僅由附加的權(quán)利要求書加以規(guī)定。
權(quán)利要求
1.一種薄膜磁性體存儲(chǔ)裝置，其中設(shè)有，可隨機(jī)存取的多個(gè)磁存儲(chǔ)單元，以及固定地存儲(chǔ)信息的程序元件；所述多個(gè)磁存儲(chǔ)單元各自包含多層結(jié)構(gòu)的導(dǎo)電磁性體膜；所述程序元件包含，在第一與第二節(jié)點(diǎn)之間電連接的、可通過外部輸入熔斷的接線部；所述接線部由與構(gòu)成所述導(dǎo)電磁性體膜的所述多層中的至少一層相同的層構(gòu)成。
2.如權(quán)利要求1所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述導(dǎo)電磁性體膜包含，形成含磁隧道結(jié)的磁電阻元件的第一層，形成用以將所述磁電阻元件與其它布線連接的通路接觸塞的第二層，以及形成用以將所述磁電阻元件與其它布線連接的引出布線的第三層；所述接線部與所述第一層有相同的層。
3.如權(quán)利要求1所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述導(dǎo)電磁性體膜包含，形成含磁隧道結(jié)的磁電阻元件的第一層，形成用以將所述磁電阻元件與其它布線連接的通路接觸塞的第二層，以及形成用以將所述磁電阻元件與其它布線連接的引出布線的第三層；所述接線部與所述第三層有相同的層。
4.如權(quán)利要求1所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述第一與第二節(jié)點(diǎn)的各節(jié)點(diǎn)和所述接線部之間的電接觸結(jié)構(gòu)，跟與所述第一與第二節(jié)點(diǎn)的各節(jié)點(diǎn)在同一布線層上設(shè)置的其它節(jié)點(diǎn)和各所述磁存儲(chǔ)單元之間的電接觸結(jié)構(gòu)相同。
5.如權(quán)利要求4所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述導(dǎo)電磁性體膜包含，形成含磁隧道結(jié)的磁電阻元件的第一層，形成用以將所述磁電阻元件與其它布線連接的通路接觸塞的第二層，以及形成用以將所述磁電阻元件與其它布線連接的引出布線的第三層；所述第一與第二節(jié)點(diǎn)的各節(jié)點(diǎn)和所述接線部之間的電接觸結(jié)構(gòu)，與所述第一層有相同的層。
6.如權(quán)利要求1所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述接線部可通過來自外部的激光照射來熔斷。
7.一種薄膜磁性體存儲(chǔ)裝置，其中設(shè)有，可隨機(jī)存取的多個(gè)磁存儲(chǔ)單元，以及固定地存儲(chǔ)信息的程序電路；所述多個(gè)磁存儲(chǔ)單元各由含導(dǎo)電磁性體膜與絕緣膜的多層構(gòu)成，且包含其電阻按照磁性寫入的數(shù)據(jù)改變的隧道磁電阻元件；所述程序電路包含，在第一與第二節(jié)點(diǎn)之間連接的、如所述隧道磁電阻元件那樣由所述多層構(gòu)成的第一程序元件，根據(jù)所述第一與第二節(jié)點(diǎn)之間的電阻將所述信息讀出的放大部分，以及按需在所述第一與第二節(jié)點(diǎn)之間施加可將構(gòu)成所述第一程序元件的所述多層中的所述絕緣膜加以絕緣擊穿的第一電壓應(yīng)力的第一擊穿電壓施加部分；構(gòu)成所述第一程序元件的所述多層的上層側(cè)與下層側(cè)，分別與所述第一與第二節(jié)點(diǎn)的一方與另一方電連接；所述第一程序元件具有可通過第一外部輸入熔斷第一與第二節(jié)點(diǎn)之間的電連接部分中的至少一部分的形狀。
8.如權(quán)利要求7所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述第一外部輸入是可在所述薄膜磁性體存儲(chǔ)裝置的封裝工序前施加的激光照射；所述第一電壓應(yīng)力在所述薄膜磁性體存儲(chǔ)裝置的所述封裝工序后施加。
9.如權(quán)利要求7所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述程序電路還包含，在第三節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間連接的、如所述隧道磁電阻元件那樣由所述多層構(gòu)成的第二程序元件，以及按需在所述第二與第三節(jié)點(diǎn)之間施加可將構(gòu)成所述第二程序元件的所述多層中的所述絕緣膜加以絕緣擊穿的第二電壓應(yīng)力的第二擊穿電壓施加部分；構(gòu)成所述第二程序元件的所述多層的上層側(cè)與下層側(cè)，分別與所述第二與第三節(jié)點(diǎn)的一方與另一方電連接；所述第二程序元件具有可通過第二外部輸入熔斷在所述第二與第三節(jié)點(diǎn)之間電連接的部分中的至少一部分的形狀；所述放大部分根據(jù)對(duì)所述第一與第二節(jié)點(diǎn)之間的電阻和所述第二與第三節(jié)點(diǎn)間的電阻的比較，讀出所述信息。
10.如權(quán)利要求9所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述第一與第二外部輸入是可在所述薄膜磁性體存儲(chǔ)裝置的封裝工序前施加的激光照射；所述第一與第二電壓應(yīng)力在所述薄膜磁性體存儲(chǔ)裝置的所述封裝工序后施加。
11.一種薄膜磁性體存儲(chǔ)裝置，其中設(shè)有，可隨機(jī)存取的多個(gè)磁存儲(chǔ)單元，以及固定地存儲(chǔ)信息的程序電路；所述多個(gè)磁存儲(chǔ)單元各由含導(dǎo)電磁性體膜與絕緣膜的多層構(gòu)成，且包含其電阻按照磁性寫入的數(shù)據(jù)而改變的隧道磁電阻元件；所述程序電路包含，如所述隧道磁電阻元件那樣由所述多層構(gòu)成的第一程序元件，與所述第一程序元件和第一節(jié)點(diǎn)電連接的第一程序布線，向所述第一程序布線供給用以對(duì)所述第一程序元件以磁方式寫入數(shù)據(jù)的電流的第一電流驅(qū)動(dòng)部分，以及按照所述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的電阻將所述信息讀出的放大部分；構(gòu)成所述第一程序元件的所述多層的上層側(cè)和下層側(cè)，分別與所述第一程序布線和所述第二節(jié)點(diǎn)的一方和另一方電連接；所述第一程序布線具有可通過第一外部輸入熔斷所述第一程序元件和所述第一節(jié)點(diǎn)之間電連接的部分中的至少一部分的形狀。
12.如權(quán)利要求11所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述第一外部輸入包含來自外部的激光照射。
13.如權(quán)利要求11所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述程序電路還包含，如所述隧道磁電阻元件那樣由所述多層構(gòu)成的第二程序元件，與所述第二程序元件和第三節(jié)點(diǎn)電連接的第二程序布線，以及向所述第二程序布線供給用以對(duì)所述第二程序元件以磁方式寫入數(shù)據(jù)的電流的第二電流驅(qū)動(dòng)部分；構(gòu)成所述第二程序元件的所述多層的上層側(cè)與下層側(cè)，分別與所述第二程序布線和所述第二節(jié)點(diǎn)的一方和另一方電連接；所述第二程序布線具有可通過第二外部輸入熔斷所述第二程序元件和所述第三節(jié)點(diǎn)之間電連接的部分中的至少一部分的形狀；所述放大部分根據(jù)對(duì)所述第一與第二節(jié)點(diǎn)之間的電阻和所述第二與第三節(jié)點(diǎn)之間的電阻的比較，讀出所述信息。
14.如權(quán)利要求13所述的薄膜磁性體存儲(chǔ)裝置，其特征在于所述第一與第二外部輸入包含來自外部的激光照射。
全文摘要
程序元件(180)設(shè)有，在第一與第二節(jié)點(diǎn)(190、195)之間電連接的磁性體層(160#)。磁性體層(160#)的至少一部分，構(gòu)成設(shè)計(jì)成可通過來自外部的激光照射熔斷的接線部(185)。磁性體層(160#)在與MTJ存儲(chǔ)單元中的隧道磁電阻元件相同的層上以相同結(jié)構(gòu)設(shè)置。磁性體層(160#)和第一與第二節(jié)點(diǎn)(190、195)之間的電接觸結(jié)構(gòu)，跟與MTJ存儲(chǔ)單元中的隧道磁電阻元件和在與第一與第二節(jié)點(diǎn)(190、195)的各節(jié)點(diǎn)相同的金屬布線層上設(shè)置的布線之間的電接觸結(jié)構(gòu)相同。
文檔編號(hào)H01L43/08GK1521760SQ20031010156
公開日2004年8月18日 申請(qǐng)日期2003年10月7日 優(yōu)先權(quán)日2003年2月14日
發(fā)明者日高秀人 申請(qǐng)人:株式會(huì)社瑞薩科技