專利名稱：一種減小熱載流子效應(yīng)的i/o nmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種I/O NMOS的器件，尤其是涉及一種減小熱載流子效應(yīng)的I/O NMOS的器件。
背景技術(shù)：
在目前的集成電路中，輸入/輸出(I/O)器件是重要的組成部分。與核心器件相比，I/O器件具有高工作電壓和高驅(qū)動能力的特點。雖然I/O器件的溝道長度通常都大于核心器件，但在高工作電壓下，器件溝道內(nèi)的橫向電場強度遠(yuǎn)大于核心器件，所以熱載流子效應(yīng)(HCE)是I/O器件設(shè)計中經(jīng)常遇到的問題，也是影響器件可靠性的主要因素，尤其是NMOS器件。解決常規(guī)I/O器件HCE是通過調(diào)整其低摻雜源/漏(LDD)和源/漏(SD)的離子注入條件，減小溝道橫向電場的方法。但這種方法的主要問題是在調(diào)整離子注入的同時，器件的特性也會隨之漂移，比如器件的閾值電壓和飽和電流都會發(fā)生變化，器件的各種寄生電容也會因為源/漏結(jié)深的改變而變化。為了從根本上解決問題HCE問題，需要對傳統(tǒng)器件結(jié)構(gòu)進行優(yōu)化，使器件在保證特性不變的前提下，大幅度提高器件壽命，從而保證器件的高可靠性。本發(fā)明對常規(guī)器件結(jié)構(gòu)作了細(xì)小但又十分關(guān)鍵的優(yōu)化，提出一種新型器件工藝，可以大幅度提高器件壽命，同時幾乎不改變器件的基本特性。

發(fā)明內(nèi)容
本發(fā)明的目的是通過對傳統(tǒng)I/O器件結(jié)構(gòu)優(yōu)化，從根本上解決熱載流子效應(yīng)，保證器件的高可靠性。
本發(fā)明減小熱載流子效應(yīng)的I/O NMOS器件包括硅襯底、襯底的上部兩側(cè)具有源區(qū)及漏區(qū)、硅襯底的中間部具有多晶硅層，多晶硅的兩側(cè)形成側(cè)墻，其特征在于襯底的中間部位置比源區(qū)及漏區(qū)略高。
本發(fā)明的另一特征在于硅襯底與多晶硅層之間具有柵氧化層，側(cè)墻位于柵氧化層與多晶硅層的兩側(cè)。
由于采用上述結(jié)構(gòu)，本發(fā)明減小熱載流子效應(yīng)的I/ONMOS器件由漏電壓引起的溝道橫向電場的峰值點就遠(yuǎn)離溝道表面，有效減小熱載流子向柵氧化層的注入，同時減小溝道內(nèi)的峰值電場值，顯著改善HCE(熱載流子效應(yīng))，從而保證器件的高可靠性。


圖1是本發(fā)明減小熱載流子效應(yīng)的I/O NMOS注入前的器件和現(xiàn)有器件結(jié)構(gòu)的比較圖。
圖2是本發(fā)明減小熱載流子效應(yīng)的I/O NMOS器件和現(xiàn)有器件的結(jié)構(gòu)比較圖。
圖3是使用晶體硅制造I/O NMOS的常規(guī)流程與本發(fā)明減小熱載流子效應(yīng)的I/O NMOS器件的流程的比較圖。
圖4是用TCAD模擬的本發(fā)明減小熱載流子效應(yīng)的I/O NMOS的器件和現(xiàn)有器件溝道表面橫向電場分布的區(qū)別示意圖。
圖5是TCAD模擬的本發(fā)明減小熱載流子效應(yīng)的0.35μm I/O NMOS的器件與現(xiàn)有器件的襯底電流和柵電壓的關(guān)系的區(qū)別示意圖。
其中1 硅襯底 2 多晶硅3 氧化層 4 側(cè)墻具體實施方式
下面結(jié)合附圖和實施例對本發(fā)明作進一步描述。
請參閱附圖3所示，現(xiàn)有技術(shù)在I/O NMOS制作時，首先在在作為硅襯底的原始硅片上形成柵氧化層；第二步即是在柵氧化層的上方淀積多晶硅；第三步是進行多晶硅柵刻蝕，刻去I/O NMOS器件源/漏區(qū)的多晶硅，形成多晶硅柵；第四步即是刻蝕柵氧化層，保留上述多晶硅柵下方的氧化層；第五步，進行再氧化，在器件的上表面形成新的氧化層；第六步，進行離子注入，形成低摻雜源/漏(LDD)；第七步，再進行一次淀積氧化層并進行氮化；第八步，刻蝕氮化層形成側(cè)墻；接著進行其它工藝過程的制作。而在本發(fā)明的減小熱載流子效應(yīng)的I/O NMOS器件制作過程中，其制作步驟是首先在作為硅襯底1的原始硅片上形成柵氧化層3；第二步即是在柵氧化層3的上方淀積多晶硅2；第三步是進行多晶硅柵刻蝕，刻去I/O NMOS器件源/漏區(qū)的多晶硅2，形成多晶硅柵；第四步即是刻蝕氧化層3，保留上述多晶硅2處的氧化層3；第五步，進一步采用選擇性干法刻蝕，去除200的硅薄膜層，使得處理源/漏區(qū)略低于管柵區(qū)；第六步，進行再氧化，在器件的上表面形成新的氧化層；第七步，離子注入，形成低摻雜源/漏(LDD)；第八步，再進行一次淀積氧化層并進行氮化；第九步，刻蝕氮化層形成側(cè)墻4；接著進行其它工藝過程的制作。
由上述過程可知，本發(fā)明減小熱載流子效應(yīng)的I/O NMOS器件的制作方法與現(xiàn)有技術(shù)中的制作方法相比僅有一個小的改變即在傳統(tǒng)工藝刻蝕柵氧化層以后增加一個刻蝕200的硅薄膜層的工藝。同樣，也可以刻蝕柵氧化層的同時刻蝕200的硅薄膜層。
請參閱圖1及圖2所示，通過上述本發(fā)明技術(shù)制作的I/O NMOS器件包括單晶硅形成的硅襯底，硅襯底的上部兩側(cè)具有經(jīng)過離子注入后形成的源區(qū)及漏區(qū)，源區(qū)及漏區(qū)的邊緣與硅襯底間形成LDD結(jié)及漏結(jié)。上述硅襯底的中間部上方處具有柵氧化層，柵氧化層上方具有積淀的多晶硅層，多晶硅及柵氧化層的兩側(cè)具有氮化硅形成側(cè)墻。經(jīng)過選擇性干法刻蝕，襯底的中間部溝道位置比源區(qū)及漏區(qū)高出200。
請參閱圖4及圖5所示，由于本發(fā)明沒有改變?nèi)魏坞x子注入的條件，因此器件的閾值電壓和飽和電流都不會發(fā)生變化，器件的各種寄生電容也不會發(fā)生變化，所以器件的各種特性也不會發(fā)生變化。由于本發(fā)明的由漏電壓引起的溝道橫向電場的峰值點就遠(yuǎn)離溝道表面，有效減小熱載流子向柵氧化層的注入，同時減小溝道內(nèi)的峰值電場值，顯著改善HCE。本發(fā)明對常規(guī)器件結(jié)構(gòu)作了細(xì)小但又十分關(guān)鍵的優(yōu)化，提出一種新型器件工藝，TCAD模擬驗證新型器件可以大幅度提高器件壽命，同時幾乎不改變器件的基本特性。
權(quán)利要求
1.一種用于減小熱載流子效應(yīng)的I/O NMOS器件，包括硅襯底、硅襯底的上部兩側(cè)具有源區(qū)及漏區(qū)、硅襯底的中間部上方處具有柵氧化層，柵氧化層上具有多晶硅層，多晶硅及柵氧化層的兩側(cè)具有側(cè)墻，其特征在于硅襯底在中間對應(yīng)多晶硅層的部分比源區(qū)及漏區(qū)略高。
2.如權(quán)利要求1所述的用于減小熱載流子效應(yīng)的I/O NMOS器件，其特征在于所述硅襯底在中間對應(yīng)多晶硅層的部分比源區(qū)及漏區(qū)高200。
3.如權(quán)利要求1所述的用于減熱載流子效應(yīng)的I/O NMOS器件，其特征在于所述的側(cè)墻的成分為氮化硅。
全文摘要
本發(fā)明有關(guān)一種減小熱載流子效應(yīng)的I/O NMOS器件，其包括硅襯底、襯底的上部兩側(cè)具有源區(qū)及漏區(qū)、硅襯底的中間部上方處具有柵氧化層，柵氧化層上具有多晶硅層，多晶硅及柵氧化層的兩側(cè)具有側(cè)墻，其特征在于襯底的中間部位置比源區(qū)及漏區(qū)略高。由于采用以上設(shè)置，漏電壓引起的溝道橫向電場的峰值點就會遠(yuǎn)離溝道表面，有效減小熱載流子向柵氧化層的注入，同時減小溝道內(nèi)的峰值電場值，顯著改善熱載流子效應(yīng)，提高器件壽命，從而保證器件的高可靠性。
文檔編號H01L21/02GK1627532SQ20031010922
公開日2005年6月15日 申請日期2003年12月10日 優(yōu)先權(quán)日2003年12月10日
發(fā)明者錢文生, 那煒, 郭永芳, 肖勝安, 姚澤強 申請人:上海華虹Nec電子有限公司