專利名稱：閃爍存儲器控制柵堆積結(jié)構(gòu)的側(cè)壁形成工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路(IC)制造工藝技術(shù)領(lǐng)域，具體涉及一種用于制造閃爍存儲器控制柵堆結(jié)構(gòu)的側(cè)壁形成工藝。
背景技術(shù)：
存儲器不僅應(yīng)用于各種類型電子數(shù)字計算機，成為計算機的主要組成部分之一，也廣泛地應(yīng)用于其他電子技術(shù)領(lǐng)域。長期以來，數(shù)字計算機用磁芯作為存儲單元。隨著計算技術(shù)的發(fā)展，在性能和生產(chǎn)效率等方面磁芯已經(jīng)不能適應(yīng)各種要求了。半導(dǎo)體存儲器的研制成功和大量生產(chǎn)，大大促進了計算機的發(fā)展。由于MOS存儲器在高密度、大容量和低功耗、低成本方面具有顯著優(yōu)點，所以它在半導(dǎo)體存儲器中一直占據(jù)主導(dǎo)地位。隨著新工藝、新技術(shù)的迅速發(fā)展，MOS存儲器在速度上也不斷提高，特別是在非易失性存儲器的研究開發(fā)方面，MOS存儲器也取得了很大進展。所以，MOS存儲器隨著它發(fā)展的日益成熟，已經(jīng)形成電子學(xué)中一個新的技術(shù)領(lǐng)域，成為大規(guī)模、超大規(guī)模集成電路的一個重要方面。
存儲器按其功能可分為兩大類隨機存取存儲器(RAM)和非易失性存儲器(NVM)。RAM隨機存取存儲器可以分為動態(tài)隨機存取存儲器(DRAM)和靜態(tài)隨機存取存儲器(SRAM)兩種。NVM非易失性存儲器又可分為磁介質(zhì)和光介質(zhì)存儲器、鐵電存儲器(FRAM)、磁存儲器(MRAM)和半導(dǎo)體NVM非易失性存儲器。
半導(dǎo)體NVM非易失性存儲器又可分為唯讀存儲器(ROM)、可編程型唯讀存儲器(PROM)、可擦除型唯讀存儲器(EPROM)、電可改寫型唯讀存儲器(EEPROM)和閃爍存儲器(Flash)等。半導(dǎo)體NVM非易失性存儲器與RAM隨機存取存儲器相比，最大優(yōu)點是具有不需要消耗電源情況下能夠長時間保持數(shù)據(jù)，即具有節(jié)約能源的特點。
可編程唯讀存儲器(PROM)又叫作NVM非易失性存儲器。它又可分為磁介質(zhì)和光介質(zhì)存儲器、鐵電存取存儲器(FRAM)、磁阻存取存儲器(MRAM)和半導(dǎo)體NVM非易失性存儲器。
半導(dǎo)體NVM非易失性存儲器又可分為可擦除型唯讀存儲器(EPROM)、電可改寫型唯讀存儲器(EEPROM)和閃爍存儲器(Flash)等。半導(dǎo)體NVM非易失性存儲器與RAM隨機存取存儲器相比，最大優(yōu)點是具有不需要消耗電源情況下能夠長時間保持數(shù)據(jù)，即具有節(jié)約能源的特點。
當(dāng)今，半導(dǎo)體NVM非易失性存儲器已經(jīng)廣泛地應(yīng)用于許多電子產(chǎn)品，特別是閃爍存儲器的廣泛應(yīng)用。例如，MP3播放機、數(shù)碼相機、DVD ROM驅(qū)動器、CD-RW/DVD驅(qū)動器、CD ROM驅(qū)動器、USB驅(qū)動器、PC BIOS、網(wǎng)絡(luò)接口卡/產(chǎn)品、線纜調(diào)制解調(diào)器、Smart Card智能卡、PDA、硬盤驅(qū)動器、視頻游戲、視頻移動電話、普通手機、ADSL、數(shù)字電視即機頂盒等。
EPROM存儲器是在ROM唯讀存儲器基礎(chǔ)上發(fā)展起來的。EPROM結(jié)構(gòu)單管單元見圖1所示。它有兩個相互重疊的多晶硅柵，下面的柵與外界絕緣稱為浮柵，起存儲電荷的作用。上面的柵與X譯碼器連接，稱為控制柵，起著對器件單元選通和控制作用，因之就省去了一個控制MOS晶體管構(gòu)成單管單元。當(dāng)控制柵和漏均為零電位時，浮柵上沒有電荷。當(dāng)控制柵和漏均為正電位時，溝道區(qū)導(dǎo)通，熱電子借助于浮柵和溝道間的電位差注入到浮柵中去，浮柵形成負電荷，實現(xiàn)編程即寫入任務(wù)?？梢?，浮柵中的電子注入是靠“溝道熱電子注入”完成的。所謂溝道熱電子注入，就是在漏和源之間加以足夠高的電場，使電子被電場加速成為熱電子，當(dāng)能量超過二氧化硅和硅界面勢壘高度時，借助于控制柵上的附加正電壓而從溝道中直接注入到浮柵中去。此過程通常稱為溝道熱電子注入編程即寫入。
根據(jù)浮柵中的有無電荷，導(dǎo)致控制柵閾值電壓改變來表示不同的存儲數(shù)據(jù)，從而實現(xiàn)讀、寫兩種狀態(tài)。我們希望注入到浮柵中的電荷，在擦除之前能夠長久地保持下去。但是實際工藝中的漏電以及Fowler-Nordheim(F-N)隧道效應(yīng)會使電子逐漸減少。
擦除浮柵中的電荷必須用UV紫外光方法。紫外光擦除是使浮柵中電子從光量子處獲得能量，是以超過二氧化硅和硅界面勢壘進入二氧化硅，然后被二氧化硅中電場掃向硅襯底。此過程通常稱為擦除。
EPROM存儲器最大缺點是不能用電學(xué)方法擦除，只能用UV紫外光將存儲內(nèi)容一次全部擦除，卻不能逐字擦除，而且用UV紫外光進行擦除時，EPROM不能開電源。另外還需要兩種不同的電壓工作(Vdd和Vpp)，UV紫外光進行擦除需要很長時間(約10-20分鐘)。溝道熱電子注入編程需要高電流和高電壓，因此功耗大。由于需要UV紫外光進行擦除，在EPROM封裝過程，必須使用透明石英窗口，使封裝成本大大提高。
為了克服上述缺點，人們又開發(fā)了EEPROM存儲器，可以用電學(xué)方法將存儲內(nèi)容逐字擦除，即可逐字改寫，再重新編程即寫入。EEPROM存儲單元采用雙柵MOS晶體管作為存儲用，還需要普通MOS晶體管做為選擇管用，如圖2所示。EEPROM具有如下特點可以通過FN隧道電子實現(xiàn)編程寫入和擦除；可以逐字實現(xiàn)改寫擦除；只需要一種電壓工作(Vdd)；可以實現(xiàn)系統(tǒng)內(nèi)部編程功能，由于靠直接FN隧道或POLYOXIDE隧道，不需要大的編程電流；完全能夠與其它存儲器如SRAM和DRAM兼容。EEPROM的最大缺點是兩個MOS晶體管作為存儲單元，面積大，因此集成度低。
設(shè)計Flash閃爍存儲器的目的是通過平衡存儲單元和功能來解決EEPROM按比例縮小問題。
Flash閃爍存儲器從工藝技術(shù)上分為以下幾種基于EPROM的雙柵MOS單管結(jié)構(gòu)存儲單元即EPROM型閃爍存儲器、基于EEPROM的雙柵及常規(guī)MOS兩管結(jié)構(gòu)存儲單元即EEPROM型閃爍存儲器、部分重疊雙柵MOS單管結(jié)構(gòu)存儲單元即SPLIT-GATE閃爍存儲器等。閃爍存儲器從功能上分為兩大主要產(chǎn)品NOR閃爍存儲器和NAND閃爍存儲器，NOR閃爍存儲器主要用來存儲指令代碼而NAND閃爍存儲器主要用來存儲數(shù)據(jù)。
Flash閃爍存儲器具有如下特點可以實現(xiàn)全部、塊、片和頁碼擦除功能；具有單電源電壓(Vdd)和雙電壓(Vdd及Vpp)兩種工作模式。
EPROM型閃爍存儲器存儲單元如圖3所示。它的特點是利用溝道熱電子編程；單電源電壓或雙電壓(Vdd及Vpp)約12V工作模式；可以作為編程器和實現(xiàn)系統(tǒng)內(nèi)部編程功能；可以實現(xiàn)源FN隧道擦除或溝道FN隧道擦除功能；和傳統(tǒng)EPROM比較，擦除速度快，可以用塑料封裝，成本低。但是它具有如下缺點過擦除問題；大的編程電流(每單元200-300微安)；很難實現(xiàn)低電壓和低功耗應(yīng)用；電路設(shè)計復(fù)雜化；需要嚴格的工藝控制；由于局部空穴陷阱或由于FN隧道相關(guān)陷阱在讀過程中引起電荷增益而造成讀干擾問題。
EEPROM型閃爍存儲器的特點是和EEPROM單元相同；整個存儲器陣列擦除非?？欤徊淮嬖谶^擦除問題；不需要字節(jié)選擇；可以進行頁碼-、片-、或塊-選功能；設(shè)計簡單化；但是具有非常大的單元面積和芯片尺寸；另外，和傳統(tǒng)EEPROM比較，只能進行整個存儲器陣列擦除而不能逐字擦除。
SPLIT-GATE閃爍存儲器存儲單元如圖4所示。圖5是非自對準(zhǔn)工藝技術(shù)形成的SPLIT-GATE閃爍存儲器相鄰兩個存儲單示意圖?？梢詾榭蛻舸庸ひ环N新型串行SUPERFLASH閃爍存儲器在較小尺寸內(nèi)集成更高密度的存儲單元，減小封裝體積。
它具有如下特點靠近源邊溝道熱電子注入到浮柵進行編程；通過FN隧道將浮柵頂角上的熱電子注入到控制柵，實現(xiàn)擦除功能，所以擦除速度快；由于控制柵與浮柵部分重疊，所以不存在過擦除問題；低編程電流(每單元0.1-5微安)；不需要負電荷泵；適合低電壓和低功耗工作；適合非常小“片段”和EEPROM應(yīng)用；但這種新型串行閃爍存儲器與串行EEPROM相比，密度更大，速度更快，而尺寸更小；具有更高的可靠性，如圖6(傳統(tǒng)閃爍存儲器)和7(SPLIT-GATE閃爍存儲器)擦除過程所示。
目前在SPLIT-GATE閃爍存儲器工藝制造流程中，在浮柵形成后進行第二次柵氧化，緊接著分別淀積一層100-200納米LPCVD多晶硅薄膜和一層硅化鎢，再淀積一層200-300納米氧化膜，緊接著進行光刻和干法刻蝕工序。光刻工序先涂一層有機ARC抗反射層，進行涂敷光刻膠，接著進行曝光和顯影；干法刻蝕先干法刻蝕有機ARC抗反射層，然后進行刻蝕200-300納米氧化膜，工藝流程如圖8所示。緊接著進行干法和濕法剝離去除光刻膠；用200-300納米氧化膜作為掩膜，進行干法刻蝕硅化鎢和多晶硅薄膜，工藝流程如圖9所示。之后進行控制柵堆積結(jié)構(gòu)側(cè)壁形成工藝先進行典型RCA兩步預(yù)清洗；接著LPCVD二氧化硅介質(zhì)淀積，其厚度為200-350納米，然后進行側(cè)壁回刻蝕(ETCHBACK)。這種傳統(tǒng)工藝流程存在許多缺點，例如，在多晶硅薄膜和硅化鎢薄膜淀積后再淀積一層200-300納米氧化膜；需要兩步干法刻蝕工序，增加了工藝復(fù)雜性和生產(chǎn)成本。特別是，僅用LPCVD氧化膜作為控制柵側(cè)壁介質(zhì)。在進行側(cè)壁氧化膜回刻蝕時，會對浮柵與控制柵之間隧道氧化膜造成等離子體刻蝕損傷，嚴重時對浮柵多晶硅造成刻蝕損傷，而且，控制柵側(cè)壁形貌很難控制。另外，N+源漏注入對浮柵造成損傷。正因為上述諸缺點，從而對器件可靠性，例如數(shù)據(jù)保持壽命產(chǎn)生嚴重影響，如圖10所示，采用常規(guī)工藝側(cè)壁LPCVD氧化膜(200-350納米)介質(zhì)擦寫周期數(shù)只有萬次左右。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種閃爍存儲器(Flash)選擇柵堆結(jié)構(gòu)的側(cè)壁形成工藝，以減少側(cè)壁回刻蝕對浮柵與控制柵之間隧道氧化膜和對浮柵多晶硅造成等離子體刻蝕損傷。
本發(fā)明提出的閃爍存儲器選擇柵堆結(jié)構(gòu)的側(cè)壁形成工藝，是在多晶硅控制柵刻蝕形成后，首先進行典型RCA兩步預(yù)清洗；接著進行LPCVD淀積氧化膜和氮化硅雙介質(zhì)層；然后進行側(cè)壁刻蝕氮化硅膜。本發(fā)明工藝復(fù)雜性沒有增加，但降低了生產(chǎn)成本和提高了器件性能、壽命和可靠性。側(cè)壁形成工藝流程如圖11和12所示。
本發(fā)明的具體步驟如下(1)進行典型RCA兩步預(yù)清洗。
(2)進行側(cè)壁LPCVD氧化膜介質(zhì)淀積。具體是采用硅烷-N2O氣體源進行LPCVD側(cè)壁氧化膜SiO2淀積，反應(yīng)方程式為。
(3)進行側(cè)壁LPCVD氮化硅膜介質(zhì)淀積。具體采用二氯二氫硅-氨氣體源進行LPCVD側(cè)壁氮化硅膜Si3N4淀積，反應(yīng)方程式為
。
(4)進行側(cè)壁回刻蝕氮化硅膜(ETCHBACK)。
本發(fā)明中，進行側(cè)壁PLCVD氧化膜介質(zhì)淀積，其反應(yīng)溫度為600-750度；淀積壓力為0.1-10乇；氧化膜的淀積厚度為2-80納米。進行LPCVD氮化硅膜淀積，其反應(yīng)溫度可以為650-800度，淀積壓力可以為0.1-10乇，氮化硅膜的淀積厚度為80-250納米。側(cè)壁回刻蝕可采用干法一步刻蝕氮化硅膜，可對氧化膜刻蝕具有高的選擇性，選擇比可以達到10∶1。
本發(fā)明提出的用于制造閃爍存儲器(Flash)控制柵側(cè)壁形成工藝，側(cè)壁介質(zhì)淀積由原來只用一層氧化膜改為氧化膜和氮化硅膜雙層介質(zhì)結(jié)構(gòu)，具有如下優(yōu)點具有非常好工藝穩(wěn)定性；控制柵側(cè)壁形貌得到了很好控制。減少了側(cè)壁回刻蝕對浮柵與控制柵之間隧道氧化膜和對浮柵多晶硅造成等離子體刻蝕損傷。而且保留了LPCVD淀積氧化膜，減少了N+源漏注入對浮柵造成的損傷。因此，擦寫周期數(shù)和數(shù)據(jù)保持壽命等器件可靠性和成品率有了很大的改善和提高。


圖1是EPROM浮柵存儲單元示意圖。
圖2是EEPROM存儲單元示意圖。
圖3是EPROM閃爍存儲器存儲單元示意圖。
圖4是SPLIT-GATE閃爍存儲器存儲單元示意圖。
圖5是非自對準(zhǔn)工藝技術(shù)形成的SPLIT-GATE閃爍存儲器相鄰兩個存儲單元示意圖。
圖6傳統(tǒng)閃爍存儲器擦除過程元示意圖。
圖7 SPLIT-GATE閃爍存儲器擦除過程元示意圖。
圖8是常規(guī)工藝流程中，多晶硅2(控制柵)光刻工序干法刻蝕抗反射層和氧化硅層，光刻膠剝離之前示意圖。
圖9是常規(guī)工藝流程中，于法刻蝕硅化鎢和多晶硅薄膜后示意圖。
圖中標(biāo)號1為控制柵、2為浮柵、3為電子、4為孔穴、5為N+源區(qū)、6為P型襯底、7為選擇柵、8為(用于FN隧道薄)氧化層、9為溝道擦除過程、10為源擦除過程、11為字線、12為常規(guī)Flash結(jié)構(gòu)、13為電場分布、14為硅化鎢、15為抗反射層、16為光刻膠、17為側(cè)壁LPCVD氧化層薄膜、18為側(cè)壁LPCVD氮化硅薄膜。
具體實施例方式
本發(fā)明的具體實施控制柵側(cè)壁堆積結(jié)構(gòu)形成工藝步驟如下，在控制柵形成后1、進行典型RCA兩步預(yù)清洗；2、進行側(cè)壁LPCVD氧化膜介質(zhì)淀積，其反應(yīng)溫度為700度(或600度或700度)；淀積壓力為5乇(或0.1乇或10乇)；其氧化膜厚度大約為20納米(或2納米或80納米)。
3、進行側(cè)壁LPCVD氮化硅膜介質(zhì)淀積，其反應(yīng)溫度可取750度(或650度或800度)；淀積壓力為5乇(或0.1乇或10乇)；其氮化硅膜厚度大約為100納米(或200納米或250納米)。
4、進行側(cè)壁氮化硅刻蝕(ETCHBACK)，采用干法一步進行側(cè)壁氮化硅膜刻蝕，對氧化膜刻蝕速率選擇比可以達到10∶1。
在實際生產(chǎn)過程中，采用本發(fā)明提出的工藝制造的控制柵側(cè)壁形貌要比傳統(tǒng)工藝流程制造得好。在進行側(cè)壁氧化膜回刻蝕時，減少了對浮柵與控制柵之間隧道氧化膜和對浮柵多晶硅造成等離子體刻蝕損傷。而且，保留了LPCVD淀積氧化膜，同時，減少了N+源漏注入對浮柵造成的損傷程度。因此，擦寫周期數(shù)和數(shù)據(jù)保持壽命等器件可靠性有了很大的改善和提高。如圖12所示，采用本發(fā)明提出的方法使擦寫周期數(shù)提高到幾十萬次，大大地提高了性能、器件壽命和可靠性。
可以通過與傳統(tǒng)工藝流程同時進行生產(chǎn)流片，比較他們的擦除、編程、讀、保持等特性，來評估本發(fā)明的改進效果。上述步驟形成的控制柵堆結(jié)構(gòu)，完全能夠滿足大規(guī)模和超大規(guī)模閃爍存儲器，包括嵌入式閃爍存儲器制造工藝技術(shù)性能要求，成品率大幅提高。在某些電特性方面，例如擦寫周期數(shù)和數(shù)據(jù)保持壽命等器件可靠性已經(jīng)證明超過傳統(tǒng)工藝流程制造閃爍存儲器的性能。
權(quán)利要求
1.一種閃爍存儲器控制柵堆積結(jié)構(gòu)的側(cè)壁形成工藝，其特征是側(cè)壁介質(zhì)淀積為由氧化膜和氮化硅膜構(gòu)成的雙層介質(zhì)結(jié)構(gòu)，具體步驟是在控制柵堆積結(jié)構(gòu)形成后(1)進行典型RCA兩步預(yù)清洗；(2)采用硅烷-N2O氣體源進行LPCVD側(cè)壁氧化膜SiO2淀積；(3)采用二氯二氫硅-氨氣體源進行LPCVD側(cè)壁氮化硅膜Si3N4淀積；(4)進行側(cè)壁回刻蝕氮化硅膜。
2.根據(jù)權(quán)利要求1所述的側(cè)壁形成工藝，其特征是上述側(cè)壁氧化膜SiO2的淀積溫度為600-750度，淀積壓力為0.1-10乇，膜厚度為2-80納米。
3.根據(jù)權(quán)利要求1所述的側(cè)壁形成工藝，其特征是上述氮化硅膜Si3N4的淀積溫度為650-800度，淀積壓力為0.1-10乇，膜厚為80-250納米。
4.根據(jù)權(quán)利要求1所述的側(cè)壁形成工藝，其特征是上述的側(cè)壁回刻蝕采用干法一步刻蝕氮化硅膜。
全文摘要
本發(fā)明屬于集成電路(IC)制造工藝技術(shù)領(lǐng)域，具體涉及一種用于制造閃爍存儲器的控制柵堆積結(jié)構(gòu)側(cè)壁形成工藝。在部分重疊雙柵閃爍存儲器工藝制造中，控制柵堆積結(jié)構(gòu)側(cè)壁形成工藝步驟進行預(yù)清洗，二氧化硅介質(zhì)淀積，然后進行回刻蝕。上述工藝存在許多缺點。本發(fā)明提出了一種改進的控制柵堆積結(jié)構(gòu)側(cè)壁形成工藝，具體是在控制柵刻蝕形成后，先進行預(yù)清洗，然后淀積氧化膜和氮化硅雙層介質(zhì)，再進行側(cè)壁刻蝕氮化硅，保留氧化膜。本發(fā)明提高了工藝穩(wěn)定性和成品率，并使存儲器的擦寫周期數(shù)和數(shù)據(jù)保持壽命等器件可靠性有了很大的改善。
文檔編號H01L21/311GK1547253SQ200310109458
公開日2004年11月17日 申請日期2003年12月16日 優(yōu)先權(quán)日2003年12月16日
發(fā)明者王劉坤 申請人:上海華虹(集團)有限公司, 上海集成電路研發(fā)中心有限公司