專(zhuān)利名稱(chēng)：非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的制造方法，特別是涉及一種非揮發(fā)性?xún)?nèi)存(內(nèi)存即存儲(chǔ)器、記憶體)元件的制造方法及金屬內(nèi)連線制程。
背景技術(shù)：
非揮發(fā)性?xún)?nèi)存(Nonvolatile memory，內(nèi)存即存儲(chǔ)器、記憶體，以下均稱(chēng)為內(nèi)存)是應(yīng)用在各種電子元件的使用上，如儲(chǔ)存結(jié)構(gòu)資料、程序資料及其它可以重復(fù)存取的資料，而其中一種可重復(fù)存取資料的非揮發(fā)性?xún)?nèi)存是稱(chēng)為閃存(Flash)。閃存是一種可電抹除且可程序只讀存儲(chǔ)器(Electrically Erasable Programmable Read Only Memory，EEPROM)，其具有可進(jìn)行多次資料的存入、讀取、抹除等動(dòng)作且存入的資料在斷電后也不會(huì)消失的優(yōu)點(diǎn)，所以已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種內(nèi)存元件。
典型的閃存是以摻雜的復(fù)晶硅制作浮置閘極(Floating Gate)與控制閘極(Control Gate)。當(dāng)內(nèi)存進(jìn)行程序化(Programming)時(shí)，分別在源極(source)區(qū)、汲極(drain)區(qū)與控制閘極上，加上適當(dāng)?shù)碾妷簩⑵涑绦蚧?，則電子會(huì)從源極區(qū)經(jīng)由信道(Channel)流向汲極區(qū)。在此過(guò)程中，將有部分的電子會(huì)穿過(guò)復(fù)晶硅浮置閘極層下方的穿隧氧化層(Tunneling Oxide)，而進(jìn)入復(fù)晶硅浮置閘極層中，并且會(huì)均勻分布于整個(gè)復(fù)晶硅浮置閘極層之中，此種電子穿越穿隧氧化層進(jìn)入復(fù)晶硅浮置閘極層的現(xiàn)象，稱(chēng)為穿隧效應(yīng)(Tunneling Effect)。閃存一般的操作機(jī)制是以信道熱電子(ChannelHot-Electron Injection)進(jìn)行程序化，并且利用Fowler-Nordheim穿隧(F-N Tunneling)進(jìn)行抹除。但是，若復(fù)晶硅浮置閘極層下方的穿隧氧化層有缺陷(Defect)存在，則容易造成元件的漏電流，影響元件的可靠度。
為了解決閃存元件漏電流的問(wèn)題，目前現(xiàn)有習(xí)知的一種方法是利用一電荷捕捉層取代多晶硅浮置閘極，而形成一種由氧化硅/氮化硅/氧化硅(ONO)復(fù)合層所構(gòu)成的堆疊式(Stacked)閘極結(jié)構(gòu)的EEPROM，其中此電荷捕捉層的材質(zhì)例如是氮化硅。因?yàn)殡姾刹蹲綄拥牟馁|(zhì)為氮化硅，且其是作為只讀存儲(chǔ)器的浮置閘極，所以此種EEPROM亦稱(chēng)為氮化硅只讀存儲(chǔ)器(NROM)。因?yàn)椋鑼泳哂凶プ‰姾傻男Ч?，所以射入氮化硅層之中的電子并不?huì)均勻分布于整個(gè)氮化硅層之中，而是以高斯分布的方式集中于氮化硅層的局部區(qū)域上。由于射入于氮化硅層的電子僅集中于局部的區(qū)域，因此，對(duì)于穿隧氧化層其缺陷的敏感度較小，元件漏電流的現(xiàn)象較不易發(fā)生。
此外，以氮化硅層取代多晶硅浮置閘極的另一項(xiàng)優(yōu)點(diǎn)是，在元件程序化時(shí)，電子僅會(huì)在接近源極或汲極上方的信道局部性地儲(chǔ)存。因此，在進(jìn)行程序化時(shí)，可以分別對(duì)堆疊式閘極一端的源極區(qū)與控制閘極施加電壓，而在接近于堆疊式閘極另一端的汲極區(qū)的氮化硅層中產(chǎn)生高斯分布的電子，并且也可以分別對(duì)堆疊式閘極一端的汲極區(qū)與控制閘極施加電壓，而在接近于堆疊式閘極另一端的源極區(qū)的氮化硅層中產(chǎn)生高斯分布的電子。故而，藉由改變控制閘極與其兩側(cè)的源極/汲極區(qū)所施加電壓，可以在單一的氮化硅層之中存在兩群具有高斯分布的電子、單一群具有高斯分布的電子或是不存在電子。因此，此種以氮化硅材質(zhì)取代浮置閘極的閃存，可以在單一的記憶胞之中寫(xiě)入四種狀態(tài)，為一種單一記憶胞二位(1cell 2bit)的閃存。
然而，在一般的氮化硅只讀存儲(chǔ)器的制造過(guò)程中，由于制程環(huán)境的影響，例如在電漿增益型化學(xué)氣相沉積法(PECVD)制程中，電漿(Plasma)會(huì)使得電荷沿著金屬移動(dòng)，發(fā)生所謂的天線效應(yīng)(Antenna Effect)，而瞬間的電荷不平衡，將使部分電荷陷于(trap)氧化硅/氮化硅/氧化硅(ONO)復(fù)合層中，造成只讀存儲(chǔ)器元件有不均勻的程序化(Programming)的現(xiàn)象，而會(huì)有啟始電壓分布過(guò)大的問(wèn)題。
值得注意的是，在PECVD制程中所使用的電漿除了會(huì)造成天線效應(yīng)而致使元件的啟始電壓分布過(guò)大外，也有可能使所沉積的薄膜表面上聚集電荷。舉例來(lái)說(shuō)，在NROM的金屬內(nèi)連線制程中，通常會(huì)利用PECVD沉積一層較致密的絕緣層覆蓋于金屬導(dǎo)線上，且此絕緣層常用的材質(zhì)是氧化物或氮化物。然而，PECVD制程中的電漿卻會(huì)使絕緣層表面聚集電荷，且此絕緣層表面所聚集的電荷會(huì)沿著金屬導(dǎo)線移動(dòng)至氧化硅/氮化硅/氧化硅(ONO)復(fù)合層的氮化硅層中，因而造成只讀存儲(chǔ)器元件不均勻的程序化現(xiàn)象，而會(huì)有啟始電壓的分布過(guò)大的問(wèn)題。
此外，在微影制程中通常是以紫外光來(lái)進(jìn)行曝光的動(dòng)作。然而，在NROM元件中，當(dāng)紫外光照射到氧化硅/氮化硅/氧化硅(ONO)復(fù)合層的氮化硅層中時(shí)，卻會(huì)在氮化硅層中產(chǎn)生電子電洞對(duì)，且又因電洞容易流失而存留電子在氮化硅層中，因此同樣會(huì)造成只讀存儲(chǔ)器元件不均勻的程序化現(xiàn)象，而會(huì)有啟始電壓的分布過(guò)大的問(wèn)題。
由此可見(jiàn)，上述現(xiàn)有的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程仍存在有諸多的缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決現(xiàn)有的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程的缺陷，相關(guān)廠商莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)一直未見(jiàn)適用的設(shè)計(jì)被發(fā)展完成，此顯然是相關(guān)業(yè)者急欲解決的問(wèn)題。
有鑒于上述現(xiàn)有的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程存在的缺陷，本發(fā)明人基于從事此類(lèi)產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專(zhuān)業(yè)知識(shí)，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程，能夠改進(jìn)一般現(xiàn)有的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程，使其更具有實(shí)用性。經(jīng)過(guò)不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的非揮發(fā)性?xún)?nèi)存元件的制造方法存在的缺陷，而提供一種新的非揮發(fā)性?xún)?nèi)存元件的制造方法，所要解決的技術(shù)問(wèn)題是使其可以減少因天線效應(yīng)所產(chǎn)生的電荷造成只讀存儲(chǔ)器元件形成不均勻的程序化現(xiàn)象，而有啟始電壓的分布過(guò)大的問(wèn)題，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。
本發(fā)明的另一目的在于，提供一種非揮發(fā)性?xún)?nèi)存元件的制造方法，所要解決的技術(shù)問(wèn)題是使其可以防止紫外光照射至氧化硅/氮化硅/氧化硅(ONO)復(fù)合層中的氮化硅層，而可避免電荷聚集于此氮化硅層中。
本發(fā)明的再一目的在于，克服現(xiàn)有的金屬內(nèi)連線制程存在的缺陷，而提供一種新的金屬內(nèi)連線制程，所要解決的技術(shù)問(wèn)題是使其可以減少以PECVD制程所形成的絕緣層其表面聚集的電荷量。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種非揮發(fā)性?xún)?nèi)存元件的制造方法，其包括以下步驟在一基底上依序形成一穿隧材料層、一電荷捕捉材料層、一阻障材料層、一閘極導(dǎo)電層以及一抗反射層；在該抗反射層上形成一圖案化的光阻層；以該光阻層為蝕刻罩幕圖案化該抗反射層、該閘極導(dǎo)電層、該阻障材料層、該電荷捕捉材料層以及該穿隧材料層，以形成由一穿隧層、一電荷捕捉層、一阻障層以及一控制閘所構(gòu)成的一堆疊結(jié)構(gòu)，且該堆疊結(jié)構(gòu)上是覆蓋設(shè)有一圖案化的抗反射層；移除該光阻層；在暴露的該控制閘的表面形成一薄氧化層；在該堆疊結(jié)構(gòu)的側(cè)壁形成一絕緣間隙壁，覆蓋住該薄氧化層；以及在上述所形成的結(jié)構(gòu)表面形成一防紫外光(UV)襯層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的絕緣間隙壁是為一氧化硅間隙壁。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的防UV襯層是為一氮化硅襯層。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的形成該氮化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于370瓦至410瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷、氨氣以及氮?dú)?。且該硅烷的流量?0sccm至60sccm。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的抗反射層是為一無(wú)機(jī)介電材料，因此在移除該光阻層時(shí)，該抗反射層不會(huì)被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁表面前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的抗反射層是為一有機(jī)材料，因此在移除該光阻層時(shí)，該抗反射層會(huì)一并被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁以及頂部表面。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的形成該薄氧化層的方法包括進(jìn)行一熱氧化制程。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其更包括在該堆疊結(jié)構(gòu)兩側(cè)的該基底中形成一源極/汲極。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下的技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種金屬內(nèi)連線制程，其包括以下制程步驟提供一基底，該基底上已形成有一導(dǎo)電結(jié)構(gòu)；在該基底上形成一介電層，覆蓋該導(dǎo)電結(jié)構(gòu)；在該介電層中形成與該導(dǎo)電結(jié)構(gòu)電性連接的一接觸窗；在該介電層上形成與該接觸窗電性連接的一導(dǎo)線結(jié)構(gòu)；以及在該介電層以及該導(dǎo)線結(jié)構(gòu)的表面形成一低表面電荷襯層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的金屬內(nèi)連線制程，其中所述的低表面電荷襯層是為一氧化硅襯層或是一氮化硅襯層。
前述的金屬內(nèi)連線制程，其中所述的形成該氧化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于80瓦至120瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷以及一氧化二氮，且該硅烷的流量為20sccm至30sccm。
前述的金屬內(nèi)連線制程，其更包括在該低表面電荷襯層上形成另一介電層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種非揮發(fā)性?xún)?nèi)存元件的制造方法，其包括以下步驟在一基底上依序形成一穿隧材料層、一電荷捕捉材料層、一阻障材料層、一閘極導(dǎo)電層以及一抗反射層；在該抗反射層上形成一圖案化的光阻層；以該光阻層為蝕刻罩幕圖案化該抗反射層、該閘極導(dǎo)電層、該阻障材料層、該電荷捕捉材料層以及該穿隧材料層，以形成由一穿隧層、一電荷捕捉層、一阻障層以及一控制閘所構(gòu)成的一堆疊結(jié)構(gòu)，且該堆疊結(jié)構(gòu)上是覆蓋一圖案化的抗反射層；移除該光阻層；在暴露的該控制閘的表面形成一薄氧化層；在該堆疊結(jié)構(gòu)兩側(cè)的該基底中形成一源極/汲極；在該堆疊結(jié)構(gòu)的側(cè)壁形成一絕緣間隙壁，覆蓋住該薄氧化層；在上述所形成的結(jié)構(gòu)表面形成一防紫外光(UV)襯層；在該防UV襯層上形成一介電層；在該介電層中形成與該控制閘電性連接的一接觸窗；在該介電層上形成與該接觸窗電性連接的一導(dǎo)線結(jié)構(gòu)；以及在該介電層以及該導(dǎo)線結(jié)構(gòu)的表面形成一低表面電荷襯層。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的絕緣間隙壁是為一氧化硅間隙壁。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的防UV襯層是為一氮化硅襯層。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的形成該氮化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于370瓦至410瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷、氨氣以及氮?dú)猓以摴柰榈牧髁繛?0sccm至60sccm。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的低表面電荷襯層是為一氧化硅襯層或是一氮化硅襯層。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的形成該氧化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于80瓦至120瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷以及一氧化二氮，且該硅烷的流量為20sccm至30sccm。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的抗反射層是為一無(wú)機(jī)介電材料，因此在移除該光阻層時(shí)，該抗反射層并不會(huì)被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁表面。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的抗反射層是為一有機(jī)材料，因此在移除該光阻層時(shí)，該抗反射層會(huì)一并被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁以及頂部表面。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其中所述的形成該薄氧化層的方法包括進(jìn)行一熱氧化制程。
前述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其更包括在該低表面電荷襯層上形成另一介電層。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種非揮發(fā)性?xún)?nèi)存元件的制造方法，此方法是首先在基底上依序形成穿隧材料層、電荷捕捉材料層、阻障材料層、閘極導(dǎo)電層以及抗反射層。再在抗反射層上形成圖案化的光阻層，然后以光阻層為蝕刻罩幕圖案化抗反射層、閘極導(dǎo)電層、阻障材料層、電荷捕捉材料層以及穿隧材料層，以形成由穿隧層、電荷捕捉層、阻障層以及控制閘所構(gòu)成的堆疊結(jié)構(gòu)。且此堆疊結(jié)構(gòu)上覆蓋有一圖案化的抗反射層。接著再移除光阻層，并在暴露的控制閘表面形成一薄氧化層。之后在堆疊結(jié)構(gòu)的側(cè)壁形成絕緣間隙壁，并覆蓋住薄氧化層。然后，在上述所形成的結(jié)構(gòu)表面形成一防紫外光(UV)襯層，用以防止紫外光穿透至電荷捕捉層，避免在電荷捕捉層中累積電荷。
本發(fā)明還提出一種金屬內(nèi)連線制程，其是首先提供已形成有導(dǎo)電結(jié)構(gòu)的基底，然后在基底上形成介電層，覆蓋于導(dǎo)電結(jié)構(gòu)上。之后在介電層中形成與基底上的導(dǎo)電結(jié)構(gòu)電性連接的接觸窗，再在介電層上形成與接觸窗電性連接的導(dǎo)線結(jié)構(gòu)，然后在介電層與導(dǎo)線結(jié)構(gòu)的表面上形成低表面電荷襯層。
本發(fā)明還提出另一種非揮發(fā)性?xún)?nèi)存元件的制造方法，此方法是首先在基底上依序形成穿隧材料層、電荷捕捉材料層、阻障材料層、閘極導(dǎo)電層以及抗反射層。再在抗反射層上形成圖案化的光阻層，然后以光阻層為蝕刻罩幕圖案化抗反射層、閘極導(dǎo)電層、阻障材料層、電荷捕捉材料層以及穿隧材料層，以形成由穿隧層、電荷捕捉層、阻障層以及控制閘所構(gòu)成的堆疊結(jié)構(gòu)。且此堆疊結(jié)構(gòu)上覆蓋有一圖案化的抗反射層。接著再移除光阻層，并在暴露的控制閘表面形成一薄氧化層。之后在堆疊結(jié)構(gòu)的側(cè)壁形成絕緣間隙壁，并覆蓋住薄氧化層。然后，在上述所形成的結(jié)構(gòu)表面形成一防紫外光(UV)襯層，用以防止紫外光穿透至電荷捕捉層，避免在電荷捕捉層中累積電荷。之后，再在防紫外光襯層上形成介電層，并在介電層中形成與控制閘電性連接的接觸窗，之后在介電層上形成與接觸窗電性連接的導(dǎo)線結(jié)構(gòu)，然后，在介電層以及導(dǎo)線結(jié)構(gòu)的表面形成低表面電荷襯層。
由上述可知，本發(fā)明在堆疊結(jié)構(gòu)的側(cè)壁形成絕緣間隙壁之后，更在絕緣間隙壁以及基底表面形成防紫外光襯層，以防止紫外線穿透至電荷捕捉層，避免電荷累積在電荷捕捉層中。而且，本發(fā)明更改變現(xiàn)有習(xí)知PECVD制程的參數(shù)，以在導(dǎo)線結(jié)構(gòu)上形成低表面電荷襯層，藉以降低天線效應(yīng)對(duì)元件造成不良的影響。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程。該非揮發(fā)性?xún)?nèi)存元件的制造方法，包括在基底上形成由穿隧層、電荷捕捉層、阻障層以及控制閘所構(gòu)成的堆疊結(jié)構(gòu)，并且在堆疊結(jié)構(gòu)兩側(cè)的基底中形成源極/汲極，接著在堆疊結(jié)構(gòu)的側(cè)壁形成氧化硅材質(zhì)的絕緣間隙壁。然后再在基底表面及堆疊結(jié)構(gòu)的表面形成防UV的襯層，用以防止紫外光穿透至電荷捕捉層。再在防UV的襯層上形成介電層，并在介電層中形成與控制閘極電性連接的接觸窗，之后在介電層上形成與接觸窗電性連接的導(dǎo)線結(jié)構(gòu)，然后，在介電層以及導(dǎo)線結(jié)構(gòu)的表面形成低表面電荷襯層，降低天線效應(yīng)對(duì)元件的影響。
借由上述技術(shù)方案，本發(fā)明在堆疊結(jié)構(gòu)的側(cè)壁形成絕緣間隙壁之后，更在絕緣間隙壁以及基底表面形成防紫外光襯層，以防止紫外線穿透至電荷捕捉層，而可避免電荷累積在電荷捕捉層中。而且，本發(fā)明更改變了現(xiàn)有習(xí)知PECVD制程的參數(shù)，以在導(dǎo)線結(jié)構(gòu)上形成低表面電荷襯層，而可降低天線效應(yīng)對(duì)元件造成不良的影響。
本發(fā)明可以減少因天線效應(yīng)所產(chǎn)生的電荷造成只讀存儲(chǔ)器元件形成不均勻的程序化現(xiàn)象，而有啟始電壓的分布過(guò)大的問(wèn)題，從而更加適于實(shí)用，且具有產(chǎn)業(yè)上的利用價(jià)值。本發(fā)明的非揮發(fā)性?xún)?nèi)存元件的制造方法，可以防止紫外光照射至氧化硅/氮化硅/氧化硅(ONO)復(fù)合層中的氮化硅層，而可避免電荷聚集于此氮化硅層中。本發(fā)明的金屬內(nèi)連線制程，可以減少以PECVD制程所形成的絕緣層其表面聚集的電荷量。
綜上所述，本發(fā)明特殊的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程，是采用低功率以及低沉積速率的PECVD制程，以形成致密且低表面電荷襯層，以降低天線效應(yīng)對(duì)元件的影響。另外，本發(fā)明更采用低功率以及低沉積速率的PECVD制程來(lái)形成防紫外光襯層，以阻擋紫外光穿透至電荷捕捉層中。由于本發(fā)明的非揮發(fā)性?xún)?nèi)存的制造方法及金屬內(nèi)連線制程是屬于簡(jiǎn)單又不復(fù)雜的制造方法，因此不但可以輕易解決上述的問(wèn)題，又不會(huì)增加制程復(fù)雜度。其具有上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類(lèi)制造方法及制程中未見(jiàn)有類(lèi)似的方法及制程公開(kāi)發(fā)表或使用而確屬創(chuàng)新，其不論在制造方法、制程或功能上皆有較大改進(jìn)，在技術(shù)上有較大進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說(shuō)明如后。


圖1A至圖1G是本發(fā)明一較佳實(shí)施例的一種非揮發(fā)性?xún)?nèi)存元件的制造方法的流程及結(jié)構(gòu)剖面圖。
圖2A至圖2E是本發(fā)明另一較佳實(shí)施例的一種非揮發(fā)性?xún)?nèi)存元件的制造方法的流程及結(jié)構(gòu)剖面圖。
圖3A至圖3D是本發(fā)明一種金屬內(nèi)連線制程的流程剖面圖。
100、300基底102穿隧材料層102a穿隧層 104電荷捕捉材料層104a電荷捕捉層 105閘極導(dǎo)電層105a控制閘 106阻障材料層
106a阻障層 107金屬硅化物層108多晶硅層 110抗反射層110a圖案化的抗反射層112圖案化的光阻層113堆疊(堆棧)結(jié)構(gòu) 114源極/汲極116間隙壁 118防UV的襯層119、119a薄氧化硅層 120內(nèi)層介電材料122、308接觸窗 126、312金屬層126a、312a導(dǎo)線結(jié)構(gòu) 128、314襯層302導(dǎo)電結(jié)構(gòu) 306介電層具體實(shí)施方式
以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明所提出的非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程其具體制造加工方法、步驟、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
圖1A至圖1G是本發(fā)明一較佳實(shí)施例的一種非揮發(fā)性?xún)?nèi)存元件的制造方法的流程及結(jié)構(gòu)剖面圖。首先，請(qǐng)參閱圖1A所示，本發(fā)明較佳實(shí)施例的非揮發(fā)性?xún)?nèi)存元件的制造方法，是首先在基底100上依序形成穿隧材料層102、電荷捕捉材料層104以及阻障材料層106。其中，基底100的材質(zhì)例如是硅(Si)，而穿隧材料層102例如是一薄氧化硅層。電荷捕捉材料層104的材質(zhì)例如是氮化硅，且阻障層材料106的材質(zhì)例如是氧化硅。
然后，在該阻障材料層106上依序形成多晶硅層108與金屬硅化物層107，則多晶硅層108與金屬硅化物層107的復(fù)合層即為閘極導(dǎo)電層105。之后再在閘極導(dǎo)電層105上形成抗反射層110。其中，多晶硅層108的形成方法例如是化學(xué)氣相沉積法。金屬硅化物層107的形成方法例如是先在多晶硅層108上形成一金屬層，再進(jìn)行一熱處理以使金屬層與多晶硅層108產(chǎn)生反應(yīng)，而形成金屬硅化物層107。接續(xù)，在抗反射層110上形成圖案化的光阻層112，其是利用現(xiàn)有傳統(tǒng)的微影制程所形成。
請(qǐng)參閱圖1B所示，以光阻層為蝕刻罩幕進(jìn)行蝕刻制程，以將穿隧材料層102、電荷捕捉材料層104、阻障材料層106、閘極導(dǎo)電層105、抗反射層110以及光阻層112圖案化，而形成由穿隧層102a/電荷捕捉層104a/阻障層106a(氧化硅氮化硅/氧化硅，ONO)復(fù)合層與控制閘105a所構(gòu)成的堆疊(堆棧)(Stacked)結(jié)構(gòu)113，其中，堆疊結(jié)構(gòu)113上是覆蓋有圖案化的抗反射層110a。
在上述光阻層112的微影制程的曝光過(guò)程中，由于抗反射層110可有效的吸收光線，因此其能夠防止曝光光源的入射光與由基底或膜層反射出的光線產(chǎn)生干涉。而且，抗反射層110的材質(zhì)可以是有機(jī)材料或無(wú)機(jī)介電材料，以下將分別對(duì)使用有機(jī)材料及無(wú)機(jī)介電材料作為抗反射層110的制程加以詳細(xì)說(shuō)明。在此，若抗反射層110的材質(zhì)為無(wú)機(jī)介電材料時(shí)，其制程步驟如下請(qǐng)參閱圖1C所示，移除光阻層112，其中因?yàn)閳D案化的抗反射層110a的材質(zhì)為無(wú)機(jī)介電材料，因此在移除光阻層112時(shí)并不會(huì)將圖案化的抗反射層110a移除。之后，在暴露出的控制閘105a表面(即控制閘105a的側(cè)壁)形成薄氧化硅層119。在一較佳實(shí)施例中，該薄氧化硅層119的形成方法例如是藉由一熱氧化制程，并通入氧氣與氮?dú)舛纬?。在此，薄氧化硅?19以及抗反射層110a可以用來(lái)保護(hù)控制閘105a避免其在后續(xù)制程中受到損害。
請(qǐng)參閱圖1D所示，然后在控制閘105a兩側(cè)的基底100中形成源極/汲極114。接著，在堆疊結(jié)構(gòu)113的側(cè)壁上形成絕緣間隙壁116。而絕緣間隙壁116的形成方法例如是先以化學(xué)氣相沉積法(Chemical VaporDeposition，CVD)在基底100上形成共形的介電層(圖中未示)，再以非等向性蝕刻法回蝕共形的介電層，以形成絕緣間隙壁116。在此，介電層的材質(zhì)例如是氧化硅。
請(qǐng)參閱圖1E所，進(jìn)行PECVD制程，在間隙壁116以及基底100的表面上形成防紫外光的襯層118。在一較佳實(shí)施例中，該防紫外光的襯層118的材質(zhì)例如是氮化硅，而且形成該氮化硅材質(zhì)的防紫外光的襯層118的制程參數(shù)包括使用硅烷(SiH4)、氨氣(NH3)以及氮?dú)?N2)作為反應(yīng)氣體，其中，該氮?dú)獾牧髁坷缡窃?600sccm～3000sccm之間，較佳的是2800sccm，氨氣的流量例如是在20sccm～30sccm之間，較佳的是25sccm，而硅烷的流量例如是在50sccm～60sccm之間，較佳的是55sccm。進(jìn)行沉積的環(huán)境溫度例如是在攝氏380度～攝氏420度之間，較佳的是攝氏400度。制程所使用的功率例如是在370瓦～410瓦之間，較佳的是390瓦。而工作壓力例如是在7.0torr～8.0torr之間，較佳的是7.5torr。所沉積的膜厚例如是在180?！?20埃之間，較佳的是200埃。值得注意的是，本發(fā)明所使用的制程參數(shù)中，硅烷與氨氣的流量皆較現(xiàn)有習(xí)知技術(shù)中所使用的硅烷與氨氣的流量小，而且制程所使用的功率也較現(xiàn)有習(xí)知技術(shù)小，因此本發(fā)明所使用的制程參數(shù)能夠降低薄膜的沉積速率，以形成較致密的薄膜。
以氮化硅材質(zhì)的防紫外光襯層為例，本發(fā)明的防紫外光的襯層118的整體總沉積速率是為每分鐘680埃，較現(xiàn)有習(xí)知技術(shù)中氮化硅層的沉積速率每分鐘7000埃慢了許多，因此利用本發(fā)明的方法所形成的防紫外光的襯層118較現(xiàn)有技術(shù)所沉積的膜層更為致密。所以，當(dāng)后續(xù)制程中使用紫外光進(jìn)行微影制程時(shí)，防紫外光的襯層118能夠?qū)⒆贤夤庾钃踉谄渫猓棺贤夤獠粫?huì)因穿透至電荷捕捉層104a，進(jìn)而避免電荷聚集在其中。而且，即使防紫外光襯層118可會(huì)因紫外光的照射而有電荷累積在防紫外光襯層118中。但是，由于防紫外光襯層118與作為儲(chǔ)存資料(捕捉電荷)用的電荷捕捉層104a之間隔有絕緣間隙壁116，因此其不會(huì)對(duì)電荷捕捉層104a造成影響。
在本發(fā)明的一較佳實(shí)施例的非揮發(fā)性?xún)?nèi)存元件的制造方法中，更包括在圖1E之后繼續(xù)進(jìn)行金屬內(nèi)連線制程。請(qǐng)參閱圖1F所示，此制程是首先在防紫外光襯層118上形成內(nèi)層介電材質(zhì)(Inter-Layer Dielectrics，ILD)120，并在內(nèi)層介電材質(zhì)120中形成穿透防紫外光的襯層118以及圖案化的抗反射層110a的接觸窗122。然后在介電層120及接觸窗122上形成金屬層126。
請(qǐng)參閱圖1G所示，進(jìn)行微影制程以及蝕刻制程，以將金屬層126圖案化，例如是圖案化為導(dǎo)線結(jié)構(gòu)126a，且導(dǎo)線結(jié)構(gòu)126a藉由接觸窗122而與控制閘極105a電性連接。接著進(jìn)行PECVD制程，以在導(dǎo)線結(jié)構(gòu)126a以及內(nèi)層介電材質(zhì)120的表面上形成低表面電荷襯層128，且低表面電荷襯層128的材質(zhì)例如是氧化硅或氮化硅。以氧化硅為例，其PECVD制程參數(shù)包括使用的功率例如是在80瓦～120瓦之間，較佳的是100瓦。而進(jìn)行沉積的環(huán)境溫度例如是在攝氏380度～攝氏420度之間，較佳的是攝氏400度。且工作壓力例如是在2.0torr～3.0torr之間，較佳的是2.5torr。而所使用的反應(yīng)氣體例如是硅烷以及一氧化二氮，其中硅烷的流量例如是在20sccm～30sccm之間，較佳的是25sccm，一氧化二氮的流量例如是在750sccm～1000sccm之間，較佳的是900sccm。而所沉積的薄膜厚度例如是在900?！?300埃之間，較佳的是2000埃。值得注意的是，在此所使用的硅烷流量較現(xiàn)有習(xí)知技術(shù)中的硅烷流量小，且制程功率也較現(xiàn)有習(xí)知技術(shù)小，所以利用本發(fā)明的制程參數(shù)能夠降低薄膜的沉積速率，以形成較致密的薄膜，其例如是能使沉積速率由習(xí)知每分鐘12000埃降低至每分鐘3800埃。
值得注意的是，一般以PECVD制程所形成的膜層，其表面累積的電荷量與分布情形會(huì)與所提供的功率大小以及參與反應(yīng)的氣體的化學(xué)性質(zhì)有關(guān)。而在現(xiàn)有習(xí)知的PECVD制程中，用以形成氧化硅層的功率通常是為185瓦，且硅烷的流量約通入90sccm。然而，由上述實(shí)施例可知，本發(fā)明在PECVD制程中所使用的功率以及硅烷流量遠(yuǎn)比現(xiàn)有習(xí)知技術(shù)來(lái)的小，所以利用本發(fā)明的制程參數(shù)可減少在襯層128表面所聚集的電荷量，進(jìn)而可以體降低天線效應(yīng)對(duì)元件造成的不良影響。而且若低表面電荷襯層128的材質(zhì)是選擇氮化硅，則低表面電荷襯層128更具有防止水氣滲入的功能。
在本實(shí)施例中，測(cè)量出低表面電荷襯層128的表面電荷量的方法例如是利用儀器測(cè)量襯層128以及基底100的功函數(shù)，若兩者間的功函數(shù)差異大，則表示襯層128的表面電荷多，反之若兩者間的功函數(shù)差異小，則表示襯層128的表面電荷少。所以藉由測(cè)量的數(shù)據(jù)即可知道，襯層128是否達(dá)到所要求的低表面電荷。
此外，在本發(fā)明另一較佳實(shí)施例中，抗反射層110a的材質(zhì)例如是有機(jī)材料。此實(shí)施例是在定義出堆疊結(jié)構(gòu)113(如圖1B所示)之后，進(jìn)行去光阻的制程，而使控制閘105a暴露出來(lái)，如圖2A所示。在此，由于使用的抗反射層其材質(zhì)是有機(jī)材料，因此在去除光阻層112的過(guò)程中，可同時(shí)將圖案化的抗反射層110a移除。然后，在暴露出的控制閘105a表面形成薄氧化硅層119a，其例如是形成于控制閘105a的頂部及側(cè)壁表面。而薄氧化硅層119a是用以保護(hù)控制閘105a免于遭到后續(xù)制程的損害。其中，薄氧化硅層119a的材質(zhì)與形成方法與上述實(shí)施例的薄氧化硅層119相似。
而且，本實(shí)施例的元件標(biāo)號(hào)與上述實(shí)施例相同者，其材質(zhì)與形成方法皆與上述實(shí)施例所述相似，以下將不再贅述。
請(qǐng)參閱圖2B所示，在堆疊結(jié)構(gòu)113的兩側(cè)的基底100中形成源極/汲極114。再在堆疊結(jié)構(gòu)113的側(cè)壁上形成絕緣間隙壁116，并覆蓋控制閘105a側(cè)壁上的薄氧化硅層119a。
請(qǐng)參閱圖2C所示，進(jìn)行PECVD制程，在間隙壁116以及基底100的表面上形成防紫外光的襯層118。請(qǐng)參閱圖2D所示，在防紫外光襯層118上形成內(nèi)層介電材質(zhì)(Inter-Layer Dielectrics，ILD)120，并在內(nèi)層介電材質(zhì)120中形成穿透防紫外光的襯層118以及控制閘105a上表面的薄氮氧化硅層119a的接觸窗122。然后在介電層120及接觸窗122上形成金屬層126。
請(qǐng)參閱圖2E所示，進(jìn)行微影制程以及蝕刻制程，以將金屬層126圖案化，例如是圖案化為導(dǎo)線結(jié)構(gòu)126a，且該導(dǎo)線結(jié)構(gòu)126a藉由接觸窗122而與控制閘極105a電性連接。接著進(jìn)行PECVD制程，以在導(dǎo)線結(jié)構(gòu)126a以及內(nèi)層介電材質(zhì)120的表面上形成低表面電荷襯層128。
然而，上述實(shí)施例中的金屬內(nèi)連線制程并不限定于非揮發(fā)性?xún)?nèi)存中，該金屬內(nèi)連線制程亦可以應(yīng)用于其它金屬內(nèi)連線制程，以下將舉一實(shí)施例進(jìn)行說(shuō)明。請(qǐng)參閱圖3A所示，提供基底300，且基底300上已形成有導(dǎo)電結(jié)構(gòu)302，其例如是MOS晶體管。接著請(qǐng)參閱圖3B所示，在基底300以及導(dǎo)電結(jié)構(gòu)302表面上形成介電層306，并在介電層306中形成接觸窗308。請(qǐng)接著參閱圖3C所示，在介電層306及接觸窗308的上表面上形成金屬層312。
請(qǐng)參閱圖3D所示，進(jìn)行蝕刻制程將金屬層312圖案化，例如是圖案化為導(dǎo)線結(jié)構(gòu)312a，且導(dǎo)線結(jié)構(gòu)312a是與接觸窗308電性連接。接著進(jìn)行PECVD制程，以在導(dǎo)線結(jié)構(gòu)312a以及介電層306的表面上形成低表面電荷襯層314，且襯層314的材質(zhì)例如是氧化硅或氮化硅。以氧化硅為例，其PECVD制程參數(shù)包括使用的功率例如是在80瓦～120瓦之間，較佳的是100瓦。而進(jìn)行沉積的環(huán)境溫度例如是在攝氏380度～攝氏420度之間，較佳的是攝氏400度。且工作壓力例如是在2.0torr～3.0torr之間，較佳的是2.5torr。而所使用的反應(yīng)氣體例如是硅烷以及一氧化二氮，其中硅烷的流量例如是在20sccm～30sccm之間，較佳的是25sccm，一氧化二氮的流量例如是在750sccm～1000sccm之間，較佳的是900sccm。而所沉積的薄膜厚度例如是在900?！?300埃之間，較佳的是2000埃。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專(zhuān)業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其包括以下步驟在一基底上依序形成一穿隧材料層、一電荷捕捉材料層、一阻障材料層、一閘極導(dǎo)電層以及一抗反射層；在該抗反射層上形成一圖案化的光阻層；以該光阻層為蝕刻罩幕圖案化該抗反射層、該閘極導(dǎo)電層、該阻障材料層、該電荷捕捉材料層以及該穿隧材料層，以形成由一穿隧層、一電荷捕捉層、一阻障層以及一控制閘所構(gòu)成的一堆疊結(jié)構(gòu)，且該堆疊結(jié)構(gòu)上是覆蓋設(shè)有一圖案化的抗反射層；移除該光阻層；在暴露的該控制閘的表面形成一薄氧化層；在該堆疊結(jié)構(gòu)的側(cè)壁形成一絕緣間隙壁，覆蓋住該薄氧化層；以及在上述所形成的結(jié)構(gòu)表面形成一防紫外光(UV)襯層。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的絕緣間隙壁是為一氧化硅間隙壁。
3.根據(jù)權(quán)利要求1所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的防UV襯層是為一氮化硅襯層。
4.根據(jù)權(quán)利要求3所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的形成該氮化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于370瓦至410瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷、氨氣以及氮?dú)?，且該硅烷的流量?0sccm至60sccm。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的抗反射層是為一無(wú)機(jī)介電材料，因此在移除該光阻層時(shí)，該抗反射層不會(huì)被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁表面
6.根據(jù)權(quán)利要求1所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的抗反射層是為一有機(jī)材料，因此在移除該光阻層時(shí)，該抗反射層會(huì)一并被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁以及頂部表面。
7.根據(jù)權(quán)利要求1所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的形成該薄氧化層的方法包括進(jìn)行一熱氧化制程。
8.根據(jù)權(quán)利要求1所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其更包括在該堆疊結(jié)構(gòu)兩側(cè)的該基底中形成一源極/汲極。
9.一種金屬內(nèi)連線制程，其特征在于其包括以下制程步驟提供一基底，該基底上已形成有一導(dǎo)電結(jié)構(gòu)；在該基底上形成一介電層，覆蓋該導(dǎo)電結(jié)構(gòu)；在該介電層中形成與該導(dǎo)電結(jié)構(gòu)電性連接的一接觸窗；在該介電層上形成與該接觸窗電性連接的一導(dǎo)線結(jié)構(gòu)；以及在該介電層以及該導(dǎo)線結(jié)構(gòu)的表面形成一低表面電荷襯層。
10.根據(jù)權(quán)利要求9所述的金屬內(nèi)連線制程，其特征在于其中所述的低表面電荷襯層是為一氧化硅襯層或是一氮化硅襯層。
11.根據(jù)權(quán)利要求10所述的金屬內(nèi)連線制程，其特征在于其中所述的形成該氧化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于80瓦至120瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷以及一氧化二氮，且該硅烷的流量為20sccm至30sccm。
12.根據(jù)權(quán)利要求9所述的金屬內(nèi)連線制程，其特征在于其更包括在該低表面電荷襯層上形成另一介電層。
13.一種非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其包括以下步驟在一基底上依序形成一穿隧材料層、一電荷捕捉材料層、一阻障材料層、一閘極導(dǎo)電層以及一抗反射層；在該抗反射層上形成一圖案化的光阻層；以該光阻層為蝕刻罩幕圖案化該抗反射層、該閘極導(dǎo)電層、該阻障材料層、該電荷捕捉材料層以及該穿隧材料層，以形成由一穿隧層、一電荷捕捉層、一阻障層以及一控制閘所構(gòu)成的一堆疊結(jié)構(gòu)，且該堆疊結(jié)構(gòu)上是覆蓋一圖案化的抗反射層；移除該光阻層；在暴露的該控制閘的表面形成一薄氧化層；在該堆疊結(jié)構(gòu)兩側(cè)的該基底中形成一源極/汲極；在該堆疊結(jié)構(gòu)的側(cè)壁形成一絕緣間隙壁，覆蓋住該薄氧化層；在上述所形成的結(jié)構(gòu)表面形成一防紫外光(UV)襯層；在該防UV襯層上形成一介電層；在該介電層中形成與該控制閘電性連接的一接觸窗；在該介電層上形成與該接觸窗電性連接的一導(dǎo)線結(jié)構(gòu)；以及在該介電層以及該導(dǎo)線結(jié)構(gòu)的表面形成一低表面電荷襯層。
14.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的絕緣間隙壁是為一氧化硅間隙壁。
15.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的防UV襯層是為一氮化硅襯層。
16.根據(jù)權(quán)利要求15所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的形成該氮化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于370瓦至410瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷、氨氣以及氮?dú)猓以摴柰榈牧髁繛?0sccm至60sccm。
17.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的低表面電荷襯層是為一氧化硅襯層或是一氮化硅襯層。
18.根據(jù)權(quán)利要求17所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的形成該氧化硅襯層的方法包括進(jìn)行一電漿增益型化學(xué)氣相沉積制程(PECVD)，且該P(yáng)ECVD的功率是介于80瓦至120瓦，該P(yáng)ECVD的反應(yīng)氣體是包括硅烷以及一氧化二氮，且該硅烷的流量為20sccm至30sccm。
19.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的抗反射層是為一無(wú)機(jī)介電材料，因此在移除該光阻層時(shí)，該抗反射層并不會(huì)被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁表面。
20.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的抗反射層是為一有機(jī)材料，因此在移除該光阻層時(shí)，該抗反射層會(huì)一并被移除，且該薄氧化層會(huì)形成在該控制閘的側(cè)壁以及頂部表面。
21.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其中所述的形成該薄氧化層的方法包括進(jìn)行一熱氧化制程。
22.根據(jù)權(quán)利要求13所述的非揮發(fā)性?xún)?nèi)存元件的制造方法，其特征在于其更包括在該低表面電荷襯層上形成另一介電層。
全文摘要
本發(fā)明是有關(guān)于一種非揮發(fā)性?xún)?nèi)存元件的制造方法及金屬內(nèi)連線制程。該非揮發(fā)性?xún)?nèi)存元件的制造方法，包括在基底上形成由穿隧層、電荷捕捉層、阻障層以及控制閘所構(gòu)成的堆疊結(jié)構(gòu)，并且在堆疊結(jié)構(gòu)兩側(cè)的基底中形成源極/汲極，接著在堆疊結(jié)構(gòu)的側(cè)壁形成氧化硅材質(zhì)的絕緣間隙壁。然后再在基底表面及堆疊結(jié)構(gòu)的表面形成防UV的襯層，用以防止紫外光穿透至電荷捕捉層。再在防UV的襯層上形成介電層，并在介電層中形成與控制閘極電性連接的接觸窗，之后在介電層上形成與接觸窗電性連接的導(dǎo)線結(jié)構(gòu)，然后，在介電層以及導(dǎo)線結(jié)構(gòu)的表面形成低表面電荷襯層，降低天線效應(yīng)對(duì)元件的影響。
文檔編號(hào)H01L21/768GK1635630SQ200310110399
公開(kāi)日2005年7月6日 申請(qǐng)日期2003年12月30日 優(yōu)先權(quán)日2003年12月30日
發(fā)明者李明東, 林照情 申請(qǐng)人:旺宏電子股份有限公司