專利名稱：半導體裝置鈍化方法
技術領域：
本發(fā)明涉及一種半導體裝置鈍化(passivating)方法，其功能是用于修補半導體裝置在前段工藝中所產(chǎn)生的缺陷。
背景技術：
半導體裝置一般是通過多個工藝步驟而完成，這些步驟可能包括濺射沉積、光刻、濕法蝕刻、等離子體蝕刻、化學汽相沉積、等離子體輔助化學汽相沉積、離子注入以及活化與驅(qū)動注入離子的退火(annealing)步驟。這些工藝步驟中有的會造成半導體裝置中的缺陷。例如等離子體蝕刻工藝會產(chǎn)生硅懸空鍵(silicon dangling bond)，而此硅懸空鍵會進一步導致電子遷移率(electron mobility)下降，使得半導體裝置的特性變差，而離子注入工藝也可能會對硅的晶體結構造成損傷。
近來已發(fā)展出一種高壓退火處理(high pressure annealing)來減少硅的斷鍵所造成的問題。在高壓退火處理中，半導體裝置一般被通入一高壓氣體(例如氫或氨)進行加熱處理。一般認為被通入的氫會與半導體裝置中硅的斷鍵(broken bonds)形成鍵結，以去除半導體裝置中，在前段工藝所產(chǎn)生的缺陷。然而，此高壓退火處理常造成半導體裝置的電荷積累，使得其臨界電壓(threshold voltage)產(chǎn)生漂移，而影響所設計電路的運作。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一改良的半導體裝置鈍化(passivating)方法，用以克服或改善現(xiàn)有技術的問題。
根據(jù)本發(fā)明所披露的半導體裝置鈍化方法，其包括對半導體裝置進行一高壓退火處理(high pressure annealing)，以及對半導體裝置進行一等離子體處理(plasma treatment)，用以消除在高壓退火處理后，積累于半導體裝置內(nèi)的電荷。此高壓退火處理包括將半導體裝置置于一反應室(chamber)中；并通入一反應氣體(如氮、氫、水、氨或其混合物)；以及加熱該半導體裝置直到足以產(chǎn)生鈍化為止。
此等離子體處理可以利用電子回旋共振法(electron cyclotron resonance，ECR)或感應耦合等離子體法(Inductively Coupling Plasma，ICP)來達成。且其所使用的工藝氣體可以是氮、氫、水、一氧化二氮、氧、氨或其混合物。而且等離子體處理的過程為將放置半導體裝置的樣品槽，連接一加熱器且施以一電偏壓(electric bias)，藉此使通入的工藝氣體可被離子化成離子或自由基狀態(tài)，在高溫和/或電場之的用下擴散至該半導體裝置內(nèi)，藉此消除積累于半導體裝置中的電荷。
其中半導體裝置可以是含有多晶硅膜層的薄膜晶體管。
本發(fā)明提供另一種半導體裝置鈍化方法，其包括對該半導體裝置進行一高壓退火處理；隨后，形成一氮化物薄膜(nitride film)(如氮化硅薄膜(silicon nitride film)或氮氧化硅薄膜(silicon oxide nitride film))于該半導體裝置上；最后，對氮化物薄膜進行一加熱處理。


圖1至圖4是根據(jù)本發(fā)明的一實施例的剖視圖，示出了半導體裝置鈍化方法的主要步驟；圖5至圖6是根據(jù)本發(fā)明的一實施例的剖視圖，示出了半導體裝置制造方法的主要步驟；以及圖7是施加于柵極的電壓與流經(jīng)漏極的電流的曲線圖。
附圖標記說明100’ 半導體裝置100半導體裝置102緩沖層104 襯底110PMOS晶體管111 半導體結構112半導體結構114 源極116漏極 118 柵極電極120NMOS晶體管124 源極126漏極 128 柵極電極130鈍化層132 氮化物薄膜150柵極介電層
200互補金屬氧化物半導體電路具體實施方式
參照圖1，其示出了根據(jù)本發(fā)明的原理加以鈍化(passivation)的半導體裝置100’的剖視圖。半導體裝置100’具有P溝道金屬氧化物半導體(PMOS)晶體管110與N溝道金屬氧化物半導體(NMOS)晶體管120。且此半導體裝置100’可以是互補金屬氧化物半導體(CMOS)裝置、雙載子互補金屬氧化物半導體(BiCMOS)裝置、動態(tài)隨機存取存儲器(DRAM)或其他種類的集成電路。且適合用于本發(fā)明的半導體裝置可以是含有多晶硅膜層的薄膜晶體管。
如圖1所示，半導體裝置100’包括一緩沖層102(例如二氧化硅層)，形成于襯底104(例如玻璃襯底)之上；兩個半導體結構111、121(一般為多晶硅薄膜)，形成于緩沖層102之上；一柵極介電層150(如氧化硅層)，形成于半導體結構111、121之上；以及兩個柵極電極118、128。PMOS晶體管110的源極114與漏極116，利用該柵極電極118作為掩模，以自對準(self-align)的方式，藉由離子注入法或等離子體摻雜法將P型摻雜物(dopant)注入半導體結構111中而形成。而NMOS晶體管120的源極124以及漏極l26，則利用該柵極電極128作為掩模，將N型摻雜物注入該半導體結構121中而形成。
請參照圖2，在形成一鈍化層130(例如二氧化硅層)于半導體裝置100’的整個表面之后，在前段工藝中在半導體裝置100內(nèi)所產(chǎn)生的缺陷，例如懸鍵(不飽和硅鍵)，通過對半導體裝置100進行一高壓退火處理(highpressure annealing)而加以修補。其過程為將半導體裝置100置于一反應室(chamber)中，隨后在高壓下的反應室(chamber)中通入例如水蒸氣、氮氣、氨氣或氫氣的反應氣體并做加熱處理。然而，在一優(yōu)選實施例中，高壓退火處理是在5個大氣壓與20個大氣壓之間進行的。在一實施例中，此高壓退火處理可以在低于600℃的溫度下進行。該高壓退火處理的時間依據(jù)使用的壓力而定。由于該高壓退火處理在高壓下進行，其溫度與時間可有效地降低。本領域技術人員可以依照上述工藝參數(shù)而得到本發(fā)明高壓退火處理的最佳條件。
然而，由于高壓退火處理常造成半導體裝置100中的鈍化層130、柵極介電層150或半導體結構111、112的電荷積累(電荷以星形符號示出在圖3中)，使得其臨界電壓(threshold voltage)產(chǎn)生漂移，從而影響所設計電路的操作。
因此，請參照見圖4，本發(fā)明對半導體裝置100再進行一等離子體處理(plasma treatment)工藝，用以消除高壓退火處理后所積累于該半導體裝置100內(nèi)的電荷。其過程為將放置該半導體裝置100的樣品槽連接一加熱器且施以一電偏壓(electric bias)，藉此使通入的工藝氣體可被離子化成離子或自由基的狀態(tài)，在高溫與電場的作用下擴散至半導體裝置100中，藉此消除積累于半導體裝置100中的電荷。此等離子體處理可以利用電子回旋共振法(electron cyclotron resonance，ECR)或感應耦合等離子體法(InductivelyCoupling Plasma，ICP)來實現(xiàn)；且其所使用的工藝氣體可以是氮、氫、水、一氧化二氮、氧、氨或其混合物?？梢岳斫獾氖?，本發(fā)明的鈍化方法也可以在形成鈍化層130之前實施。
本發(fā)明還提供另一種半導體裝置鈍化方法。首先，將上述PMOS晶體管110或NMOS晶體管120形成在襯底104之上。再形成一鈍化層130(例如二氧化硅層)于PMOS晶體管110及NMOS晶體管120之上，進行所述高壓退火處理。請參照圖5，接著形成氮化物薄膜(nitride film)132(例如氮化硅(silicon nitride)薄膜或氮氧化硅(silicon oxide nitride)薄膜)于鈍化層130之上。最后，請參照圖6，再加熱處理該氮化物薄膜132以消除在高壓退火處理后積累在半導體裝置100中的電荷(電荷以星形符號示出在圖5及圖6中)。所述的加熱處理可以采用爐內(nèi)退火處理(fumace annealing)或快速退火處理(rapid thermal annealing)。
使用本發(fā)明所述的方法，可有效減少積累在半導體裝置100中的電荷，藉此可有效降低半導體裝置100的臨界電壓(threshold voltage)產(chǎn)生的漂移，而使得所設計的電路操作正常。圖7所示為施加于柵極的電壓與流經(jīng)漏極的電流的關系圖。曲線A示出了未經(jīng)高壓退火處理的半導體裝置的Id-Vg特性，曲線B示出了經(jīng)過高壓退火處理的半導體裝置的Id-Vg特性曲線，曲線C示出了經(jīng)過高壓退火處理及O2等離子體處理的半導體裝置的Id-Vg特性。由圖可知，經(jīng)過高壓退火處理以及O2等離子體處理的半導體裝置，其元件特性最符合電路操作的理想操作模式。
雖然本發(fā)明針對一用于有源矩陣式顯示器裝置的互補金屬氧化物半導體(CMOS)電路加以詳細討論，然而本發(fā)明也可以應用于各種包括薄膜晶體管、金屬氧化物半導體場效晶體管(MOSFET)或絕緣層上硅金屬氧化物半導體場效晶體管(SOI MOSFET)的半導體裝置。
雖然本發(fā)明已經(jīng)以上述優(yōu)選實施例加以披露，然而其并非用以限定本發(fā)明，本領域技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，應當可以作出各種更動與修改，因此本發(fā)明的保護范圍應當以所附權利要求書所界定的為準。
權利要求
1.一種半導體裝置鈍化方法，其中至少包括對該半導體裝置進行以下步驟一高壓退火處理步驟，用以修補該半導體裝置內(nèi)所產(chǎn)生的缺陷；以及一等離子體處理步驟，用以去除該半導體裝置內(nèi)所產(chǎn)生的電荷。
2.如權利要求1所述的半導體裝置鈍化方法，其中該高壓退火處理步驟至少包括將該半導體裝置置于一反應室中；通入一反應氣體于該反應室中；以及加熱該半導體裝置直到足以產(chǎn)生鈍化為止。
3.如權利要求2所述的半導體裝置鈍化方法，其中該反應氣體為氮、氫、水、氨之中的一種或其混合物。
4.如權利要求1所述的半導體裝置鈍化方法，其中該等離子體處理步驟所使用的一工藝氣體為氮、氫、水、一氧化二氮、氧、氨之中的一種或其混合物。
5.如權利要求1所述的半導體裝置鈍化方法，其中該半導體裝置為一包括多晶硅膜層的薄膜晶體管。
6.如權利要求1所述的半導體裝置鈍化方法，其中該半導體裝置鈍化方法也可以在該半導體裝置形成一鈍化層之前實施。
7.一種半導體裝置鈍化方法，其中該方法至少包括以下步驟對一半導體裝置施行一高壓退火處理步驟，用以修補該半導體裝置內(nèi)所產(chǎn)生的缺陷；形成一氮化物薄膜于該半導體裝置之上；以及對該氮化物薄膜施行一加熱處理步驟，用以去除該半導體裝置內(nèi)所產(chǎn)生的電荷。
8.如權利要求7所述的半導體裝置鈍化方法，其中該高壓退火處理步驟至少包括將該半導體裝置置于一反應室中；通入一反應氣體于該反應室中；以及加熱該半導體裝置直到足以產(chǎn)生鈍化為止。
9.如權利要求8所述的半導體裝置鈍化方法，其中該反應氣體為氮、氫、水、氨之中的一種或其混合物。
10.如權利要求7所述的半導體裝置鈍化方法，其中該半導體裝置為一包括多晶硅膜層的薄膜晶體管。
全文摘要
本發(fā)明公開一種半導體裝置鈍化(passivating)方法，其包括對一半導體裝置進行一高壓退火處理(high pressure annealing)以及對該半導體裝置進行一等離子體處理(plasma treatment)，用以消除在進行高壓退火處理后，積累于該半導體裝置內(nèi)的電荷。該等離子體處理所使用的工藝氣體可以是氮、氫、水、一氧化二氮、氧、氨或其混合物。
文檔編號H01L21/30GK1614755SQ20031011381
公開日2005年5月11日 申請日期2003年11月4日 優(yōu)先權日2003年11月4日
發(fā)明者蔡耀銘, 張世昌, 曾章和 申請人:統(tǒng)寶光電股份有限公司