專利名稱：半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，具體涉及減少了占有面積的CMOS晶體管的結(jié)構(gòu)。
背景技術(shù)：
半導(dǎo)體裝置中，采用CMOS(Complementary Metal OxideSemiconductor互補(bǔ)金屬氧化物半導(dǎo)體)晶體管的結(jié)構(gòu)時(shí)，需要在構(gòu)成CMOS晶體管的n溝道MOS晶體管與p溝道MOS晶體管的外側(cè)的N+活性區(qū)和P+活性區(qū)之間加以連接。為了避免與柵電極電氣接觸，連接N+活性區(qū)和P+活性區(qū)的布線必須在空間上與柵電極分離。再有，作為采用CMOS晶體管結(jié)構(gòu)的半導(dǎo)體裝置，例如有CMOS倒相器。
專利文獻(xiàn)1(特開2000-323590號(hào)公報(bào)(第9-12頁(yè)，第1-8圖))公開了一種埋入的自對(duì)準(zhǔn)接觸體的布線層和柵電極之間的短路得以防止的半導(dǎo)體裝置，一種非易失半導(dǎo)體存儲(chǔ)裝置。
采用CMOS晶體管結(jié)構(gòu)的半導(dǎo)體裝置，從等效電路方面看并無變化，不比傳統(tǒng)技術(shù)先進(jìn)?？墒?，在層疊結(jié)構(gòu)上，它在使占有面積減少方面取得了進(jìn)展。但是，由于要避免與柵電極的電氣接觸，因此需要在平面上看不與柵電極重疊地配置連接N+活性區(qū)和P+活性區(qū)的布線。另外，需要考慮在形成連接N+活性區(qū)和P+活性區(qū)的布線時(shí)，產(chǎn)生的制造偏差(例如對(duì)準(zhǔn)偏差等)，因此，在連接N+活性區(qū)和P+活性區(qū)的布線與柵電極之間，必須確保一定的距離。因此，存在這樣的問題采用CMOS晶體管結(jié)構(gòu)的半導(dǎo)體裝置，在占有面積的減少方面受到限制。

發(fā)明內(nèi)容
本發(fā)明旨在提供使連接N+活性區(qū)和P+活性區(qū)的布線與柵電極在平面上看重疊而使占有面積減少的、采用CMOS晶體管結(jié)構(gòu)的半導(dǎo)體裝置。
本發(fā)明的解決手段是一種有CMOS晶體管的半導(dǎo)體裝置，其中設(shè)有柵電極和連接n溝道MOS部分和p溝道MOS部分的布線，布線的寬度大于相鄰柵電極的間隔，布線的一部分隔著絕緣膜配置在柵電極的一部分的正上方。


圖1是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的平面圖。
圖2是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的剖面圖。
圖3是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的平面圖。
圖4是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的剖面圖。
圖5是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的平面圖。
圖6是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的剖面圖。
圖7是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的平面圖。
圖8是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的剖面圖。
圖9是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的平面圖。
圖10是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的剖面圖。
圖11是本發(fā)明實(shí)施例1的半導(dǎo)體裝置的平面圖。
圖12是本發(fā)明實(shí)施例2的半導(dǎo)體裝置的平面圖。
圖13是本發(fā)明實(shí)施例2的半導(dǎo)體裝置的剖面圖。
圖14是本發(fā)明實(shí)施例2的開口部的平面圖。
符號(hào)說明1N+活性區(qū)；2P+活性區(qū)；3柵電極；4絕緣膜；5絕緣膜；6層間絕緣膜；7開口部；8埋入布線；9開口部。
具體實(shí)施例方式
以下，基于表示實(shí)施例的附圖就本發(fā)明作具體說明。
(實(shí)施例1)本實(shí)施例中，以CMOS倒相器為例來說明采用CMOS晶體管結(jié)構(gòu)的半導(dǎo)體裝置。圖1是本實(shí)施例的半導(dǎo)體裝置的平面圖。圖2是本實(shí)施例的半導(dǎo)體裝置的剖面圖。圖1中，通過在半導(dǎo)體襯底的表面內(nèi)進(jìn)行離子注入等手段，形成n溝道MOS晶體管的N+活性區(qū)1和p溝道MOS晶體管的P+活性區(qū)2。另外，通過照相制版技術(shù)，在N+活性區(qū)1和P+活性區(qū)2上形成n溝道MOS晶體管與p溝道MOS晶體管共有的柵電極3。形成n溝道MOS晶體管的區(qū)域?yàn)閚溝道MOS部分，形成p溝道MOS晶體管的區(qū)域?yàn)閜溝道MOS部分。
柵電極3配置成與N+活性區(qū)1和P+活性區(qū)2垂直相交。并且，用CVD(Chemical Vapor Deposition化學(xué)氣相淀積)法等，在柵電極3上層疊硅氮化膜的絕緣膜4。圖2是圖1的II-II面的剖面圖。如圖2所示，半導(dǎo)體襯底上層疊了柵電極3與絕緣膜4。這里，相鄰的柵電極3之間的距離，以設(shè)計(jì)規(guī)則(即制造工序中使用的照相制版技術(shù)的最小值)來形成即可。
接著，參照?qǐng)D3所示的本實(shí)施例的半導(dǎo)體裝置的平面圖和圖4所示的本實(shí)施例的半導(dǎo)體裝置的剖面圖。如圖3所示，用CVD法等在柵電極3的側(cè)面部分形成硅氮化膜的絕緣膜5。該絕緣膜5也稱為側(cè)壁。圖4是圖3的IV-IV面的剖面圖。如圖4所示，柵電極3被絕緣膜4與絕緣膜5包圍。
圖5是本實(shí)施例的半導(dǎo)體裝置的平面圖。圖6是本實(shí)施例的半導(dǎo)體裝置的剖面圖。圖5中，在被絕緣膜4與絕緣膜5包圍的柵電極3上，用CVD法等形成硅氧化膜的層間絕緣膜6。圖6是圖5的VI-VI面的剖面圖。為了使得到達(dá)絕緣膜4的距離均勻化，用CMP(Chemical and Mechanical Polishing化學(xué)與機(jī)械拋光)法等對(duì)圖6所示的層間絕緣膜6進(jìn)行平坦化處理。這里進(jìn)行平坦化處理，是為了均勻地形成開口部，用以埋入連接N+活性區(qū)1和P+活性區(qū)2的布線。
圖7是表示本實(shí)施例的半導(dǎo)體裝置的平面圖。圖8是表示本實(shí)施例的半導(dǎo)體裝置的剖面圖。如圖7所示，在層間絕緣膜6上形成用以埋入連接N+活性區(qū)和P+活性區(qū)的布線的開口部7。該開口部7的寬度中最寬的部分大于相鄰的柵電極3的間距，分為前段開口和后段開口兩段。首先，將層間絕緣膜6的一部分蝕刻到起止擋膜作用的絕緣膜4，形成前段開口。在氧化膜比氮化膜高1個(gè)數(shù)量級(jí)以上的蝕刻選擇比條件下，進(jìn)行該蝕刻。
后段開口用絕緣膜5作為止擋膜蝕刻層間絕緣膜6的一部分而形成，使N+活性區(qū)1和P+活性區(qū)2的面露出。這里，由于利用絕緣膜4與絕緣膜5作為止擋膜，開口部7因此具有自對(duì)準(zhǔn)接觸的結(jié)構(gòu)。也就是說，埋入開口部7的布線必定和在平面上看與相重疊的柵電極3的一部分隔著絕緣膜4與絕緣膜5相接觸。因此，埋入開口部7的布線不與柵電極3電氣連接。
圖8是圖7的VIII-VIII面的剖面圖。如圖8所示，在形成的開口部7中埋入鋁等金屬膜。也就是，用濺鍍法等在開口部7與層間絕緣膜6上層疊金屬膜，然后用CMP法將埋入開口部7的金屬膜以外的金屬膜除去，加以平坦化。由此，連接N+活性區(qū)1和P+活性區(qū)2的布線8(以下，也稱為埋入布線8)如圖9與圖10所示的那樣地形成。圖9是表示本實(shí)施例的半導(dǎo)體裝置的平面圖。圖10是表示本實(shí)施例的半導(dǎo)體裝置的圖9中X-X線處的剖面圖。該埋入布線8的最寬部分大于相鄰柵電極3的間隔，埋入布線8的一部分隔著絕緣膜4配置在柵電極3的一部分的正上方。再有，并不限于用CMP法進(jìn)行金屬膜的平坦化處理，也可以采用深腐蝕法。該深腐蝕法可以利用金屬的各向異性蝕刻，有選擇地只將突出部分的金屬膜除掉。
圖11A是表示本實(shí)施例的半導(dǎo)體裝置的平面圖。圖11A中，由于采用0.2μm的設(shè)計(jì)規(guī)則，相鄰的柵電極3之間的距離為0.2μm。于是，圖11A中虛線表示的CMOS倒相器的占有面積為1.2μm×(0.1μm+0.2μm+0.1μm)＝0.48μm2。
另一方面，傳統(tǒng)的CMOS倒相器如圖11B所示。如圖11B所示，所構(gòu)成的埋入布線8不與柵電極3在平面上看重疊。圖11B的CMOS倒相器中，采用0.2μm的設(shè)計(jì)規(guī)則，為不使埋入布線8與柵電極3相重疊的制造余量設(shè)為0.15μm。因此，圖11B中虛線表示的CMOS晶體管結(jié)構(gòu)的占有面積為1.2μm×(0.13μm+0.15μm+0.2μm+0.15μm+0.13μm)＝0.91μm2。由圖11A與圖11B的CMOS倒相器的比較可知，具有本實(shí)施例的結(jié)構(gòu)的CMOS倒相器(柵電極寬度(W)約1μm的典型CMOS倒相器)，可將占有面積減少約50％。
如上所述，本實(shí)施例的半導(dǎo)體裝置，是含有CMOS晶體管的半導(dǎo)體裝置，它有柵電極3、連接n溝道MOS部分與p溝道MOS部分的埋入布線8，埋入布線8的最寬部分比相鄰的柵電極3的間距大，埋入布線的一部分隔著絕緣膜4配置在柵電極3的一部分的正上方，因此，與傳統(tǒng)的半導(dǎo)體裝置相比，可以減少占有面積。并且，相鄰柵電極3的間隔可適用設(shè)計(jì)規(guī)則，與埋入布線8無關(guān)。
并且，本實(shí)施例的半導(dǎo)體裝置中，絕緣膜4、5形成在柵電極3的上部與側(cè)面部分，埋入布線8通過埋入在開口部7中而形成，該開口部7以絕緣膜4、5作為止擋膜蝕刻層間絕緣膜6而形成，因此，本實(shí)施例的半導(dǎo)體裝置具有自對(duì)準(zhǔn)接觸的結(jié)構(gòu)，埋入布線8必定和在平面上看相重疊的柵電極3的一部分隔著構(gòu)成止擋膜的絕緣膜4與絕緣膜5相接觸地構(gòu)成。本實(shí)施例的半導(dǎo)體裝置的制造方法，可以制造具有自對(duì)準(zhǔn)接觸結(jié)構(gòu)的、其埋入布線8必定隔著構(gòu)成止擋膜的絕緣膜4與絕緣膜5和在平面上看重疊的柵電極3的一部分相接觸的半導(dǎo)體裝置。
另外，本實(shí)施例的半導(dǎo)體裝置的制造方法中，埋入布線8通過深腐蝕在開口部7形成后的層間絕緣膜6上層疊的金屬膜而形成，因此，與用CMP法處理金屬膜的場(chǎng)合相比，處理方法得以簡(jiǎn)化。
(實(shí)施例2)本實(shí)施例中，也以CMOS倒相器為例說明采用CMOS晶體管的結(jié)構(gòu)的半導(dǎo)體裝置。圖12是表示本實(shí)施例的半導(dǎo)體裝置的平面圖。本實(shí)施例的CMOS倒相器也和實(shí)施例1相同，通過在半導(dǎo)體襯底的表面內(nèi)的離子注入，形成n溝道MOS晶體管的N+活性區(qū)1和p溝道MOS晶體管的P+活性區(qū)2。另外，通過照相制版技術(shù)在N+活性區(qū)1與P+活性區(qū)2上形成n溝道MOS晶體管與p溝道MOS晶體管共同的柵電極3。
該柵電極3與N+活性區(qū)1和P+活性區(qū)2垂直相交地配置。并且，柵電極3上形成硅氮化膜的絕緣膜4和絕緣膜5。在被該絕緣膜4和絕緣膜5包圍的柵電極3上，用CVD法等形成硅氧化膜的層間絕緣膜6。圖12中省略了層間絕緣膜6的圖示。接著，在層間絕緣膜6上形成用以埋入連接N+活性區(qū)1和P+活性區(qū)2的布線的開口部7。該開口部7被開口為兩段即前段開口和后段開口，其寬度最大的部分比相鄰柵電極3的間距大。
首先，將層間絕緣膜6的一部分蝕刻到用作止擋膜的絕緣膜4，形成前段開口。在氧化膜比氮化膜高1個(gè)數(shù)量級(jí)以上的蝕刻選擇比條件下，進(jìn)行該蝕刻。后段開口用絕緣膜5作為止擋膜蝕刻層間絕緣膜6的一部分而形成，使N+活性區(qū)1和P+活性區(qū)2的面露出。這里，由于利用絕緣膜4與絕緣膜5作為止擋膜，開口部7因此具有自對(duì)準(zhǔn)接觸的結(jié)構(gòu)。
本實(shí)施例中，另外在柵電極3上設(shè)置開口部9，使柵電極3的一部分露出。也就是，采用照相制版技術(shù)蝕刻預(yù)定部分的絕緣膜4和絕緣膜5來形成開口部9。在所形成的開口部7和開口部9中埋入鋁等的金屬膜。換言之，用濺鍍法等在開口部7、開口部9與層間絕緣膜6上層疊金屬膜，然后用CMP法將開口部7、開口部9中埋入的金屬膜以外的金屬膜除掉，進(jìn)行平坦化處理。由此，形成埋入布線8。該埋入布線8寬度的最大部分大于相鄰柵電極3的間距，埋入布線8的一部分隔著絕緣膜4配置在柵電極3的一部分的正上方。
圖13表示本實(shí)施例的半導(dǎo)體裝置的剖面圖。圖13是圖12所示的平面圖中XIII-XIII處的剖面。圖13中，與開口部9相當(dāng)?shù)牟糠值慕^緣膜4和絕緣膜5被除掉，柵電極3的一部分與埋入布線8電氣接觸。再有，本實(shí)施例中，通過對(duì)在形成開口部7與9后的層間絕緣膜6上層疊的金屬膜進(jìn)行深腐蝕處理來形成埋入布線8，這與用CMP法處理金屬膜相比可以使處理簡(jiǎn)化。
并且，由開口部7與開口部9構(gòu)成的開口部，在層間絕緣膜6上的平面形狀并不是單純的矩形，而是有六個(gè)以上角部的形狀。圖14是由開口部7與開口部9所構(gòu)成的開口部的平面圖。通過設(shè)置六個(gè)以上的角部，與單純的矩形開口部相比，能夠與各種各樣的區(qū)域電氣連接，從而可以增加半導(dǎo)體裝置的布局自由度。
如上所述，本實(shí)施例的半導(dǎo)體裝置中，埋入布線8被埋入在除掉絕緣膜4、5的一部分而形成的開口部9中，與柵電極3電氣連接，因此，能夠比傳統(tǒng)的半導(dǎo)體裝置減少占有面積，同時(shí)能夠獲得將埋入布線8與柵電極3連接的結(jié)構(gòu)。采用本實(shí)施例的半導(dǎo)體裝置的制造方法也能夠制造與傳統(tǒng)的半導(dǎo)體裝置相比可減少占有面積且埋入布線8與柵電極3連接的半導(dǎo)體裝置。
另外，本實(shí)施例的半導(dǎo)體裝置，其開口部7與開口部9所構(gòu)成的開口部在層間絕緣膜6的形狀中有六個(gè)以上的角部，因此，能夠與不在直線上的區(qū)域?qū)崿F(xiàn)電氣連接，增加半導(dǎo)體裝置的布局自由度。
發(fā)明效果本發(fā)明的半導(dǎo)體裝置是含有CMOS晶體管的半導(dǎo)體裝置，其中設(shè)有柵電極和使n溝道MOS部分與p溝道MOS部分連接的布線，布線的寬度大于相鄰柵電極的間隔，布線的一部分隔著絕緣膜配置在柵電極的一部分的正上方，因此，能夠取得比傳統(tǒng)的半導(dǎo)體裝置減少占有面積的效果。并且，取得相鄰柵電極的間隔能夠與布線無關(guān)地適用設(shè)計(jì)規(guī)則的最小值的效果。
權(quán)利要求
1.一種含有CMOS晶體管的半導(dǎo)體裝置，其特征在于設(shè)有平行配置的多個(gè)柵電極，在所述柵電極的縱向上鄰接的所述CMOS晶體管的n溝道MOS部分與p溝道MOS部分，以及連接所述n溝道MOS部分與所述p溝道MOS部分的布線；所述布線的寬度大于相鄰的所述柵電極的間隔；所述布線的一部分隔著絕緣膜配置在所述柵電極的一部分的正上方。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述絕緣膜形成于所述柵電極的上部與側(cè)面；所述布線埋入在第一開口部?jī)?nèi)而形成，該開口部通過蝕刻在所述絕緣膜上層疊的與所述絕緣膜不同的材料的層間絕緣膜而形成。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于所述布線通過埋入在所述絕緣膜內(nèi)形成的第二開口部?jī)?nèi)，與所述柵電極電氣連接。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于由所述由第一開口部與所述第二開口部構(gòu)成的開口部，在所述層間絕緣膜上的形狀中至少包含六個(gè)角部。
5.一種含有CMOS晶體管的半導(dǎo)體裝置的制造方法，其特征在于設(shè)有在半導(dǎo)體襯底上形成多個(gè)平行配置的柵電極的工序；在所述柵電極的上部與側(cè)面形成絕緣膜的工序；在所述絕緣膜上形成與所述絕緣膜不同材料的層間絕緣膜的工序；以所述絕緣膜為止擋膜蝕刻所述層間絕緣膜，形成寬度大于相鄰的所述柵電極的間隔的第一開口部的工序；在所述層間絕緣膜上層疊金屬膜的工序；以及在所述層間絕緣膜上將埋入了所述第一開口部的所述金屬膜以外的所述金屬膜除去的工序。
6.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于在形成所述第一開口部的工序后，蝕刻露出的所述絕緣膜的一部分而形成第二開口部。
7.如權(quán)利要求5或權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于在所述層間絕緣膜上用深腐蝕將埋入了所述第一開口部的所述金屬膜以外的所述金屬膜除去的工序。
全文摘要
本發(fā)明提供采用使連接N+活性區(qū)與P+活性區(qū)的布線和柵電極在平面上看重疊來減少占有面積的CMOS晶體管的結(jié)構(gòu)的半導(dǎo)體裝置。半導(dǎo)體襯底的表面內(nèi)，n溝道MOS晶體管的N+活性區(qū)(1)與p溝道MOS晶體管的P+活性區(qū)(2)通過離子注入形成。在N+活性區(qū)(1)與P+活性區(qū)(2)上形成柵電極(3)。在柵電極(3)上，形成硅氮化膜的絕緣膜(4)與絕緣膜(5)。在該柵電極(3)上，用CVD等方法形成硅氧化膜的層間絕緣膜(6)。在層間絕緣膜(6)上，形成用以埋入連接N+活性區(qū)(1)與P+活性區(qū)(2)的布線的開口部(7)。在所形成的開口部(7)內(nèi)埋入鋁等的金屬膜，形成埋入布線(8)。
文檔編號(hào)H01L21/60GK1525568SQ20031011424
公開日2004年9月1日 申請(qǐng)日期2003年11月4日 優(yōu)先權(quán)日2003年2月28日
發(fā)明者蘆田基, 寺田隆司, 司 申請(qǐng)人:株式會(huì)社瑞薩科技