專利名稱：肖特基勢壘晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種晶體管及其制造方法。更具體地，本發(fā)明涉及一種使用形成在金屬和半導(dǎo)體之間的肖特基勢壘(schottky barrier)的肖特基勢壘晶體管(以下稱為“SB”晶體管)，及其制造方法。
背景技術(shù)：
目前，半導(dǎo)體器件制造技術(shù)已經(jīng)達到了能夠制造出短溝道長度小于100nm的晶體管的水平。但是，僅僅通過減小晶體管的尺寸來實現(xiàn)集成化引發(fā)了許多問題。最重要的問題是由于器件的尺度縮小和與源極/漏極電阻減小相關(guān)的源極/漏極摻雜而造成的短溝道效應(yīng)(SCE)。
特別是，通過離子注入形成源極/漏極的傳統(tǒng)晶體管制造方法伴隨著下列問題。首先，很難調(diào)節(jié)結(jié)的深度。由于雜質(zhì)擴散發(fā)生于深度方向和溝道方向，所以短溝道效應(yīng)很難防止。在這一點上，已經(jīng)提出將快速熱工藝(RTP)、激光退火、固相擴散(SPD)等等作為離子注入的替代工藝。但是，很難達到防止短溝道效應(yīng)所要求的小于10nm的溝道深度。其次，飽和電流不可避免地減小。也就是說，隨著器件的集成度增加，結(jié)會變得更淺、表面電阻增大，因此飽和電流減小。第三，為了活化源極/漏極中注入的雜質(zhì)，800℃以上的高溫熱處理是必須的。因此，不能使用金屬柵極。第四，結(jié)界面的軟錯誤率(soft error)高并產(chǎn)生浮體效應(yīng)(floating body effect)。
為了解決上述問題，已經(jīng)提出了一種使用金屬硅化物作為源極/漏極的材料的SB晶體管制造技術(shù)。按照這一技術(shù)，由于由源極/漏極摻雜導(dǎo)致的問題不再發(fā)生，源極/漏極電阻可大大減小。此外，可省略高溫熱處理工序。因此，這一技術(shù)與為滿足器件的低功耗/快處理速度而使用金屬作為柵電極的工藝相兼容。
在傳統(tǒng)的SB晶體管制造方法中，源極/漏極通過加熱沉積的金屬以導(dǎo)致硅化，然后通過選擇性濕法刻蝕去除未反應(yīng)的金屬來形成。硅化和選擇性濕法刻蝕是本領(lǐng)域公知的硅化物工藝。然而，自從近來對用SB晶體管作為對納米電子器件的替代的興趣提高，SB晶體管的結(jié)構(gòu)和制造工藝的優(yōu)化依然未獲得。在這一點上，有效調(diào)節(jié)肖特基勢壘的高度且同時優(yōu)化超小器件的制造工藝是必要的，該高度極大地影響器件的特性。
特別地，SB晶體管制造方法中一個重要并且有難度的工序是用于僅去除未反應(yīng)金屬的選擇性濕法刻蝕。選擇性濕法刻蝕的難度因金屬的類型和腐蝕圖案而不同。但是，使用貴金屬和形成精細圖形加大了選擇性濕法刻蝕的難度。
SB晶體管制造方法中另一個重要并且有難度的工序是刻蝕損傷的去除。SB晶體管中，金屬硅化物層和硅襯底之間的界面特性是非常重要的。柵極側(cè)壁隔離壁的形成過程中產(chǎn)生的刻蝕損傷是有害地影響金屬硅化物層和硅襯底之間的界面特性的主要因素。到目前為止，還沒有刻蝕損傷的有效解決辦法。

發(fā)明內(nèi)容
本發(fā)明提供一種因消除了對選擇性濕法刻蝕的需要且降低了刻蝕損傷而具有優(yōu)化的電特性的SB晶體管。
本發(fā)明還提供一種能夠消除對選擇性濕法刻蝕的需要且降低刻蝕損傷的SB晶體管的制造方法。
根據(jù)本發(fā)明的一個方面，提供一種SB晶體管。該SB晶體管包括形成在襯底上的柵極，以及柵極和襯底之間的柵極絕緣層。隔離壁形成在柵極側(cè)壁上以使柵極上邊緣暴露出來。抬高的硅化物源極/漏極形成在襯底上鄰近柵極。多晶硅層形成在隔離壁上并覆蓋柵極的上表面和上邊緣。
根據(jù)本發(fā)明的另一方面，提供一種SB晶體管的制造方法。該方法包括在襯底上形成柵極，且柵極和襯底之間具有柵極絕緣層；在柵極側(cè)壁上形成隔離壁；利用選擇性硅生長分別在柵極和襯底上生長多晶硅層和單晶硅層；在多晶硅層和單晶硅層上沉積金屬；以及使金屬與多晶硅層和單晶硅層的硅反應(yīng)以形成自對準的金屬硅化物層。
根據(jù)本發(fā)明，通過選擇性硅生長使多晶硅層形成在柵極頂部。多晶硅層覆蓋柵極上表面和上邊緣。因此，隔離壁產(chǎn)生一遮蔽區(qū)域(shadow area)，也就是其上沒有沉積用于硅化的金屬的區(qū)域。由于遮蔽區(qū)域電絕緣柵極和源極/漏極，因此可以省略去除未反應(yīng)金屬的選擇性濕法刻蝕工藝。另外，生長在襯底上的單晶硅層可減小隔離壁蝕刻過程中引起的刻蝕損傷。


參照附圖，從本發(fā)明示例性實施例的下列描述中，本發(fā)明的上述和其它特點以及優(yōu)點將更為明顯。這些附圖中圖1是根據(jù)本發(fā)明一個實施例的SB晶體管的剖面圖；圖2-11是根據(jù)本發(fā)明的一個實施例說明SB晶體管制造工序的剖面圖；以及圖12是根據(jù)本發(fā)明的一個實驗性的實施例經(jīng)歷選擇性硅生長的襯底的掃描電子顯微鏡(SEM)的圖像。
具體實施例方式
現(xiàn)在，將參照其中示出本發(fā)明的優(yōu)選實施例的附圖更加全面地描述本發(fā)明。然而本發(fā)明可以以許多不同的形式實施，并不局限于在此提出的實施例。相反，提供這些實施例以全面徹底地揭示本發(fā)明，并將本發(fā)明的范圍完整地傳遞給本領(lǐng)域的普通技術(shù)人員。在附圖中，為了清楚，放大了元件的形式。為便于理解，盡可能使用相同的附圖標記來表示附圖中的相同元件。
圖1是根據(jù)本發(fā)明的一個實施例的SB晶體管的剖面圖。參照圖1，整個結(jié)構(gòu)形成在絕緣體上硅(silicon on insulator)(SOI)晶片1上。SOI晶片1具有基底硅層5、作為絕緣層的掩埋氧化物層(buried oxide layer)10和超薄單晶硅層20的順序堆疊結(jié)構(gòu)。柵極60a形成在SOI晶片1上，同時柵極絕緣層30置于柵極60a和SOI晶片1之間。柵極60a可以由高濃度雜質(zhì)摻雜的多晶硅制成，也可由諸如鎢或鋁的金屬制成。由絕緣材料制成的隔離壁80a形成在柵極60a的側(cè)壁上，使得柵極60a的上邊緣暴露出來。
通過在SOI晶片1上生長硅單晶層，隨后進行硅化，抬高的硅化物源極/漏極130得以形成在SOI晶片1上鄰近柵極60a。隔離壁80a防止柵極60a和源極/漏極130之間的短路。
多晶硅層100形成于隔離壁80a之上并覆蓋柵極60a的上表面和上邊緣。硅化物層120a可以形成在多晶硅層100上。這里，源極/漏極130和硅化物層120a由諸如鈷、鎢、鎳、鈀、鉑、或鈦硅化物的金屬硅化物制成。
形成在柵極60a的頂部的多晶硅層100覆蓋柵極60a的上表面和上邊緣。因此，當沉積用于硅化的金屬時，隔離壁80a形成了遮蔽區(qū)域，也就是沒有沉積金屬的區(qū)域。遮蔽區(qū)域阻止硅化物層120a和源極/漏極130之間的連接，這使得可以省略硅化后用于去除剩余金屬的選擇性濕法刻蝕工序。
圖2-11是說明按照本發(fā)明一個實施例的SB晶體管的制造工序的剖面圖。
可以采用傳統(tǒng)的硅襯底。但是，考慮到可以優(yōu)選制造具有最小漏電流的超小SB晶體管，優(yōu)選使用SOI晶片。參照圖2，SOI晶片1通常是通過在基底硅層5上形成掩埋氧化物層10和在掩埋氧化物層10上形成超薄單晶硅層20而獲得。
參照圖3，柵極絕緣層30形成在SOI晶片1上，用于形成柵極電極的導(dǎo)電層40形成在柵極絕緣層30上。柵極絕緣層30可以是例如氧化硅層、氧化鈦層或氧化鉭層的氧化物層。柵極絕緣層30可以采用傳統(tǒng)沉積方法諸如化學(xué)氣相沉積(CVD)，低于大氣壓的(sub-atmospheric)CVD(SACVD)，低壓CVD(LPCVD)，或等離子體增強CVD(PECVD)形成?；蛘撸瑬艠O絕緣層30可以是通過熱氧化單晶硅層20而形成的氧化物層。導(dǎo)電層40可以是高濃度雜質(zhì)摻雜的多晶硅層或者是金屬層。高濃度雜質(zhì)摻雜的多晶硅層可以采用LPCVD在500-700℃下形成。由于沉積純的多晶硅，隨后進行砷(As)或磷(P)的離子注入，所以高濃度雜質(zhì)摻雜的多晶硅層可以具有導(dǎo)電性?；蛘?，可以在沉積的過程中進行雜質(zhì)的原位(in-situ)摻雜。導(dǎo)電層40可以由鎢或鋁制成。然后在導(dǎo)電層40上鍍覆光致抗蝕劑，隨后通過曝光和顯影，形成用于構(gòu)圖柵極的掩模50。
導(dǎo)電層40利用掩模50通過反應(yīng)離子刻蝕法(RIE)刻蝕形成柵極60。圖4示出了去除掩模50后的晶片結(jié)構(gòu)。
對于完成SB晶體管結(jié)構(gòu)，形成絕緣隔離壁以防止柵極和源極/漏極之間的短路是必不可少的。在這一點上，圖5和6、以及圖7和8分別示出了兩種形成隔離壁的方法。參照圖5和6，按照第一種方法，絕緣層70利用LPCVD在柵極60上形成(參見圖5)，然后通過RIE得以各向異性刻蝕而在柵極60的側(cè)壁上形成隔離壁70a(參見圖6)。絕緣層70可以是氮化硅層。在這種情況下，氮化硅層通過SiH4和NH3在500-850℃的溫度下的反應(yīng)而形成?？涛g絕緣層70的深度與柵極60的高度成正比?？墒?，考慮到隨后的工藝，優(yōu)選的是進一步刻蝕襯底，也就是說刻蝕單晶硅層20多達200-500的厚度d。同樣優(yōu)選形成隔離壁70a使柵極60上邊緣的柵極材料暴露出來。通過如后所述的適度濕法刻蝕、或者選擇性硅生長的起始階段的原位清洗，柵極的上邊緣也可以在形成隔離壁70a后暴露出來。
參照圖7和8，根據(jù)第二種方法，對柵極60進行熱氧化以形成熱氧化層80(參見圖7)，隨后通過RIE法，形成隔離壁80a(參見圖8)。雖然圖7和8所示的熱氧化工藝是高溫工藝，但是由于形成窄寬度的柵極60a，該工藝是有利的。類似于上述第一種方法，刻蝕熱氧化層80的深度與柵極60a的高度成正比。但是，優(yōu)選進一步刻蝕單晶硅層20多達200-500的厚度d。同樣，優(yōu)選形成隔離壁80a，使柵極60a上邊緣的柵極材料暴露出來。柵極的上邊緣也可以通過適度濕法刻蝕(mild wet etching)、或者選擇性硅生長的起始階段的原位清洗，在形成隔離壁80a后暴露出來。
圖9-11示出圖8的后續(xù)工藝。但是，本領(lǐng)域普通技術(shù)人員應(yīng)當理解，圖9-11的工藝可以是圖6的后續(xù)工藝。
圖9-11是本發(fā)明最為重要的工藝的順序說明。如圖9所示，形成了隔離壁80a后，通過選擇性硅生長，多晶硅層100形成在柵極60a上，單晶硅層110形成在晶片上的預(yù)定形成源極/漏極的區(qū)域上。多晶硅層100的厚度形成為200-500。如上面所提到的，當圖7的隔離壁80a的形成過程中柵極60a的上邊緣的柵極材料沒有暴露出來時，在進行選擇性硅生長之前，進行適度的濕法刻蝕工藝或原位清洗工藝以暴露柵極60a的上邊緣。
當在LPCVD系統(tǒng)中進行選擇性硅生長時，為原位清洗工藝進行H2烘烤(H2-baking)以暴露柵極60a的上邊緣。這時，優(yōu)選在700-900℃下進行H2烘烤，H2的流速為0.5至50slm，壓力為0.1至10Torr(乇)，持續(xù)60至300秒。然后，使用二氯甲硅烷(dichlorosilane)(DCS，SiCl2H2)、HCl和H2作為反應(yīng)氣體(process gas)進行選擇性硅生長。DCS的流速可以為0.1至2slm，HCl的流速可以為0至3slm，H2的流速可以為10至150slm，反應(yīng)溫度可以為780-930℃，反應(yīng)壓力可以為20-250Torr。特別地，優(yōu)選在反應(yīng)溫度降低時降低反應(yīng)壓力。
當在超高真空化學(xué)氣相沉積(UHV-CVD)系統(tǒng)中進行選擇性硅生長時，也可以在UHV-CVD系統(tǒng)中而不是LPCVD系統(tǒng)中進行原位清洗。為原位清洗進行真空清洗以暴露柵極60a的上邊緣。在此情況下，真空清洗可以在650-800℃的溫度下，10Torr或更小壓力的超高真空中進行60-300秒。選擇性硅生長的反應(yīng)氣體可以是Si2H6或SiH4、Cl2和H2。Si2H6或SiH4的流速可以為1-10sccm，Cl2的流速可以為0-5sccm，H2的流速可以為0-20sccm，反應(yīng)溫度可以為500-750℃的范圍，反應(yīng)壓力可以為0.1-50mTorr的范圍。
當選擇性硅生長在如上所述的工藝條件下進行時，從柵極60a的側(cè)表面的上部橫向生長的多晶硅層100的厚度比單晶硅層110的厚度大1.5-2倍。這是因為在用作柵極材料的高濃度雜質(zhì)摻雜的多晶硅或者金屬中促進了選擇性硅生長。因此如圖9所示，尖銳的負斜坡(sharp negative slope)102形成在多晶硅層100的下表面上。
選擇性硅生長之后，如圖10所示，沉積肖特基勢壘金屬120。由于多晶硅層100的負斜坡，隔離壁產(chǎn)生了相應(yīng)于其上不沉積肖特基勢壘金屬的區(qū)域的遮蔽區(qū)122。肖特基勢壘金屬120可以是鈷、鎢、鎳、鈀、鉑或鈦。肖特基勢壘金屬120可以利用物理沉積法沉積，例如濺鍍、蒸鍍、分子束外延生長、離子簇沉積(ionized cluster beam deposition)(ICP)、或激光誘導(dǎo)物理沉積。肖特基勢壘金屬120的沉積厚度為50-500。
然后，如圖11所示，當進行熱處理時，硅化物層120a形成在柵極60a上。同時，由硅化物形成的抬高的源極/漏極130形成在SOI晶片的表面上，鄰近柵極60a。形成硅化物的熱處理可以在300-600℃下在熱處理爐中進行0.5-2小時?；蛘?，可以使用快速熱處理系統(tǒng)。在此情況下，熱處理可以在800-1200℃下進行1-30秒。
雖然肖特基勢壘金屬120殘存于部分隔離壁80a上，但是遮蔽區(qū)122使柵極60a與源極/漏極130電絕緣。就是說，可以省略去除未反應(yīng)金屬的選擇性濕法刻蝕工藝。單晶硅層110的生長降低了隔離壁80a形成過程中引起的刻蝕損傷，從而改進了器件的電特性。
圖12是根據(jù)本發(fā)明的實驗性實施例，經(jīng)歷了選擇性硅生長的晶片的掃描電子顯微鏡(SEM)的圖像。
從上面的描述中很明顯，由于根據(jù)本發(fā)明的SB晶體管的制造過程中不包含離子注入，所以可以省去與離子注入相關(guān)的大量工藝。因此，生產(chǎn)成本的減小是可以預(yù)期的。同時，由于根據(jù)本發(fā)明的SB晶體管按照量子機理進行操作，因此可以有效地應(yīng)用于量子器件。
此外，超小SB晶體管的制造中的選擇性硅生長具有如下優(yōu)點。
第一，可以優(yōu)化工藝。多晶硅層的自柵極上邊緣的生長產(chǎn)生了其上沒有金屬沉積的隔離壁區(qū)域。因此，可以省略去除未反應(yīng)金屬的選擇性濕法刻蝕。襯底上的單晶硅層的生長降低了源極/漏極的隔離壁刻蝕損傷，因此改進了器件特性。雖然在使用貴金屬或形成精細圖形時不能進行傳統(tǒng)的選擇性濕法刻蝕，但是甚至在使用貴金屬或形成精細圖形時也可以應(yīng)用本發(fā)明，因而擴展了器件的應(yīng)用范圍。
第二，制造工藝簡單化，并確保了改善的器件特性，因此有利于制造超小高性能的半導(dǎo)體器件。
雖然參照本發(fā)明的示范性實施例具體地展示并描述了本發(fā)明，但本領(lǐng)域普通技術(shù)人員應(yīng)當理解，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進行形式上和細節(jié)上的各種變化。
權(quán)利要求
1.一種肖特基勢壘晶體管，包括形成在襯底上的柵極，具有該柵極和該襯底之間的柵極絕緣層；形成在該柵極的側(cè)壁上使得該柵極的上邊緣暴露出來的隔離壁；形成在該襯底上鄰近該柵極的抬高的硅化物源極/漏極；以及形成在該隔離壁上方并覆蓋該柵極的上表面和該上邊緣的多晶硅層。
2.根據(jù)權(quán)利要求1所述的肖特基勢壘晶體管，還包括形成在該多晶硅層上的硅化物層。
3.根據(jù)權(quán)利要求1所述的肖特基勢壘晶體管，其中該柵極由高濃度雜質(zhì)摻雜的多晶硅或金屬構(gòu)成。
4.根據(jù)權(quán)利要求1所述的肖特基勢壘晶體管，其中該襯底是絕緣體上硅晶片。
5.一種制造肖特基勢壘晶體管的方法，包括在襯底上形成柵極，且柵極絕緣層位于該柵極和該襯底之間；在該柵極的側(cè)壁上形成隔離壁；使用選擇性硅生長，在該柵極和該襯底上分別生長多晶硅層和單晶硅層；在該多晶硅層和該單晶硅層上沉積金屬；以及使該金屬與該多晶硅層和該單晶硅層的硅反應(yīng)而形成自對準金屬硅化物層。
6.根據(jù)權(quán)利要求5所述的方法，其中該隔離壁通過該多晶硅層產(chǎn)生其上不沉積該金屬的區(qū)域。
7.根據(jù)權(quán)利要求6所述的方法，其中該柵極上的該硅化物層和該襯底上的該硅化物層通過該隔離壁的其上不沉積該金屬的該區(qū)域電絕緣。
8.根據(jù)權(quán)利要求5所述的方法，其中該柵極由高濃度雜質(zhì)摻雜的多晶硅或者金屬構(gòu)成。
9.根據(jù)權(quán)利要求5所述的方法，其中該隔離壁的形成包括在該柵極上沉積絕緣層；以及各向異性刻蝕該絕緣層。
10.根據(jù)權(quán)利要求5所述的方法，其中該隔離壁的形成包括熱氧化該柵極以圍繞該柵極形成氧化層；以及各向異性刻蝕該氧化層。
11.根據(jù)權(quán)利要求10所述的方法，其中在該刻蝕過程中，刻蝕該襯底至200-500的深度。
12.根據(jù)權(quán)利要求11所述的方法，還包括采用適度濕法刻蝕工藝暴露該柵極的該上邊緣。
13.根據(jù)權(quán)利要求11所述的方法，還包括在選擇性硅生長的初始階段使用原位清洗工藝暴露該柵極的該上邊緣。
14.根據(jù)權(quán)利要求13所述的方法，其中該原位清洗工藝在低壓化學(xué)氣相沉積系統(tǒng)中進行，溫度為700-900℃，H2的流速為0.5-50slm，壓力為0.1-10Torr，進行時間為60-300秒。
15.根據(jù)權(quán)利要求14所述的方法，其中該多晶硅層和該單晶硅層的生長在低壓化學(xué)氣相沉積系統(tǒng)中進行，采用二氯甲硅烷、HCl和H2作為反應(yīng)氣體，二氯甲硅烷的流速為0.1-2slm，HCl的流速為0-3slm，H2的流速為10-150slm，反應(yīng)溫度為780-930℃，反應(yīng)壓力為20-250Torr。
16.根據(jù)權(quán)利要求15所述的方法，其中當反應(yīng)溫度降低時，該反應(yīng)壓力下降。
17.根據(jù)權(quán)利要求13所述的方法，其中該原位清洗在超高真空化學(xué)氣相沉積中，在650-800℃的溫度下，在10Torr或更小壓力的超高真空下進行60-300秒。
18.根據(jù)權(quán)利要求17所述的方法，其中該多晶硅層和該單晶硅層的生長是在超高真空化學(xué)氣相沉積系統(tǒng)中進行，使用Si2H6或SiH4、Cl2和H2為反應(yīng)氣體，Si2H6或SiH4的流速為1-10sccm，Cl2的流速為0-5sccm，H2的流速為0-20sccm，反應(yīng)溫度為500-750℃，并且反應(yīng)壓力為0.1-50mTorr。
19.根據(jù)權(quán)利要求5所述的方法，其中形成在該柵極上的該多晶硅層的厚度為200-500。
20.根據(jù)權(quán)利要求5所述的方法，其中該金屬的沉積厚度為50-500。
21.根據(jù)權(quán)利要求5所述的方法，其中形成該自對準金屬硅化物層是在300-600℃在熱處理爐中進行0.5-2小時。
22.根據(jù)權(quán)利要求5所述的方法，其中形成該自對準金屬硅化物層是在800-1200℃在快速熱處理系統(tǒng)中進行1-30秒。
全文摘要
本發(fā)明提供一種肖特基勢壘晶體管及其制造方法。該方法包括在襯底上形成柵極絕緣層和柵極，在柵極側(cè)壁上形成隔離壁，在柵極和襯底上使用選擇性硅生長分別生長多晶硅層和單晶硅層。金屬沉積在多晶硅層和單晶硅層上。然后，金屬與多晶硅層和單晶硅層中的硅反應(yīng)以形成自對準金屬硅化物層。因此，在硅化后用來去除未反應(yīng)的金屬的選擇性濕法刻蝕可被省略。此外，在單晶硅層的生長過程中，形成隔離壁所引起的刻蝕損傷可被減小，因此改進了器件的電特性。
文檔編號H01L29/78GK1538531SQ20031011479
公開日2004年10月20日 申請日期2003年12月31日 優(yōu)先權(quán)日2003年4月16日
發(fā)明者鄭又碩, 李誠宰, 張汶圭 申請人:韓國電子通信研究院