專利名稱：銅制程焊墊結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種銅制程(COPPER PROCESS)焊墊結(jié)構(gòu)及其制造方法，特別是有關(guān)于一種集成電路制程中所使用的銅制程焊墊結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著集成電路的線寬尺寸的微小化趨勢，特別是0.25微米，乃至于0.13微米以下，組件的運算速度明顯受到金屬導(dǎo)線所造成的電阻電容延遲時間(Resistance Capacitance Delay Time；RC Delay Time)的影響，以致于降低其運算速度。因此，面對目前集成度(Integration)更高的電路設(shè)計，除了必須采用具有更低電阻的金屬材料，例如電阻值約為1.67微歐姆-公分的銅(Cu)，來取代傳統(tǒng)所采用的電阻值約為2.66微歐姆-公分的鋁，更必須搭配低介電常數(shù)的介電材料來建構(gòu)多層金屬內(nèi)聯(lián)線，以改善RC延遲的現(xiàn)象。
由于銅具有低電阻的特性，因此以銅為內(nèi)聯(lián)線的組件可承受更密集的電路排列。于是，銅金屬的使用不僅可大幅縮減金屬層的數(shù)目，降低生產(chǎn)成本，更可提升組件的運算速度。銅具有較高的抗電致遷移(Electronmigration)的能力，因此，以銅為內(nèi)聯(lián)線的組件尚具有更長的壽命及較佳的穩(wěn)定性等優(yōu)點。
以銅金屬作為內(nèi)聯(lián)線的組件，在完成其所需的功能的電路布置后，一般采用較容易制作的鋁質(zhì)金屬來制作組件的焊墊，例如是鋁銅合金等材料所構(gòu)成的焊墊。參閱圖1，圖1為一公知鋁銅焊墊的剖面示意圖。如圖中所示，銅金屬內(nèi)聯(lián)線110為最上層的金屬內(nèi)聯(lián)線，其上方的保護層(Passivation Layer)120則藉由蝕刻等制備過程形成開口，然后再形成焊墊(Bond Pad)130。焊墊130為集成電路與外界電路相連接的接口，使用于集成電路后續(xù)的引線接合(Wire Bond)封裝制程。
近年來，集成電路的設(shè)計隨著功能增強、尺寸小型化以及大量的輸出/輸入接口的需求，以致于縮小焊墊尺寸以及其間距的設(shè)計儼然已成為集成電路發(fā)展的趨勢。一般而言，在0.13微米制程中，間距140的寬度約為3微米(μm)。更由于鋁銅合金的質(zhì)地較軟，因此，在引線接合制程中焊墊130很容易產(chǎn)生變形，進而導(dǎo)致橋接(Bridging)的情況，使組件產(chǎn)生短路，嚴(yán)重影響產(chǎn)品的可靠度與良率。
因此，如何能有效改善焊墊130的隔離結(jié)構(gòu)，使焊墊的結(jié)構(gòu)能有效的防止橋接問題的產(chǎn)生，不僅可以提高集成電路的線路穩(wěn)定性，更可進一步提高集成電路的產(chǎn)品可靠度，為集成電路的使用者與制造者所殷殷企盼。
鑒于上述的發(fā)明背景中，由于焊墊之間的間距越來越小，使得在進行引線接合時，易造成相鄰焊墊產(chǎn)生橋接的問題，不僅會造成集成電路的產(chǎn)品可靠度的降低，更造成集成電路焊墊的短路。因此，提高集成電路焊墊的結(jié)構(gòu)可靠度，以避免短路的情況，才能進一步提高產(chǎn)品的可靠度。

發(fā)明內(nèi)容
本發(fā)明的目的之一是提供一種銅制程焊墊結(jié)構(gòu)及其制造方法，可防止焊墊之間短路的情況。
本發(fā)明的另一目的是提供一種銅制程焊墊結(jié)構(gòu)及其制造方法，以提高集成電路產(chǎn)品的可靠度。
為達到上述目的，本發(fā)明提供了一種銅制程焊墊結(jié)構(gòu)，至少包含一第一保護層，覆蓋于一半導(dǎo)體基材的一最上層金屬內(nèi)聯(lián)線之上，其中該第一保護層具有數(shù)個第一開口，且所述第一開口露出該最上層金屬內(nèi)聯(lián)線的數(shù)個區(qū)域；一第二保護層，形成于該第一保護層之上，具有數(shù)個第二開口，且分別對應(yīng)于所述第一開口，以露出所述第一開口；以及數(shù)個焊墊，形成于所述第一開口之上，并位于所述第二開口之中，且所述焊墊與該最上層金屬內(nèi)聯(lián)線所露出的所述區(qū)域電性連接。
本發(fā)明還提供了一種銅制程焊墊的制造方法，至少包含形成一第一保護層，覆蓋于一半導(dǎo)體基材之上，其中該半導(dǎo)體基材具有一最上層金屬內(nèi)聯(lián)線；形成一第二保護層，覆蓋于該第一保護層之上；圖案化該第二保護層，以形成數(shù)個第一開口；圖案化該第一保護層，以形成數(shù)個第二開口分別對應(yīng)于所述第一開口之中，以露出該最上層金屬內(nèi)聯(lián)線的數(shù)個區(qū)域；以及形成數(shù)個焊墊于所述第二開口之上與所述第一開口之中，其中所述焊墊與該最上層金屬內(nèi)聯(lián)線所露出的所述區(qū)域電性連接，且所述焊墊被該第二保護層所隔離。
也就是說，本發(fā)明提供的銅制程焊墊結(jié)構(gòu)包含，第一保護層，第二保護層，以及數(shù)個焊墊。其中第一保護層，是覆蓋于半導(dǎo)體基材的最上層金屬內(nèi)聯(lián)線之上。且第一保護層具有數(shù)個開口，使露出最上層金屬內(nèi)聯(lián)線的數(shù)個區(qū)域。第二保護層，形成于第一保護層之上，并露出上述的開口。上述的焊墊，形成于開口之上，并與最上層金屬內(nèi)聯(lián)線所露出的區(qū)域相互連接，且上述的焊墊經(jīng)由第二保護層彼此之間相互隔離。
其中上述的最上層金屬內(nèi)聯(lián)線為銅金屬內(nèi)聯(lián)線。第一保護層包含二氧化硅(SiO2)所構(gòu)成的保護層，其厚度約為4000埃，第二保護層則包含氮化硅(SiN)所構(gòu)成的保護層，其厚度約為6000埃，且介于焊墊之間的第二保護層寬度約為3微米(μm)。而上述的焊墊，則為鋁銅合金、鋁硅銅合金或鋁所構(gòu)成的金屬焊墊。
本發(fā)明的另一方面為一種銅制程焊墊的制造方法。此制造方法包含下列步驟，首先，提供半導(dǎo)體基材，且半導(dǎo)體基材具有最上層金屬內(nèi)聯(lián)線。接著在依序形成第一保護層與第二保護層，接著依序圖案化第二保護層與第一保護層，以形成數(shù)個開口，使露出最上層金屬內(nèi)聯(lián)線的數(shù)個區(qū)域。然后，形成數(shù)個焊墊，于第一保護層的開口上方，并與最上層金屬內(nèi)聯(lián)線所露出的區(qū)域相連接。上述的焊墊彼此之間還由第二保護層所隔離。
其中上述的最上層金屬內(nèi)聯(lián)線為一銅金屬內(nèi)聯(lián)線，第一保護層包含二氧化硅保護層，且其厚度約為4000埃。第二保護層包含氮化硅(SiN)保護層，且其厚度約為6000埃，而寬度則約為3微米。
本發(fā)明的銅制程焊墊結(jié)構(gòu)及其制造方法，不僅可以有效改善焊墊的隔離結(jié)構(gòu)，使焊墊的在引線接合制程中有效避免產(chǎn)生橋接的問題，一方面可以提高集成電路的電路設(shè)計的穩(wěn)定性，另一方面可進一步提高集成電路的產(chǎn)品可靠度，同時本發(fā)明更可提高集成電路的焊墊密度，以有效增加集成電路產(chǎn)品的輸出/輸入接口的數(shù)量，使增強集成電路產(chǎn)品的功能。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，特舉較佳實施例，并配合下列附圖做更詳細說明。


圖1為一公知鋁銅焊墊的剖面示意圖；圖2為本發(fā)明的銅制程焊墊結(jié)構(gòu)的示意圖；以及圖3A至圖3D為本發(fā)明的銅制程焊墊制造方法的流程示意圖。
其中，附圖標(biāo)記說明如下110-銅金屬內(nèi)聯(lián)線；120-保護層；130-焊墊；140-間距；210-銅金屬內(nèi)聯(lián)線；220-第一保護層；230-焊墊；240-第二保護層；250-寬度；310-銅金屬內(nèi)聯(lián)線；320-第一保護層；330-第二保護層；332-第一開口；340-第二開口；360-金屬層；370-焊墊；380-寬度。
具體實施例方式
本發(fā)明提供一種銅制程焊墊結(jié)構(gòu)及其制造方法，具有改善焊墊的隔離結(jié)構(gòu)，使焊墊能有效防止短路問題的發(fā)生，不僅改善集成電路的電器特性，更可進一步提高集成電路產(chǎn)品的可靠度。以下將以附圖及詳細說明清楚說明本發(fā)明的精神，如熟悉此技術(shù)的人員在了解本發(fā)明的較佳實施例后，當(dāng)可由本發(fā)明所教示的技術(shù)，加以改變及修飾，其并不脫離本發(fā)明的精神與范圍。
參閱圖2，為本發(fā)明的銅制程焊墊結(jié)構(gòu)的示意圖。如圖中所示，茲將本發(fā)明的銅制程焊墊結(jié)構(gòu)詳述如下。本發(fā)明的銅制程焊墊結(jié)構(gòu)包含銅金屬內(nèi)聯(lián)線210，第一保護層220，以及焊墊230。銅金屬內(nèi)聯(lián)線210為此集成電路的最上層的金屬內(nèi)聯(lián)線。第一保護層220則覆蓋于銅金屬內(nèi)聯(lián)線210之上，并露出部分銅金屬內(nèi)聯(lián)線210。焊墊230與露出的部分銅金屬內(nèi)聯(lián)線210電性連接。而每一相鄰的焊墊230之間更具有第二保護層240，以確保在引線接合制程中，雖然焊墊230產(chǎn)生變形，但卻能為第二保護層240所阻隔，而不會產(chǎn)生橋接現(xiàn)象，以致于有效阻止短路的情形發(fā)生。
其中，第一保護層220包含二氧化硅(SiO2)所構(gòu)成的保護層，其厚度約為4000埃(Angstrom)，而第二保護層240包含由氮化硅(SiN)所構(gòu)成的保護層，其厚度約為6000埃。且第二保護層240的寬度250僅需與公知的焊墊間距相當(dāng)即可，例如是3微米(μm)。
因此，本發(fā)明的銅制程焊墊結(jié)構(gòu)，可在無需變更任何設(shè)計條件的情況下，使用于集成電路的焊墊設(shè)計，不僅可避免焊墊橋接所產(chǎn)生的短路的問題，更可以有效電性隔離焊墊，以提高集成電路的產(chǎn)品的可靠度。其中焊墊是使用鋁銅合金、鋁硅銅合金或鋁所構(gòu)成的金屬焊墊，用來與集成電路外部接腳電性耦合，以提供集成電路輸出/輸入的接口。
由于本發(fā)明的銅制程焊墊結(jié)構(gòu)，利用第二保護層240，以有效的隔離相鄰的焊墊230。因此，使用本發(fā)明的銅制程焊墊結(jié)構(gòu)的集成電路，可進一步縮小焊墊之間的間距，以提高焊墊的數(shù)量，進而增加集成電路產(chǎn)品的輸出/輸入接口的數(shù)量。
本發(fā)明的銅制程焊墊結(jié)構(gòu)，合適于使用在任何需要引線接合的焊墊隔離設(shè)計上。當(dāng)使用于0.13微米制程中，第二保護層240的寬度250約僅為3微米，在其它更細微的制程中或需要更多的輸出輸入焊墊的設(shè)計中，本發(fā)明可有效改變第二保護層240的寬度250的設(shè)計，以達到上述的保護功能，均不脫離本發(fā)明的精神與范圍。
參閱圖3A至圖3D，本發(fā)明的銅制程焊墊制造方法的流程說明如下。首先，如圖3A中所示，在集成電路的最上層銅金屬內(nèi)聯(lián)線310上，依序形成第一保護層320與第二保護層330，并圖案化第二保護層330，以在預(yù)定的位置形成第一開口332。
參閱圖3B，如圖中所示，接下來圖案化第一保護層320，以形成第二開口340于第一保護層320之中，使其露出上述的最上層銅金屬內(nèi)聯(lián)線310的部分區(qū)域。參閱圖3C，如圖中所示，接著再形成金屬層360于上述的第一保護層320、第二保護層330、第一開口332與第二開口340之上。例如使用金屬濺鍍(Sputtering)、蒸鍍(Evaporation)或者是化學(xué)氣相沉積(ChemicalVapor Deposition)等方法，以形成此金屬層360。
如圖3D中所示，進行金屬層360的圖案化，以形成所需的焊墊370。而在圖案化金屬層360之時，第一保護層320更具有提供蝕刻終止層的功能。由于相鄰的焊墊370之間，均被第二保護層330所分隔，因此焊墊370被有效的加以隔離，使焊墊370在后續(xù)的引線接合制程中，可避免產(chǎn)生橋接的問題。
一般而言，在0.13微米制程中，第二保護層330的寬度380約僅為3微米。而上述的金屬層360為一鋁質(zhì)金屬層，例如是，鋁、鋁銅合金或者是鋁硅銅合金等。而金屬層360可使用如微影與蝕刻過程，以進行圖案化。
本發(fā)明的銅制程焊墊結(jié)構(gòu)及其制造方法能有效的隔離相鄰的焊墊，以避免在引線接合制程中，相鄰的焊墊產(chǎn)生橋接的問題。不僅可以提高集成電路產(chǎn)品的可靠度，更可以避免焊墊短路的問題，且可更進一步提高焊墊的密度，以增加輸出/輸入端子的數(shù)量，提高集成電路產(chǎn)品的功能。
如熟悉此技術(shù)的人員所了解的，以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的申請專利范圍。凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在本發(fā)明的申請專利范圍內(nèi)。
權(quán)利要求
1.一種銅制程焊墊結(jié)構(gòu)，至少包含一第一保護層，覆蓋于一半導(dǎo)體基材的一最上層金屬內(nèi)聯(lián)線之上，其中該第一保護層具有數(shù)個第一開口，且所述第一開口露出該最上層金屬內(nèi)聯(lián)線的數(shù)個區(qū)域；一第二保護層，形成于該第一保護層之上，具有數(shù)個第二開口，且分別對應(yīng)于所述第一開口，以露出所述第一開口；以及數(shù)個焊墊，形成于所述第一開口之上，并位于所述第二開口之中，且所述焊墊與該最上層金屬內(nèi)聯(lián)線所露出的所述區(qū)域電性連接。
2.如權(quán)利要求1所述的銅制程焊墊結(jié)構(gòu)，其中上述的最上層金屬內(nèi)聯(lián)線為一銅金屬內(nèi)聯(lián)線。
3.如權(quán)利要求1所述的銅制程焊墊結(jié)構(gòu)，其中上述的第一保護層包含一二氧化硅保護層。
4.如權(quán)利要求3所述的銅制程焊墊結(jié)構(gòu)，其中上述的二氧化硅保護層的厚度約為4000埃。
5.如權(quán)利要求1所述的銅制程焊墊結(jié)構(gòu)，其中上述的第二保護層包含一氮化硅保護層。
6.如權(quán)利要求5所述的銅制程焊墊結(jié)構(gòu)，其中上述的氮化硅保護層的厚度約為6000埃。
7.如權(quán)利要求1所述的銅制程焊墊結(jié)構(gòu)，其中上述的第二保護層介于所述焊墊之間的寬度約為3微米。
8.如權(quán)利要求1所述的銅制程焊墊結(jié)構(gòu)，其中上述的焊墊為鋁銅合金所構(gòu)成的焊墊。
9.一種銅制程焊墊的制造方法，至少包含形成一第一保護層，覆蓋于一半導(dǎo)體基材之上，其中該半導(dǎo)體基材具有一最上層金屬內(nèi)聯(lián)線；形成一第二保護層，覆蓋于該第一保護層之上；圖案化該第二保護層，以形成數(shù)個第一開口；圖案化該第一保護層，以形成數(shù)個第二開口分別對應(yīng)于所述第一開口之中，以露出該最上層金屬內(nèi)聯(lián)線的數(shù)個區(qū)域；以及形成數(shù)個焊墊于所述第二開口之上與所述第一開口之中，其中所述焊墊與該最上層金屬內(nèi)聯(lián)線所露出的所述區(qū)域電性連接，且所述焊墊被該第二保護層所隔離。
10.如權(quán)利要求9所述的制造方法，其中上述的最上層金屬內(nèi)聯(lián)線為一銅金屬內(nèi)聯(lián)線。
11.如權(quán)利要求9所述的制造方法，其中上述的第一保護層包含一二氧化硅保護層。
12.如權(quán)利要求11所述的制造方法，其中上述的二氧化硅保護層的厚度約為4000埃。
13.如權(quán)利要求9所述的制造方法，其中上述的第二保護層包含一氮化硅保護層。
14.如權(quán)利要求13所述的制造方法，其中上述的氮化硅保護層的厚度約為6000埃。
15.如權(quán)利要求9所述的制造方法，其中上述的第二保護層介于所述焊墊之間的寬度約為3微米。
16.如權(quán)利要求9所述的制造方法，其中上述的焊墊為鋁銅合金所構(gòu)成的焊墊。
17.一種銅制程焊墊的制造方法，至少包含提供一半導(dǎo)體基材，該半導(dǎo)體基材具有一最上層銅金屬內(nèi)聯(lián)線；形成一二氧化硅保護層，覆蓋于該半導(dǎo)體基材之上；形成一氮化硅保護層，覆蓋于該二氧化硅保護層之上；圖案化該氮化硅保護層，以形成數(shù)個第一開口；圖案化該二氧化硅保護層，以形成數(shù)個第二開口分別對應(yīng)于所述第一開口，使露出該最上層銅金屬內(nèi)聯(lián)線的數(shù)個區(qū)域；以及形成數(shù)個鋁銅合金焊墊于所述第二開口之上與所述第一開口之中，其中所述鋁銅合金焊墊與該最上層銅金屬內(nèi)聯(lián)線所露出的所述區(qū)域電性連接，且所述鋁銅合金焊墊被該氮化硅保護層所隔離。
18.如權(quán)利要求17所述的制造方法，其中上述的二氧化硅保護層的厚度約為4000埃。
19.如權(quán)利要求17所述的制造方法，其中上述的氮化硅保護層的厚度約為6000埃。
20.如權(quán)利要求17所述的制造方法，其中上述的氮化硅保護層介于所述焊墊之間的寬度約為3微米。
全文摘要
一種銅制程焊墊結(jié)構(gòu)及其制造方法，此銅制程焊墊結(jié)構(gòu)包含第一保護層，第二保護層，以及多個焊墊。第一保護層與第二保護層，是覆蓋于半導(dǎo)體基材的最上層銅金屬內(nèi)聯(lián)線之上，且具有多個開口，使露出最上層銅金屬內(nèi)聯(lián)線表面。而焊墊形成于第一保護層的開口上方，并與最上層銅金屬內(nèi)聯(lián)線表面相互連接，且相鄰的焊墊彼此之間由第二保護層所隔離。本發(fā)明的另一方面是說明形成上述的銅制程焊墊的制造方法。通過本發(fā)明的銅制程焊墊結(jié)構(gòu)及其制造方法，可防止焊墊之間短路的情況，提高集成電路產(chǎn)品的可靠度，還可提高集成電路的焊墊密度，以有效增加集成電路產(chǎn)品的輸出/輸入接口的數(shù)量，增強集成電路產(chǎn)品的功能。
文檔編號H01L29/40GK1574321SQ20031012017
公開日2005年2月2日 申請日期2003年12月10日 優(yōu)先權(quán)日2003年5月23日
發(fā)明者賴嘉宏, 林俊吉, 張宗生, 曹敏, 曾煥棋, 李豫華, 楊青天 申請人:臺灣積體電路制造股份有限公司