專利名稱：芯片狀電子部件及其制造方法
技術領域：
本發(fā)明涉及層疊芯片(チツプ)變阻器等的芯片狀電子部件和其制造方法，該芯片狀電子部件不需要玻璃涂層等絕緣保護層，對溫度變化強，并且由焊錫回流也能維持元件表面的高電阻，具有高可靠性，制造容易。
背景技術：
近年來，伴隨著電子設備的小型化和高性能化，芯片狀電子部件必不可少。芯片狀電子部件通常配置在電路板上，與經(jīng)印刷的焊錫共同經(jīng)熱處理后形成電路。將該熱處理稱作焊錫回流處理。這時，焊錫中包括還原力強的焊劑，因此，有時其侵入基片部件的表面而使絕緣電阻降低。
作為芯片狀電子部件的層疊芯片變阻器也不例外，由焊錫回流而還原層疊芯片變阻器的元件表面，產(chǎn)生絕緣電阻降低、可靠性變差這樣的缺點。
為了解決該問題，在層疊芯片變阻器的元件表面涂敷玻璃，來實現(xiàn)可靠性的提高(例如，參照專利文獻1)。
但是，要將元件表面用玻璃均勻地涂敷覆蓋需要花費很多工夫。此外，由于陶瓷材料和玻璃材料的熱膨脹系數(shù)不同，故其界面容易因溫度循環(huán)等而受到損害。因此，有在玻璃層上產(chǎn)生裂縫的危險，有破壞構成元件的陶瓷的絕緣的危險。
再有，提出了在元件表面使Li或Na擴散以使元件表面高電阻化的方法(參照專利文獻2)。在該專利文獻中記載的發(fā)明中，將元件表面的Li或Na的SIMS離子強度M1與從表面到10μm的深度部分中的Li或Na的SIMS離子強度M2的比(M1/M2)設為10≤(M1/M2)＜50000。
但是，可以清楚地知道，在該方法中，即使可以改善電鍍時的外觀不良，對于焊錫回流中的來自焊劑的還原也不充分。即，由于在焊錫回流時已活性化的焊劑的還原力非常大于電鍍的還原力，因此，在Li或Na擴散的范圍的厚度為10μm左右時，對于焊錫回流不充分。
再有，近來，力求電子設備的構成的進一步小型化，正在不斷地進行例如其尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)的極小尺寸的芯片狀電子部件的開發(fā)。
專利文獻1日本特開平6-96907號公報專利文獻2日本特開平9-246017號公報發(fā)明內(nèi)容本發(fā)明的目的是提供層疊芯片變阻器等的芯片狀電子部件和其制造方法，該苡片狀電子部件不需要玻璃涂層等絕緣保護層，對溫度變化強，并且由焊錫回流也能維持元件表面的高電阻，具有高可靠性，制造容易。
此外，另一個目的是提供具有上述特性的、極小尺寸(例如，其尺寸為縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)的芯片狀電子部件和其制造方法。
芯片狀電子部件為了達到上述目的，根據(jù)本發(fā)明的第一點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
在第一點中，優(yōu)選采用下面示出的各點的結構。
第二點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Li與Zn的離子強度比(Li/Zn)的情況下，得到0.001≤(Li/Zn)≤500。
第三點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Na與Zn的離子強度比(Na/Zn)的情況下，得到0.001≤(Na/Zn)≤100。
第四點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了K與Zn的離子強度比(K/Zn)的情況下，得到0.001≤(K/Zn)≤100。
第五點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Rb與Zn的離子強度比(Rb/Zn)的情況下，得到0.001≤(Rb/Zn)≤100。
第六點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Cs與Zn的離子強度比(Cs/Zn)的情況下，得到0.001≤(Cs/Zn)≤100。
在第一點中，優(yōu)選采用下面示出的各點的結構。
第七點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度100μm范圍內(nèi)測定了Li與Zn的離子強度比(Li/Zn)的情況下，成為0.001≤(Li/Zn)≤500。
第八點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm范圍測定了Na與Zn的離子強度比(Na/Zn)的情況下，得到0.001≤(Na/Zn)≤100。
第九點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，
用二次離子質量分析法，在從上述元件主體的表面到深度100μm范圍測定了K與Zn的離子強度比(K/Zn)的情況下，得到0.001≤(K/Zn)≤100。
第十點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm范圍測定了Rb與Zn的離子強度比(Rb/Zn)的情況下，得到0.01≤(Rb/Zn)≤100。
第十一點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm范圍測定了Cs與Zn的離子強度比(Cs/Zn)的情況下，得到0.1≤(Cs/Zn)≤100。
此外，提供芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
在第一點中，優(yōu)選采用下面示出的各點的結構。
第十二點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離(端子間的間隔)是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Li與Zn的離子強度比(Li/Zn)的情況下，得到0.001≤(Li/Zn)≤500。
第十三點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，
在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍內(nèi)測定了Na與Zn的離子強度比(Na/Zn)的情況下，成為0.001≤(Na/Zn)≤100。
第十四點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了K與Zn的離子強度比(K/Zn)的情況下，成為0.001≤(K/Zn)≤100。
第十五點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Rb與Zn的離子強度比(Rb/Zn)的情況下，成為0.001≤(Rb/Zn)≤100。
第十六點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Cs與Zn的離子強度比(Cs/Zn)的情況下，得到0.001≤(Cs/Zn)≤100。
根據(jù)第十七點，提供芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
在第七和第十二點中，優(yōu)選上述離子強度比為0.01≤(Li/Zn)≤500。
芯片狀電子部件的制造方法為了達到上述目的，根據(jù)本發(fā)明的第一點，提供芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，所述端子電極形成在該元件主體的外面，其特征在于，具有下述工序形成上述元件主體的工序；使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序；之后，在上述元件主體的外面形成與上述內(nèi)部電極層連接的上述一對端子電極的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
在第一點中，優(yōu)選采用下面示出的各點的結構。
根據(jù)第二點，提供芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，所述端子電極形成在該元件主體的外面，其特征在于，具有下述工序形成上述元件主體的工序；在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序；
之后，使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
第三點，提供芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，具有下述工序形成上述元件主體的工序；使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序；之后，在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序，在使上述堿金屬擴散時，用二次離子質量分析法，從上述元件主體的表面到深度100μm的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
第四點，提供芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，具有下述工序形成上述元件主體的工序；在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序；之后，使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序，在使上述堿金屬擴散時，用二次離子質量分析法，從上述元件主體的表面到深度100μm的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
第五點，提供芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，具有下述工序形成上述元件主體的工序；使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序；之后，在上述元件主體的外面形成與上述內(nèi)部電極層連接的上述一對端子電極的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
第六點，提供芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，具有下述工序形成上述元件主體的工序；在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序；之后，使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
優(yōu)選的是，在使上述堿金屬擴散時，在使堿金屬的化合物的粉末附著在上述元件主體的表面的狀態(tài)下，用700～1000℃的溫度熱處理上述元件主體，至少控制對于上述元件主體的表面的上述粉體的附著量、熱處理溫度、熱處理時間中的一個。
共同事項上述堿金屬(A)優(yōu)選是Li、Na、K、Rb、Cs中的至少一個。
在本發(fā)明中，作為芯片狀電子部件，不作特殊限定，但優(yōu)選的是，上述元件主體具有交替地層疊了氧化鋅系電壓非線性電阻層和內(nèi)部電極層的結構，上述芯片狀電子部件是層疊型芯片狀變阻器。
發(fā)明的作用(1)本發(fā)明的技術內(nèi)容簡言之為，使大量的Li、Na、K、Rb、Cs等堿金屬單種和多種地包含在包括元件主體的表面的規(guī)定深度的范圍，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層。
(2)本發(fā)明者們發(fā)現(xiàn)，在層疊芯片變阻器等芯片狀電子部件中，不論元件主體的尺寸如何，將從內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，在測定了從上述元件主體的表面到深度(0.9×1)的范圍的離子強度比(堿金屬A/鋅Zn)的情況下，利用調整該離子強度比到規(guī)定范圍，可以防止焊錫回流中的因焊劑而導致的絕緣電阻值的降低，可以大幅地降低焊錫回流后的絕緣不合格率。
從擴散有堿金屬的元件主體(不論尺寸如何)的表面到深度(0.9×1)的范圍的狀態(tài)不一定明確，但認為堿金屬固溶到位于元件主體的外側的氧化鋅系材料層中包含的氧化鋅粒子中。在本發(fā)明中，通過使上述離子強度比在規(guī)定范圍，從該元件主體的表面到深度(0.9×1)的范圍與其他部分相比，成為高電阻層，可以防止由因焊錫回流所導致的焊劑的還原作用引起的在元件表面漏泄電流。因此，在可以防止焊錫回流后的絕緣電阻值的降低的同時，可以使絕緣不合格率降低。
(3)本發(fā)明者們發(fā)現(xiàn)，在上述元件主體的尺寸為例如(縱超過0.6mm×橫超過0.3mm×厚超過0.3mm)的極小尺寸以外的尺寸的情況下，若將從元件主體的表面到深度100μm范圍的上述離子強度比(堿金屬A/鋅Zn)調整到規(guī)定范圍，就得到與上述同樣的效果。
再有，在本發(fā)明的芯片狀電子部件中，上述專利文獻2中定義的M1/M2約等于1，不在專利文獻2中規(guī)定的10≤(M1/M2)≤50000的范圍內(nèi)。但是，本發(fā)明者首次發(fā)現(xiàn)，通過設為本發(fā)明的范圍，在可以防止焊錫回流后的絕緣電阻值的降低的同時，可以使絕緣不合格率降低。
(4)本發(fā)明者們還發(fā)現(xiàn)，特別是在上述元件主體的尺寸為例如(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)的極小尺寸的情況下，不適用上述(3)的技術，而優(yōu)選適用上述(2)的技術。在原樣地將上述(3)的技術適用于元件主體的尺寸極小的芯片中的情況下，可以知道產(chǎn)生下面示出的不妥。一般地，作為芯片狀電子部件的一例的層疊芯片變阻器，在與其元件主體中的層疊方向鄰近的2個內(nèi)部電極層之間發(fā)現(xiàn)變阻器特性。在上述極小尺寸的芯片的情況下，內(nèi)部電極層中的配置在層疊方向最外側的內(nèi)部電極層與元件主體的表面的距離有時變?yōu)椴蛔?00μm。該情況下，若象先前提出的那樣地，在直到包括芯片狀變阻器元件表面的深度100μm的范圍形成絕緣層，則有時上述堿金屬擴散到比內(nèi)部電極層的層疊方向最外側更內(nèi)側的芯片內(nèi)部(發(fā)現(xiàn)變阻器特性的內(nèi)部電極層間)，因該影響而也有時電氣特性變動。因此，在上述元件主體的尺寸極小的情況下，不適用上述(3)的技術，而是通過適用上述(2)的技術，可以得到同樣的效果。
此外，由于不使用玻璃涂層這樣的熱膨脹系數(shù)不同的物質，故對熱量循環(huán)耐受性強。此外，即使不依靠于玻璃涂層等的絕緣化方法(在極小尺寸的芯片狀電子部件中，不僅難以適用玻璃涂層，而且即使假設適用了，芯片因玻璃而變?yōu)閳A形物形，在芯片的裝載時產(chǎn)生壞影響)，在端子間間隔(相當于圖4的標記5)更窄的極小尺寸的芯片中，可以準確地確保端子間的絕緣。因此，可以維持電子部件的高可靠性。
(5)此外，在本發(fā)明中，通過使堿金屬供給源附著在元件主體的表面，由熱處理使堿金屬從元件主體的表面向著內(nèi)部擴散，來形成高電阻層，與現(xiàn)有技術不同，由于不需要涂敷絕緣玻璃層，故不需要復雜的設備和工序，可以容易且廉價地制造高可靠性的芯片狀電子部件。


圖1是本發(fā)明的一個實施方式涉及的層疊芯片變阻器的概略剖面圖。
圖2是示出本發(fā)明的一個實施方式涉及的層疊芯片變阻器的制造工序的流程圖。
圖3是示出本發(fā)明的其他的實施方式涉及的層疊芯片變阻器的制造工序的流程圖。
圖4是本發(fā)明的一個實施方式涉及的層疊芯片變阻器的概略剖面圖。
附圖標記的說明1、1a…電壓非線性電阻層2、2a…內(nèi)部電極層3、3a…端子電極4、4a…高電阻層
5…端子間間隔10、10a…層疊芯片變阻器12、12a…元件主體具體實施方式
以下，基于

本發(fā)明的實施方式第一實施方式如圖1所示，作為本實施方式涉及的芯片狀電子部件的一例的層疊芯片變阻器10，具有電壓非線性電阻層1和內(nèi)部電極層2交替層疊結構的元件主體12。內(nèi)部電極層2從元件主體12的對置的兩端面交替露出，與各自的外部端子電極3連接，形成變阻器電路。
最外層11層疊在內(nèi)部電極層2的層疊方向外側，保護著內(nèi)部電極層2。最外層11通常由與電阻層1相同的材質構成。關于電阻層1的材質以后敘述。此外，關于形成在元件主體12周圍的高電阻層4也在以后敘述。
元件主體12的形狀不作特別限定，但通常為長方體狀。在本實施方式中，元件主體12的尺寸例如是縱(大于0.6mm、5.6mm以下)×橫(大于0.3mm、5.0mm以下)×厚(大于0.3mm、1.9mm以下)左右。
電壓非線性電阻層1(最外層11也同樣)由氧化鋅系變阻器材料層構成。該氧化鋅系變阻器材料層由例如，含有ZnO為主要成分、含有稀土元素、Co、IIIb族元素(B、Al、Ga和In)、Si、Cr、堿金屬元素(K、Rb和Cs)和堿土金屬元素(Mg、Ca、Sr、和Ba)等為輔助成分的材料構成。此外，也可以是由含ZnO為主要成分、含Bi、Co、Mn、Sb、Al等為輔助成分的材料構成。
包含ZnO的主要成分的作用是，作為體現(xiàn)電壓-電流特性中的優(yōu)良的電壓非線性和大浪涌容量的物質。再有，所述電壓非線性，是指在端子電極3之間施加逐漸增大的電壓時，流向元件的電流非線性地增大的現(xiàn)象。
作為電阻層1中的主要成分的ZnO的含有量，不作特殊限定，但通常在將構成電阻層1的全體的材料設為100質量％的情況下，通常是99.8～69.0質量％。
內(nèi)部電極層2中含有的導電材料不作特殊限定，但優(yōu)選由Pd或Ag-Pd合金構成。內(nèi)部電極層2的厚度可以根據(jù)用途來適當?shù)貨Q定，但通常是0.5～5μm左右。
外部端子電極3中含有的導電材料不作特殊限定，但通常使用Ag和Ag-Pd合金等。另外，根據(jù)需要，在Ag、Ag-Pd合金等的基底層的表面，由電鍍等形成Ni和Sn/Pb膜。外部端子電極3的厚度可以根據(jù)用途來適當?shù)貨Q定，但通常是10～50μm左右。
以覆蓋元件主體12的外表面全體的形式形成高電阻層4。在使其熱分解成為氧化物的堿金屬化合物附著在元件主體12的表面上的狀態(tài)下，通過進行熱處理，使堿金屬從元件主體12的表面向著內(nèi)部擴散，而形成該高電阻層4。
再有，高電阻層4與元件主體12的最外層11的邊界不一定明確，堿金屬對最外層11擴散后的范圍就成為高電阻層4。該高電阻層4具有在焊錫回流時保護電壓非線性電阻層1的作用。
該高電阻層4的厚度不作特殊限定，但至少在10μm以上，且為沒到達內(nèi)部電極層2的厚度。該厚度若過薄，則本發(fā)明的效果減弱，若過厚，則有使電壓非線性電阻層1的電氣特性受到壞影響的情況。
在該高電阻層4中，用二次離子質量分析法，在從其表面(即元件主體12的表面)到深度100μm范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
再有，可以由二次離子質量分析法(SIMS)求得離子強度比。SIMS是按微米級，可以高靈敏度地從表面層測定深度方向的離子濃度分布的方法。若向固體表面照射高能量(數(shù)keV～20keV)的離子束，就由飛濺現(xiàn)象以中心或離子的形式放出試料構成原子。象這樣地，將二次放出的離子按質量和電荷的比而分開，用質量分析儀進行試料表面的元素分析和化合物分析的方法，就是SIMS。
作為向高電阻層4中擴散的堿金屬，不作特殊限定，但優(yōu)選是Li、Na、K、Rb、Cs中的至少一個，更優(yōu)選是Li。
在堿金屬是Li的情況下，Li與Zn的離子強度比(Li/Zn)優(yōu)選是0.001≤(Li/Zn)≤500，更優(yōu)選是0.01≤(Li/Zn)≤500。
在堿金屬是Na的情況下，Na與Zn的離子強度比(Na/Zn)優(yōu)選是0.001≤(Na/Zn)≤100。
在堿金屬是K的情況下，K與Zn的離子強度比(K/Zn)優(yōu)選是0.001≤(K/Zn)≤100。
在堿金屬是Rb的情況下，Rb與Zn的離子強度比(Rb/Zn)優(yōu)選是0.01≤(Rb/Zn)≤100。
在堿金屬是Cs的情況下，Cs與Zn的離子強度比(Cs/Zn)優(yōu)選是0.1≤(Cs/Zn)≤100。
在離子強度比過小的情況下，焊錫回流后的絕緣電阻值有過低的傾向，若離子強度比過大，則有對電壓非線性電阻層1的電氣特性有壞影響的危險，同時，有焊錫回流后的絕緣電阻值的增大降低的傾向。
下面，基于圖2，說明本發(fā)明涉及的層疊芯片變阻器10的制造工序。
首先，由印刷法或薄板法等以內(nèi)部電極層2每隔一層交錯地露出在兩端部的方式使電壓非線性電阻層1(變阻器層)和內(nèi)部電極層2交替層疊，在其層疊方向的兩端層疊最外層11，由此形成疊層體(圖2的工序a)。
接著，切割該疊層體，得到未處理片(グリ一ンチツプ)(工序b)。
接著，根據(jù)需要進行脫粘合劑處理，燒結未處理片，得到成為芯片主體12的芯片生體(素體)(工序c)。
將得到的芯片生體，由密閉旋轉筒使堿金屬化合物附著在芯片生體的表面(工序d)。作為堿金屬化合物，不作特殊限定，可以使用堿金屬的氧化物、氫氧化物、氯化物、硝酸鹽、硼酸鹽、碳酸鹽和草酸鹽等，這些化合物是可以利用熱處理使堿金屬從元件主體12的表面向內(nèi)部擴散的化合物。通過控制堿金屬化合物的附著量，可以控制上述離子強度比。
接著，用電爐，按規(guī)定的溫度和時間，將該附著有堿金屬化合物的芯片生體進行熱處理(工序e)。其結果，堿金屬化合物中的堿金屬從芯片生體的表面向內(nèi)部擴散，得到形成了高電阻層4的元件主體12。可以由這時的熱處理溫度和熱處理時間來控制上述的離子強度比，同時可以控制高電阻層4的厚度。優(yōu)選的熱處理溫度是700～1000℃，熱處理氣氛是大氣中。此外，熱處理時間優(yōu)選是10分鐘～4小時。
接著，在熱處理后的生體的兩端部涂敷、印刷端子電極，形成Ag基底電極(工序f)。在此，作為基底電極材料，選擇了Ag，但只要是對于元件主體12的印刷良好、與構成內(nèi)部電極層2的材質的連接性良好，此外，在后續(xù)的電鍍工序中容易電鍍的材料，哪種材料都可以使用。
最后，由電鍍，在基底電極的表面形成Ni鍍膜和/或Sn/Pb鍍膜(工序g)，得到層疊芯片變阻器10。
再有，作為用于使堿金屬從元件主體12的表面擴散的方法，不限于上述方法，例如可以使用下述的方法。即，例示有將形成端子電極3之前的元件主體12埋在堿供給源中進行熱處理的方法、用噴霧器等在元件主體12的外周均勻地撒上已溶液化的堿供給源之后進行熱處理的方法、在元件主體12的外周均勻地撒上混有堿金屬供給源粉的氣體之后進行熱處理的方法等。
在這些方法中，對于在元件主體12的兩端部露出的內(nèi)部電極層2的露出端面，也多少擴散有堿金屬，但不影響內(nèi)部電極層2的導電性。
再有，要準確地防止對于內(nèi)部電極層2的露出端面的堿金屬的擴散，例如如圖3所示，也可以在端子電極形成(工序f)之后進行高電阻層的形成(工序d和e)。該情況下，不在端子電極3的內(nèi)側形成圖1中示出的高電阻層4。從而，堿金屬也不從內(nèi)部電極層2的露出端面擴散。此外，若涂敷端子電極并干燥后，使堿金屬附著在表面，進行印刷，則可以與印刷同時也進行堿金屬向生體的擴散，可以簡化工序。
第二實施方式如圖4所示，作為本實施方式涉及的芯片狀電子部件的一例的層疊芯片變阻器10a，在元件主體12a的外面形成有一對外部端子電極3a，所述元件主體12a的結構為，交替層疊有電壓非線性電阻層1a和內(nèi)部電極層2a。在本實施方式中，一對外部端子電極3a在同一平面上對置的端部彼此之間的距離(端子間的間隔、相當于圖4中的標記5)是50μm以上，其他的結構與第一實施方式相同。
最外層11a層疊在內(nèi)部電極層2a的層疊方向外側，保護著內(nèi)部電極層2a。最外層11a由與電阻層1a相同的材質構成。
元件主體12a的形狀不作特別限定，但通常為長方體狀。在本實施方式中，將元件主體12a的尺寸為縱(0.6mm以下，優(yōu)選是0.4mm以下)×橫(0.3mm以下，優(yōu)選是0.2mm以下)×厚(0.3mm以下，優(yōu)選是0.2mm以下)的極小尺寸作為對象。因為該極小尺寸，所以在本發(fā)明中，最外層11a的厚度通常不足100μm，優(yōu)選是90μm以下。再有，由于夾在一對內(nèi)部電極層2a中的電阻層1a的層間厚度，最外層11a的厚度有時也超過100μm。
電阻層1a(最外層11a也同樣)，內(nèi)部電極層2a、外部端子電極3a與第一實施方式的電阻層1、內(nèi)部電極層2、外部端子電極3同樣地構成。此外，關于形成在元件主體12a的周圍的高電阻層4a也一樣。
但是，在本實施方式中，關于高電阻層4，在將從上述內(nèi)部電極層2的層疊方向最外側到上述元件主體12的表面的最短距離設為1時，用SIMS在從上述元件主體12的表面到深度(0.9×1)的范圍內(nèi)測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
作為向高電阻層4中擴散的堿金屬，優(yōu)選是Li、Na、K、Rb、Cs中的至少一個，更優(yōu)選是Li。
在堿金屬是Li的情況下，Li與Zn的離子強度比(Li/Zn)優(yōu)選是0.001≤(Li/Zn)≤500，更優(yōu)選0.01≤(Li/Zn)≤500。
在堿金屬是Na的情況下，Na與Zn的離子強度比(Na/Zn)優(yōu)選是0.001≤(Na/Zn)≤100，更優(yōu)選是0.01≤(Na/Zn)≤100在堿金屬是K的情況下，K與Zn的離子強度比(K/Zn)優(yōu)選是0.001≤(K/Zn)≤100，更優(yōu)選是0.01≤(K/Zn)≤100。
在堿金屬是Rb的情況下，Rb與Zn的離子強度比(Rb/Zn)優(yōu)選是0.001≤(Rb/Zn)≤100，更優(yōu)選是0.01≤(Rb/Zn)≤100。
在堿金屬是Cs的情況下，Cs與Zn的離子強度比(Cs/Zn)優(yōu)選是0.001≤(Cs/Zn)≤100，更優(yōu)選是0.1≤(Cs/Zn)≤100。
在離子強度比過小的情況下，焊錫回流后的絕緣電阻值有過低的傾向，若離子強度比過大，則有對電壓非線性電阻層1的電氣特性有壞影響的危險，同時，有焊錫回流后的絕緣電阻值的增大降低的傾向。
關于層疊芯片變阻器10a的制造方法，可以與第一實施方式中的制造變阻器10的情況同樣地進行。
其他實施方式再有，本發(fā)明不限定于上述的實施方式，可以在本發(fā)明的范圍內(nèi)做各種各樣的改變。
具體實施例以下，基于更詳細的實施例說明本發(fā)明，但本發(fā)明不限定于這些實施例。
實施例1按照圖2中示出的工序a～c和通常方法，形成了1608形狀(外形尺寸1.6mm×0.8mm×0.8mm)的成為元件主體12的芯片生體。再有，芯片生體的非線性電阻層1和最外層1a由氧化鋅系材料構成，具體地說，在純度99.9％的ZnO(99.725摩爾％)中按下述比例添加了下述成分而構成0.5摩爾％的Pr、1.5摩爾％的Co、0.005摩爾％的Al、0.05摩爾的K、0.1摩爾％的Cr、0.1摩爾％的Ca、0.02摩爾％的Si。此外，內(nèi)部電極層2由Pd構成。
將得到的芯片生體，由密閉旋轉筒，使Li2CO3的粉末附著在芯片生體表面。Li2CO3的粉末的平均粒徑是3μm。
再有，Li2CO3的投入量是每一個芯片生體為0.001μg～10mg的范圍。根據(jù)該投入量的增減，就得到后述的離子強度比不同的試料。
將Li2CO3的粉末附著后的芯片生體，在700～1000℃的熱處理溫度下，在空氣中熱處理10分鐘～4小時，使Li從芯片生體的表面擴散，在其表面附近形成了高電阻層4。通過使這些熱處理溫度和熱處理時間變化，就得到后述的離子強度比不同的試料。
之后，用通常的方法形成Ag基底電極，由電鍍，在基底電極的表面形成Ni鍍膜和Sn/Pb鍍膜，形成端子電極3，得到了層疊芯片變阻器10。
關于這樣得到的多個層疊芯片變阻器試料，在從元件主體的表面到100μm的范圍，用二次離子質量分析法測定了Li與Zn的離子強度比(Li/Zn)。此外，測定焊錫回流前后的絕緣電阻值，求得絕緣不合格率，匯總在表1中。
再有，在對基板印刷帶焊劑的焊錫膏，裝載了元件后，通過峰值溫度230℃的回流爐來進行焊錫回流。
由二次離子質量分析法(SIMS)，將直到深度100μm的值平均后，求得了Li/Zn的離子強度比。此外，在施加電壓3V下進行測定，從100個的平均值求得絕緣電阻值，將不足1MΩ的元件作為不合格來計算絕緣不合格率。再有，焊錫回流前的元件其絕緣電阻都在100MΩ以上。
表1

試料號碼的*是指本發(fā)明的范圍以外。
如表1所示，離子強度比在0.0001以下的元件，回流后的絕緣電阻值的平均值低，為1MΩ以下，回流后的絕緣不合格率也高(試料1)。另一方面，離子強度比在0.001以上、500以下的元件，電阻的平均值大于4.8MΩ，不合格率全部是0(試料2～8)。特別是可以證實，0.01以上、500以下的元件，其絕緣電阻值的平均值大于12MΩ，是更理想的。再有，沒能制成離子強度比在1000以上的樣品(試料9)。
此外，關于試料號碼1～8，由另外的實驗證實，在Li的擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例2除了代替Li2CO3使用Na2CO3之外，在與實施例1同樣的條件下，制成了元件。將其結果匯總到表2。
表2

試料號碼的*是指本發(fā)明的范圍以外。
如表2所示，離子強度比在0.0001以下的元件，回流后的絕緣電阻值低，為1MΩ以下，回流后的絕緣不合格率也高(試料10)。另一方面，離子強度比在0.001以上100以下的元件，回流后的絕緣電阻值的平均值大于3.6MΩ，不合格率在5％以下(試料11～16)。特別是可以證實，0.01以上100以下的元件，其絕緣電阻值的平均值大于10MΩ，是更理想的。再有，沒能制成離子強度比在500以上的樣品(試料17)。
此外，關于試料號碼10～16，由另外的實驗證實，在Na擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例3除了代替Li2CO3使用K2CO3之外，在與實施例1同樣的條件下，制成了元件。將其結果匯總到表3。
表3

試料號碼的*是指本發(fā)明的范圍以外。
如表3所示，離子強度比在0.0001以下的元件，回流后的絕緣電阻值低，為1MΩ以下，回流后的絕緣不合格率也高(試料18)。另一方面，離子強度比在0.001以上100以下的元件，回流后的絕緣電阻值的平均值大于11MΩ，不合格率是0％(試料19～24)。特別是可以證實，0.01以上100以下的元件，其絕緣電阻值的平均值大于21MΩ，是更理想的。再有，沒能制成離子強度比在500以上的樣品(試料25)。
此外，關于試料號碼18～24，由另外的實驗證實，在K擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例4除了代替Li2CO3使用Rb2CO3之外，在與實施例1同樣的條件下，制成了元件。將其結果匯總到表4。
表4

試料號碼的*是指本發(fā)明的范圍以外。
如表4所示，離子強度比在0.001以下的元件，回流后的絕緣電阻值低，為1MΩ以下，回流后的絕緣不合格率也高(試料26和27)。另一方面，離子強度比在0.01以上100以下的元件，回流后的絕緣電阻值的平均值大于3.5MΩ，不合格率是3％以下(試料28～32)。特別是可以證實，0.1以上100以下的元件，其絕緣電阻值的平均值大于12MΩ，是更理想的。再有，沒能制成離子強度比在500以上的樣品(試料33)。
此外，關于試料號碼26～32，由另外的實驗證實，在Rb擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例5除了代替Li2CO3使用Cs2CO3之外，在與實施例1同樣的條件下，制成了元件。將其結果匯總到表5。
表5

試料號碼的*是指本發(fā)明的范圍以外。
如表5所示，離子強度比在0.01以下的元件，回流后的絕緣電阻值低，為2.1MΩ以下，回流后的絕緣不合格率也高(試料34～36)。另一方面，離子強度比在0.1以上100以下的元件，回流后的絕緣電阻值的平均值大于10MΩ，不合格率是0％(試料37～40)。特別是可以證實，1以上100以下的元件，其絕緣電阻值的平均值大于30MΩ，是更理想的。再有，沒能制成離子強度比在500以上的樣品(試料41)。
此外，關于試料號碼34～40，由另外的實驗證實，在Cs擴散處理的前后，變阻器特性(電壓非線性)不變化。
比較例1除了使Li2CO3附著進行熱處理的工序之外，在與實施例1同樣的條件下制成了元件。
得到的元件其回流前的絕緣電阻在100MΩ以上，但回流后變?yōu)?.6MΩ，回流后的絕緣不合格率是100％。
實施例6按照圖2中示出的工序a～c和通常方法，形成了0603形狀(外形尺寸0.6mm×0.3mm×0.3mm)的成為元件主體12的芯片生體。Li2CO3的投入量是每一個芯片生體為0.01μg～10mg的范圍。關于端子間間隔5，用5種類型的不同形態(tài)制成(20μm、50μm、100μm、300μm、500μm)。除此之外，與實施例1同樣地得到了層疊芯片變阻器試料。
關于得到的多個層疊芯片變阻器試料，在從元件主體的表面到深度(0.9×1)的范圍，用二次離子質量分析法測定了Li與Zn的離子強度比(Li/Zn)。此外，測定焊錫回流前后的絕緣電阻值，求得絕緣不合格率，匯總在表6中。
在將從內(nèi)部電極層2的層疊方向最外側到上述元件主體12的表面的最短距離設為1時，由二次離子質量分析法(SIMS)，將從上述元件主體12的表面到深度(0.9×1)的值平均后，求得Li/Zn的離子強度比。與實施例1同樣地求得絕緣電阻值和絕緣不合格率，同樣地進行評價。
表6

試料號碼的*是指本發(fā)明的范圍以外。
如表6所示，Li未處理的元件，回流后的絕緣電阻值的平均值低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料1a、11a、21a、31a、41a)。
端子間間隔為20μm的元件，即使進行Li處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高，為98％以上(試料2a～9a)。之所以沒達到絕緣不合格率的改善，考慮到由于有助于間隔間的高電阻化的ZnO結晶晶界的數(shù)量僅存在幾個，因此，是因為電阻降低的路徑產(chǎn)生的概率增大了的緣故。
離子強度比在0.0001以下的元件，即使進行Li處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高，為65％以上(試料12a、22a、32a、42a)。
端子間間隔在50μm以上，且離子強度比在0.001以上、500以下的元件，絕緣電阻值的平均值在3.8MΩ以上，不足1MΩ的元件一個也沒有，并且，不合格率全部是0(試料13a～19a、23a～29a、33a～39a、43a～49a)。特別是可以證實，0.01以上500以下的元件，其絕緣電阻值的平均值在10MΩ以上，是更理想的。
在本實施例中，可以證實，因Li擴散的高電阻化的影響不影響變阻器試料的電氣特性。這樣，可以確保高可靠性。
再有，沒能制成離子強度比在1000以上的樣品(試料10a、20a、30a、40a、50a)。此外，關于試料號碼2a～9a、12a～19a、22a～29a、32a～39a、42a～49a，由另外的實驗證實，在Li擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例7除了代替Li2CO3使用Na2CO3之外，在與實施例6同樣的條件下，制成了元件。將其結果匯總到表7。
表7

試料號碼的*是指本發(fā)明的范圍以外。
如表7所示，Na未處理的元件，回流后的絕緣電阻值的平均值低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料51a、61a、71a、81a、91a)。
端子間間隔為20μm的元件，即使進行Na處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料52a～58a)。之所以沒達到絕緣不合格率的改善，考慮到是因為與上述實施例6同樣的緣故。
離子強度比在0.0001以下的元件，即使進行Na處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料62a、72a、82a、92a)。
端子間間隔在50μm以上，且離子強度比在0.001以上、100以下的元件，絕緣電阻值的平均值在3.3MΩ以上，不足1MΩ的元件一個也沒有，并且，不合格率在4％以下(試料63a～68a、73a～78a、83a～88a、93a～98a)。特別是可以證實，0.01以上100以下的元件，其絕緣電阻值的平均值在10MΩ以上，是更理想的。
在本實施例中，可以證實，因Na擴散的高電阻化的影響不影響變阻器試料的電氣特性。這樣，可以確保高可靠性。
再有，沒能制成離子強度比在500以上的樣品(試料59a、60a、69a、70a、79a、80a、89a、90a、99a、100a)。此外，關于試料號碼52a～58a、62a～68a、72a～78a、82a～88a、92a～98a，由另外的實驗證實，在Na擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例8除了代替Li2CO3使用K2CO3之外，在與實施例6同樣的條件下，制成了元件。將其結果匯總到表8。
表8

試料號碼的*是指本發(fā)明的范圍以外。
如表8所示，K未處理的元件，回流后的絕緣電阻值的平均值低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料101a、111a、121a、131a、141a)。
端子間間隔為20μm的元件，即使進行K處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料102a～108a)。之所以沒達到絕緣不合格率的改善，考慮到是因為與上述實施例6同樣的緣故。
離子強度比在0.0001以下的元件，即使進行K處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料112a、122a、132a、142a)。
端子間間隔在50μm以上，且離子強度比在0.001以上、100以下的元件，絕緣電阻值的平均值在4.1MΩ以上，不足1MΩ的元件一個也沒有，并且，不合格率在2％以下(試料113a～118a、123a～128a、133a～138a、143a～148a)。特別是可以證實，0.01以上100以下的元件，其絕緣電阻值的平均值在8.5MΩ以上，是更理想的。
在本實施例中，可以證實，因K擴散的高電阻化的影響不影響變阻器試料的電氣特性。這樣，可以確保高可靠性。
再有，沒能制成離子強度比在500以上的樣品(試料109a、110a、119a、120a、129a、130a、139a、140a、149a、150a)。此外，關于試料號碼102a～108a、112a～118a、122a～128a、132a～138a、142a～148a，由另外的實驗證實，在K擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例9除了代替Li2CO3使用Rb2CO3之外，在與實施例6同樣的條件下，制成了元件。將其結果匯總到表9。
表9

試料號碼的*是指本發(fā)明的范圍以外。
如表9所示，Rb未處理的元件，回流后的絕緣電阻值的平均值低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料151a、161a、171a、181a、191a)。
端子間間隔為20μm的元件，即使進行Rb處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料152a～158a)。之所以沒達到絕緣不合格率的改善，考慮到是因為與上述實施例6同樣的緣故。
離子強度比在0.0001以下的元件，即使進行Rb處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料162a、172a、182a、192a)。
端子間間隔在50μm以上，且離子強度比在0.001以上、100以下的元件，除了試料163a，絕緣電阻值的平均值都在1.1MΩ以上，沒有示出不足1MΩ的元件，并且，不合格率在38％以下(試料164a～168a、173a～178a、183a～188a、193a～198a)。特別是可以證實，0.01以上100以下的元件，其絕緣電阻值的平均值在4.5MΩ以上，是更理想的。
在本實施例中，可以證實，因Rb擴散的高電阻化的影響不影響變阻器試料的電氣特性。這樣，可以確保高可靠性。
再有，沒能制成離子強度比在500以上的樣品(試料159a、160a、169a、170a、179a、180a、189a、190a、199a、200a)。此外，關于試料號碼152a～158a、162a～168a、172a～178a、182a～188a、192a～198a，由另外的實驗證實，在Rb擴散處理的前后，變阻器特性(電壓非線性)不變化。
實施例10除了代替Li2CO3使用Cs2CO3之外，在與實施例6同樣的條件下，制成了元件。將其結果匯總到表10。
表10

試料號碼的*是指本發(fā)明的范圍以外。
如表10所示，Cs未處理的元件，回流后的絕緣電阻值的平均值低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料201a、211a、221a、231a、241a)。
端子間間隔為20μm的元件，即使進行Cs處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料202a～208a)。之所以沒達到絕緣不合格率的改善，考慮到是因為與上述實施例6同樣的緣故。
離子強度比在0.0001以下的元件，即使進行Cs處理，回流后的絕緣電阻值的平均值也低，不足1MΩ，回流后的絕緣不合格率也高達100％(試料212a、222a、232a、242a)。
端子間間隔在50μm以上，且離子強度比在0.001以上、100以下的元件，除了試料213a、223a，絕緣電阻值的平均值都在1.1MΩ以上，沒有示出不足1MΩ的元件，并且，不合格率在48％以下(試料214a～218a、224a～228a、233a～238a、243a～248a)。特別是可以證實，0.1以上100以下的元件，其絕緣電阻值的平均值在7.2MΩ以上，是更理想的。
在本實施例中，可以證實，因Cs擴散的高電阻化的影響不影響變阻器試料的電氣特性。這樣，可以確保高可靠性。
再有，沒能制成離子強度比在500以上的樣品(試料209a、210a、219a、220a、229a、230a、239a、240a、249a、250a)。此外，關于試料號碼202a～208a、212a～218a、222a～228a、232a～238a、242a～248a，由另外的實驗證實，在Cs擴散處理的前后，變阻器特性(電壓非線性)不變化。
比較例2除了使Li2C03附著進行熱處理的工序之外，在與實施例6同樣的條件下制成了端子間間隔為500μm的元件。
得到的元件其回流前的絕緣電阻在100MΩ以上，但回流后變?yōu)?.1MΩ，回流后的絕緣不合格率是100％。
工業(yè)上的可利用性如以上說明的，根據(jù)本發(fā)明，可以提供不需要玻璃涂層等絕緣保護層的層疊芯片變阻器等的芯片狀電子部件和其制造方法，所述的層疊芯片變阻器等的芯片狀電子部件，對溫度變化強，并且由焊錫回流也能維持元件表面的高電阻，具有高可靠性，容易制造。
此外，根據(jù)本發(fā)明，可以提供具有上述特性的、極小尺寸(例如，其尺寸為縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)的芯片狀電子部件和其制造方法。
權利要求
1.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
2.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Li與Zn的離子強度比(Li/Zn)的情況下，得到0.001≤(Li/Zn)≤500。
3.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Na與Zn的離子強度比(Na/Zn)的情況下，得到0.001≤(Na/Zn)≤100。
4.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了K與Zn的離子強度比(K/Zn)的情況下，得到0.001≤(K/Zn)≤100。
5.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Rb與Zn的離子強度比(Rb/Zn)的情況下，得到0.001≤(Rb/Zn)≤100。
6.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Cs與Zn的離子強度比(Cs/Zn)的情況下，得到0.001≤(Cs/Zn)≤100。
7.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
8.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度100μm的范圍測定了Li與Zn的離子強度比(Li/Zn)的情況下，得到0.001≤(Li/Zn)≤500。
9.如權利要求8所述的芯片狀電子部件，其特征在于，所述離子強度比為0.01≤(Li/Zn)≤500。
10.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm的范圍測定了Na與Zn的離子強度比(Na/Zn)的情況下，得到0.001≤(Na/Zn)≤100。
11.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm的范圍測定了K與Zn的離子強度比(K/Zn)的情況下，得到0.001≤(K/Zn)≤100。
12.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm的范圍測定了Rb與Zn的離子強度比(Rb/Zn)的情況下，得到0.01≤(Rb/Zn)≤100。
13.芯片狀電子部件，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，用二次離子質量分析法，在從上述元件主體的表面到深度100μm的范圍測定了Cs與Zn的離子強度比(Cs/Zn)的情況下，得到0.1≤(Cs/Zn)≤100。
14.芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離(端子間間隔)是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Li與Zn的離子強度比(Li/Zn)的情況下，得到0.001≤(Li/Zn)≤500。
15.如權利要求14所述的芯片狀電子部件，其特征在于，所述離子強度比為0.01≤(Li/Zn)≤500。
16.芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Na與Zn的離子強度比(Na/Zn)的情況下，得到0.001≤(Na/o)≤100。
17.芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了K與Zn的離子強度比(K/Zn)的情況下，得到0.001≤(K/Zn)≤100。
18.芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Rb與Zn的離子強度比(Rb/Zn)的情況下，得到0.001≤(Rb/Zn)≤100。
19.芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Cs與Zn的離子強度比(Cs/Zn)的情況下，得到0.001≤(Cs/Zn)≤100。
20.芯片狀電子部件，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，在從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，得到0.001≤(A/Zn)≤500。
21.如權利要求1～20的任一項所述的芯片狀電子部件，其特征在于，所述元件主體具有交替地層疊了氧化鋅系電壓非線性電阻層和內(nèi)部電極層的結構，所述芯片狀電子部件是層疊型芯片變阻器。
22.芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，所述端子電極形成在該元件主體的外面，其特征在于，具有下述工序形成上述元件主體的工序；使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序；之后，在上述元件主體的外面形成與上述內(nèi)部電極層連接的上述一對端子電極的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
23.芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，所述端子電極形成在該元件主體的外面，其特征在于，具有下述工序形成上述元件主體的工序；在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序；之后，使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
24.芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，具有下述工序形成上述元件主體的工序；使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序；之后，在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序，在使上述堿金屬擴散時，用二次離子質量分析法，從上述元件主體的表面到深度100μm的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
25.芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，具有下述工序形成上述元件主體的工序；在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序；之后，使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序，在使上述堿金屬擴散時，用二次離子質量分析法，從上述元件主體的表面到深度100μm的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
26.芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，具有下述工序形成上述元件主體的工序；使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序；之后，在上述元件主體的外面形成與上述內(nèi)部電極層連接的上述一對端子電極的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
27.芯片狀電子部件的制造方法，該芯片狀電子部件具有元件主體和一對端子電極，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，尺寸為(縱0.6mm以下×橫0.3mm以下×厚0.3mm以下)，所述端子電極形成在該元件主體的外面，在同一平面上對置的端部彼此之間的距離是50μm以上，其特征在于，具有下述工序形成上述元件主體的工序；在上述元件主體的外面形成與上述內(nèi)部電極層連接的端子電極的工序；之后，使堿金屬(A)從上述元件主體的表面向著元件主體的內(nèi)部擴散的工序，在使上述堿金屬擴散時，在將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法，從上述元件主體的表面到深度(0.9×1)的范圍測定了堿金屬(A)與鋅(Zn)的離子強度比(A/Zn)的情況下，在成為0.001≤(A/Zn)≤500的條件下，使堿金屬擴散。
28.如權利要求22～27的任一項所述的芯片狀電子部件的制造方法，其特征在于，所述堿金屬是Li、Na、K、Rb、Cs中的至少一個。
29.如權利要求22～27的任一項所述的制造芯片狀電子部件的方法，其特征在于，在使上述堿金屬擴散時，在使堿金屬的化合物的粉末附著在上述元件主體的表面的狀態(tài)下，用700～1000℃的溫度熱處理上述元件主體，控制對于上述元件主體的表面的上述粉體的附著量、熱處理溫度、熱處理時間中的至少一個。
全文摘要
芯片狀電子部件，其具有元件主體，所述元件主體具有氧化鋅系材料層和內(nèi)部電極層，其特征在于，將從上述內(nèi)部電極層的層疊方向最外側到上述元件主體的表面的最短距離設為1時，用二次離子質量分析法(SIMS)，在從上述元件主體的表面到深度(0.9×1)的范圍測定了Li與Zn的離子強度比(Li/Zn)的情況下，得到0.001≤(Li/Zn)≤500。根據(jù)本發(fā)明，可以提供不需要玻璃涂層等絕緣保護層的、對溫度變化強、并且由焊錫回流也能維持元件表面的高電阻、可靠性高、制造容易的層疊芯片變阻器等的芯片狀電子部件。
文檔編號H01C1/14GK1503278SQ20031012045
公開日2004年6月9日 申請日期2003年10月29日 優(yōu)先權日2002年10月29日
發(fā)明者松岡大, 北村英隆, 小笠原正, 正, 隆 申請人:Tdk株式會社