專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備RAM(Random Access Memory隨機(jī)存取存儲(chǔ)器)等的功能塊、與該功能塊連接的邏輯部以及對(duì)它們進(jìn)行測(cè)試的測(cè)試電路的半導(dǎo)體集成電路裝置。
背景技術(shù)：
圖21表示具備專利文獻(xiàn)1公開(kāi)的掃描測(cè)試功能的傳統(tǒng)的半導(dǎo)體集成電路裝置的電路圖。如圖21所示，該半導(dǎo)體集成電路裝置包括由移位模式信號(hào)SM控制的選擇器10、11、12；觸發(fā)器(FF)30、31、32；由測(cè)試模式信號(hào)TEST控制的選擇器50、51、52；邏輯部80、81；RAM91。
圖21中，選擇器10、11、12及觸發(fā)器30、31、32構(gòu)成掃描路徑。該掃描路徑是具有邏輯部80的輸出和RAM91的輸入間的并行通路和從SI(掃描輸入)端子到SO(掃描輸出)端子為止的用于串行傳送數(shù)據(jù)的串行移位通路的記憶電路。
接著說(shuō)明圖21所示半導(dǎo)體集成電路裝置的動(dòng)作。
在通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST＝0，將選擇器50、51、52切換到″0″輸入端。即，邏輯部80輸出的數(shù)據(jù)由選擇器10、11、12選擇，經(jīng)由觸發(fā)器30、31、32輸入到RAM91的輸入端子DI0、DI1、DI2。這里，雖然未圖示，但是在觸發(fā)器30、31、32中輸入時(shí)鐘。另外，來(lái)自RAM91的輸出端子DO0、DO1、DO2的數(shù)據(jù)由選擇器50、51、52選擇，傳送到邏輯部81。這樣，在通常動(dòng)作時(shí)，RAM91成為插入邏輯部80、81間的狀態(tài)，執(zhí)行數(shù)據(jù)的寫(xiě)入和讀出。
執(zhí)行邏輯部80、81的掃描測(cè)試時(shí)，設(shè)定測(cè)試模式信號(hào)TEST＝1，將選擇器50、51、52切換到″1″輸入端。該狀態(tài)中，由于選擇器50、51、52選擇并輸出在″1″輸入端中輸入的數(shù)據(jù)，因而RAM91被旁路，掃描路徑成為插入邏輯部80和邏輯部81間的狀態(tài)。在該狀態(tài)下，控制移位模式信號(hào)SM，執(zhí)行邏輯部80、81的掃描測(cè)試。
執(zhí)行邏輯部81的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端。由于選擇器10、11、12選擇″1″輸入端中輸入的數(shù)據(jù)，因而若向觸發(fā)器30、31、32提供3次時(shí)鐘，則來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)通過(guò)串行移位動(dòng)作，存儲(chǔ)到觸發(fā)器30、31、32。由于測(cè)試模式信號(hào)TEST＝1，因而觸發(fā)器30、31、32存儲(chǔ)的3比特的測(cè)試數(shù)據(jù)提供給邏輯部81，通過(guò)確認(rèn)邏輯部81輸出的數(shù)據(jù)，執(zhí)行邏輯部81的掃描測(cè)試。
執(zhí)行邏輯部80的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端。輸入測(cè)試數(shù)據(jù)并執(zhí)行規(guī)定動(dòng)作的邏輯部80所輸出的3比特的數(shù)據(jù)由選擇器10、11、12選擇。若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自邏輯部80的3比特的數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)1比特的數(shù)據(jù)從SO端子輸出。接著設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端。若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)通過(guò)串行移位動(dòng)作從SO端子串行輸出，執(zhí)行邏輯部80的掃描測(cè)試。
圖21所示半導(dǎo)體集成電路裝置中，移位模式信號(hào)SM＝1的狀態(tài)下，通過(guò)串行移位動(dòng)作，可將來(lái)自SI端子的測(cè)試數(shù)據(jù)設(shè)定到RAM91的輸入端子DI0、DI1、DI2，但是，不具有將RAM91的輸出端子DO0、DO1、DO2輸出的數(shù)據(jù)加載到觸發(fā)器30、31、32并從SO端子讀出的功能，無(wú)法執(zhí)行RAM91單獨(dú)的測(cè)試。
圖22表示具備專利文獻(xiàn)1公開(kāi)的RAM91單獨(dú)的測(cè)試功能的傳統(tǒng)的半導(dǎo)體集成電路裝置的電路圖。它是在圖21所示半導(dǎo)體集成電路裝置上追加由輸出選擇信號(hào)SELDO控制的選擇器60、61、62和由RAM測(cè)試信號(hào)RAMTEST控制的選擇器70、71、72，用以執(zhí)行RAM91的測(cè)試模式。
這里，在選擇器60、61、62的″1″輸入端，分別輸入來(lái)自RAM91的輸出端子DO0、DO1、DO2的數(shù)據(jù)，在選擇器60的″0″輸入端輸入來(lái)自SI端子的測(cè)試數(shù)據(jù)，在選擇器61、62的″0″輸入端分別輸入來(lái)自觸發(fā)器30、31的數(shù)據(jù)。另外，在選擇器70、71、72的″0″輸入端輸入來(lái)自觸發(fā)器30、31、32的數(shù)據(jù)，在選擇器70、71、72的″1″輸入端，輸入來(lái)自SID端子的RAM測(cè)試數(shù)據(jù)。
接著說(shuō)明圖22所示半導(dǎo)體集成電路裝置的動(dòng)作。
在通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST＝0，將選擇器50、51、52切換到″0″輸入端，設(shè)定RAM測(cè)試信號(hào)RAMTEST＝0，將選擇器70、71、72切換到″0″輸入端。該狀態(tài)中，邏輯部80輸出的數(shù)據(jù)經(jīng)由觸發(fā)器30、31、32輸入RAM91的輸入端子DI0、DI1、DI2。這里，在觸發(fā)器30、31、32中輸入時(shí)鐘。另外，來(lái)自RAM91的輸出端子DO0、DO1、DO2的數(shù)據(jù)傳送到邏輯部81。這樣，在通常動(dòng)作時(shí)，RAM91成為插入邏輯部80、81間的狀態(tài)，執(zhí)行數(shù)據(jù)的寫(xiě)入和讀出。
執(zhí)行邏輯部80、邏輯部81的掃描測(cè)試時(shí)，設(shè)定測(cè)試模式信號(hào)TEST＝1，將選擇器50、51、52切換到″1″輸入端，設(shè)定輸出選擇信號(hào)SELDO＝0，將選擇器60、61、62切換到″0″輸入端。該狀態(tài)中RAM91被旁路，掃描總線成為插入邏輯部80、邏輯部81間的狀態(tài)。在該狀態(tài)下，與圖21所示半導(dǎo)體集成電路裝置同樣，控制移位模式信號(hào)SM，掃描測(cè)試邏輯部80、邏輯部81。
測(cè)試RAM91時(shí)，設(shè)定RAM測(cè)試信號(hào)RAMTEST＝1，將選擇器70、71、72切換到″1″輸入端，將來(lái)自SID端子的RAM測(cè)試數(shù)據(jù)作為寫(xiě)入數(shù)據(jù)供給RAM91。這里，將1比特的RAM測(cè)試數(shù)據(jù)作為3比特的寫(xiě)入數(shù)據(jù)共同提供給RAM91。即，可以將″000″或″111″作為寫(xiě)入數(shù)據(jù)瞬時(shí)提供給RAM91。
由輸出選擇信號(hào)SELDO控制的選擇器60、61、62用于將來(lái)自RAM91的輸出端子DO0～DO2的測(cè)試結(jié)果的數(shù)據(jù)加載到掃描路徑。設(shè)定輸出選擇信號(hào)SELDO＝1，將選擇器60、61、62切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自RAM91的輸出端子DO0～DO2的測(cè)試結(jié)果的數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。接著設(shè)定輸出選擇信號(hào)SELDO＝0，將選擇器60、61、62切換到″0″輸入端，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)通過(guò)串行移位動(dòng)作從SO端子讀出，通過(guò)芯片外部的測(cè)試裝置或芯片內(nèi)部的自測(cè)試電路執(zhí)行故障判定。
特開(kāi)平10-73641號(hào)公報(bào)(段落號(hào)0018～0039，圖1、圖4)[發(fā)明的公開(kāi)][發(fā)明解決的課題]由于傳統(tǒng)的半導(dǎo)體集成電路裝置如上構(gòu)成，因而圖21所示電路中，有無(wú)法進(jìn)行RAM91等的功能塊單獨(dú)的測(cè)試的問(wèn)題。另外，圖22所示電路中，有RAM91等的功能塊的測(cè)試電路的規(guī)模變大的問(wèn)題。
本發(fā)明鑒于解決上述的問(wèn)題，其目的為提供不增大測(cè)試電路的規(guī)模，可進(jìn)行RAM91等的功能塊單獨(dú)的測(cè)試的半導(dǎo)體集成電路裝置。

發(fā)明內(nèi)容
本發(fā)明的半導(dǎo)體集成電路裝置，具備第1邏輯部和第2邏輯部之間連接的功能塊；具有第1邏輯部的輸出和功能塊的輸入間的并行通路和用以串行傳送數(shù)據(jù)的串行移位通路的掃描總線，它由用以切換第1邏輯部的輸出和串行移位通路以便連接到功能塊的輸入的多個(gè)第1選擇器和存儲(chǔ)數(shù)據(jù)的多個(gè)觸發(fā)器構(gòu)成；多個(gè)第2選擇器，連接到掃描路徑的串行移位通路上，用以切換功能塊的輸出和串行移位通路以便與第2邏輯部的輸入連接。其中，將測(cè)試數(shù)據(jù)從掃描路徑的串行移位通路經(jīng)由第2選擇器移位到功能塊，切換第2選擇器，將功能塊輸出的數(shù)據(jù)經(jīng)由第2選擇器輸出。
從而，具有不增大測(cè)試電路的規(guī)模，可單獨(dú)測(cè)試功能塊的效果。


圖1是本發(fā)明實(shí)施例1的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖2是本發(fā)明實(shí)施例2的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖3是本發(fā)明實(shí)施例3的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖4是本發(fā)明實(shí)施例4的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖5是本發(fā)明實(shí)施例5的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖6是本發(fā)明實(shí)施例6的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖7是本發(fā)明實(shí)施例7的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖8是本發(fā)明實(shí)施例8的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖9是本發(fā)明實(shí)施例9的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖10是本發(fā)明實(shí)施例10的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖11是本發(fā)明實(shí)施例11的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖12是本發(fā)明實(shí)施例12的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖13是本發(fā)明實(shí)施例13的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖14是本發(fā)明實(shí)施例14的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖15是本發(fā)明實(shí)施例15的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖16是本發(fā)明實(shí)施例16的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖17是本發(fā)明實(shí)施例17的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖18是本發(fā)明實(shí)施例18的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖19是本發(fā)明實(shí)施例19的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖20是本發(fā)明實(shí)施例20的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖21是傳統(tǒng)的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
圖22是傳統(tǒng)的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。
符號(hào)說(shuō)明10、11、12、13 選擇器；10a、11a、12a AND-OR復(fù)合門(mén)型選擇器；20、21、22 反相器；30、31、32、33 觸發(fā)器；40、41、42、43 反相器；40a、41a、42a 反相器；60、61、62、63 選擇器；60a、61a、62a AND-OR復(fù)合門(mén)型選擇器；60b、61b、62b AND-NOR復(fù)合門(mén)型選擇器；80、81 邏輯部；90 功能塊；91 RAM；91a RAM；100 選擇器；110、111、112、113、114、115、116 門(mén)電路；110a、110b、110c 門(mén)電路；120 故障標(biāo)志生成電路；121 反相器；122 AND電路；123 OR電路；124 AND電路；125 觸發(fā)器；130 OR電路。
具體實(shí)施例方式
以下，說(shuō)明本發(fā)明實(shí)施例。
實(shí)施例1圖1是本發(fā)明實(shí)施例1的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。如圖1所示，該半導(dǎo)體集成電路裝置包括由移位模式信號(hào)SM控制的選擇器10、11、12(第1選擇器)；觸發(fā)器(FF)30、31、32；由測(cè)試模式信號(hào)TEST2控制的選擇器60、61、62(第2選擇器)；邏輯部80(第1邏輯部)、邏輯部81(第2邏輯部)；功能塊90。這里，功能塊90不僅僅是RAM，還包括運(yùn)算電路、接口電路、存儲(chǔ)塊等的各種邏輯功能塊。
圖1中，由選擇器60、61、62、選擇器10、11、12及觸發(fā)器30、31、32構(gòu)成掃描總線。該掃描路徑是記憶電路，具有在邏輯部80的輸出和功能塊90的輸入間的并行通路和用以從SI(掃描輸入)端子到SO(掃描輸出)端子進(jìn)行串行傳送數(shù)據(jù)的串行移位通路，選擇器60、61、62與掃描路徑的串行移位通路連接。
圖1中，變更傳統(tǒng)的圖21的選擇器50、51、52的插入位置，作為選擇器60、61、62，將功能塊90的輸出端子DO0、DO1、DO2輸出的數(shù)據(jù)加載到掃描路徑。從而，不增加測(cè)試電路規(guī)模就可以進(jìn)行功能塊90單獨(dú)的測(cè)試。
接著說(shuō)明動(dòng)作。
在通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。在該狀態(tài)中，邏輯部80輸出的數(shù)據(jù)由選擇器10、11、12選擇，經(jīng)由觸發(fā)器30、31、32輸入到功能塊90的輸入端子DI0、DI1、DI2。這里，在觸發(fā)器30、31、32中輸入時(shí)鐘。
另外，來(lái)自功能塊90的輸出端子DO0、DO1、DO2的數(shù)據(jù)由選擇器60、61、62選擇，傳送到邏輯部81。這樣，通常動(dòng)作時(shí)，功能塊90成為插入邏輯部80、81間的狀態(tài)，執(zhí)行規(guī)定的運(yùn)算和數(shù)據(jù)處理。
執(zhí)行邏輯部80、81的掃描測(cè)試時(shí)，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。該狀態(tài)中，功能塊90被旁路，掃描路徑成為插入邏輯部80和邏輯部81間的狀態(tài)。在該狀態(tài)下，控制移位模式信號(hào)SM，執(zhí)行邏輯部80、81的掃描測(cè)試。
執(zhí)行邏輯部81的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則來(lái)自SI端子的2比特的測(cè)試數(shù)據(jù)通過(guò)串行移位動(dòng)作存儲(chǔ)到觸發(fā)器30、31。
由于設(shè)定測(cè)試模式信號(hào)TEST2＝1，因而，SI端子的下1比特的測(cè)試數(shù)據(jù)由選擇器60選擇，向邏輯部81輸入，觸發(fā)器30、31存儲(chǔ)的各1比特的測(cè)試數(shù)據(jù)分別由選擇器61、62選擇，向邏輯部81輸入，通過(guò)合計(jì)3比特的測(cè)試數(shù)據(jù)執(zhí)行邏輯部81的掃描測(cè)試。
執(zhí)行邏輯部80的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自輸入了測(cè)試數(shù)據(jù)的邏輯部80的測(cè)試結(jié)果的3比特的數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。或全1(″111″)。從而，執(zhí)行RAM91的測(cè)試時(shí)，可以容易執(zhí)行這樣的測(cè)試，即，在寫(xiě)入″000″后下一個(gè)周期寫(xiě)入″111″，或在寫(xiě)入″111″后下一個(gè)周期寫(xiě)入″000″的測(cè)試。
接著說(shuō)明動(dòng)作。
在通常動(dòng)作時(shí)，反相器20、21、22沒(méi)有關(guān)系，除了僅僅實(shí)施例1的功能塊90變更成RAM91以外，其他與實(shí)施例1相同。另外，在邏輯部80、81的掃描測(cè)試時(shí)也基本與實(shí)施例1相同，可以考慮將測(cè)試數(shù)據(jù)及測(cè)試結(jié)果的數(shù)據(jù)通過(guò)反相器20、21、22反相或非反相。
說(shuō)明RAM91的測(cè)試情況。
首先，說(shuō)明對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試的情況。設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供3次時(shí)鐘，則通過(guò)串行移位動(dòng)作，來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。但是，由于觸發(fā)器30、32中存儲(chǔ)由反相器20、21、22反相的測(cè)試數(shù)據(jù)，因而，將測(cè)試數(shù)據(jù)″010″從SI端子移位輸入時(shí)，觸發(fā)器30、31、32的輸出的測(cè)試數(shù)據(jù)成為″111″，測(cè)試數(shù)據(jù)″111″輸入到RAM91的輸入端子DI0、DI1、DI2。
若從SI端子移位輸入后續(xù)的測(cè)試數(shù)據(jù)″101010...″，則輸入到RAM91的輸入端子DI0、DI1、DI2的測(cè)試數(shù)據(jù)反復(fù)″111″的狀態(tài)和″000″的狀態(tài)。設(shè)定期望的測(cè)試數(shù)據(jù)″111″或″000″時(shí)，對(duì)RAM91進(jìn)行寫(xiě)入。這樣，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)。另外，該測(cè)試數(shù)據(jù)向RAM91的寫(xiě)入在變更地址的同時(shí)多次重復(fù)進(jìn)行。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試的情況。設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。若對(duì)RAM91的特定地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62從選擇器10、11、
接著設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。該場(chǎng)合，可以將對(duì)邏輯部81的下一個(gè)測(cè)試數(shù)據(jù)從SI端子存儲(chǔ)到觸發(fā)器30、31。另外，該邏輯部80和邏輯部81的掃描測(cè)試在對(duì)輸入的測(cè)試數(shù)據(jù)進(jìn)行變更的同時(shí)多次重復(fù)進(jìn)行。
執(zhí)行功能塊90的測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端。設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，若向觸發(fā)器30、31、32提供3次時(shí)鐘，則來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)通過(guò)串行移位動(dòng)作存儲(chǔ)到觸發(fā)器30、31、32，向功能塊90的輸入端子DI0、DI1、DI2輸入。功能塊90執(zhí)行期望的動(dòng)作，測(cè)試結(jié)果的數(shù)據(jù)從輸出端子DO0、DO1、DO2輸出。
接著設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自功能塊90的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。另外，該功能塊90的測(cè)試在對(duì)從SI端子輸入的測(cè)試數(shù)據(jù)進(jìn)行變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例1，可獲得不增大測(cè)試電路的規(guī)模就可單獨(dú)測(cè)試功能塊90的效果。
實(shí)施例2圖2是本發(fā)明實(shí)施例2的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例2中，如圖2所示，將實(shí)施例1的圖1中的功能塊90變更成RAM91，將反相器20、21、22插入掃描路徑的串行移位通路。通過(guò)該反相器20、21、22，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)12輸出。若向觸發(fā)器30、31、32提供1次時(shí)鐘，則測(cè)試結(jié)果的數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供2次時(shí)鐘，則通過(guò)串行移位動(dòng)作，將觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。但是，由于觸發(fā)器30存儲(chǔ)的數(shù)據(jù)通過(guò)反相器21、22，觸發(fā)器31存儲(chǔ)的數(shù)據(jù)通過(guò)反相器22后，從SO端子串行輸出，因而必須考慮該情況進(jìn)行測(cè)試。另外，該RAM91的讀出測(cè)試在對(duì)地址進(jìn)行變更的同時(shí)多次重復(fù)進(jìn)行。
另外，也可省略反相器20，該場(chǎng)合，可以使從SI端子移位輸入的測(cè)試數(shù)據(jù)與上述的場(chǎng)合反相。
若比較該實(shí)施例2與傳統(tǒng)的圖22，則圖22的選擇器50、51、52及選擇器70、71、72變得不必要。
如上所述，根據(jù)該實(shí)施例2，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，同時(shí)，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，可獲得高效進(jìn)行RAM91的測(cè)試的效果。
實(shí)施例3圖3是本發(fā)明實(shí)施例3的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例3中，如圖3所示，取代實(shí)施例2的圖2中的反相器20、21、22，在掃描路徑的串行移位通路上插入反相器40、41、42。通過(guò)該反相器40、41、42，可以將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)在1個(gè)時(shí)鐘周期切換成全0(″000″)或全1(″111″)。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)，反相器40、41、42沒(méi)有關(guān)系，除了僅僅將實(shí)施例1的功能塊90變更成RAM91外，其他與實(shí)施例1相同。另外，在邏輯部80、81的掃描測(cè)試時(shí)也基本與實(shí)施例1相同，可以考慮將測(cè)試數(shù)據(jù)及測(cè)試結(jié)果的數(shù)據(jù)通過(guò)反相器40、41、42反相或非反相。
說(shuō)明RAM91的測(cè)試的情況。
首先，說(shuō)明對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試的情況。設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供3次時(shí)鐘，則通過(guò)串行移位動(dòng)作，來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。但是，由于觸發(fā)器30、32中存儲(chǔ)由反相器40、41、42反相的測(cè)試數(shù)據(jù)，因而將測(cè)試數(shù)據(jù)″010″從SI端子移位輸入時(shí)，觸發(fā)器30、31、32的輸出的測(cè)試數(shù)據(jù)成為″111″，向RAM91的輸入端子DI0、DI1、DI2輸入測(cè)試數(shù)據(jù)″111″。
若從SI端子移位輸入后續(xù)的測(cè)試數(shù)據(jù)″101010...″，則輸入到RAM91的輸入端子DI0、DI1、DI2的測(cè)試數(shù)據(jù)反復(fù)″111″的狀態(tài)和″000″的狀態(tài)。設(shè)定期望的測(cè)試數(shù)據(jù)″111″或″000″時(shí)，對(duì)RAM91進(jìn)行寫(xiě)入。這樣，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)。另外，該測(cè)試數(shù)據(jù)向RAM91的寫(xiě)入在變更地址的同時(shí)多次重復(fù)進(jìn)行。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。若對(duì)RAM91的特定地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62，由反相器40、41、42反相，從選擇器10、11、12輸出。若向觸發(fā)器30、31、32提供1次時(shí)鐘，則測(cè)試結(jié)果的反相數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著，將觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的反相數(shù)據(jù)輸入RAM91的輸入端子DI0、DI1、DI2，向RAM91寫(xiě)入測(cè)試結(jié)果的反相數(shù)據(jù)。例如，從RAM91的輸出端子DO0、DO1、DO2輸出的測(cè)試結(jié)果的數(shù)據(jù)為″000″的場(chǎng)合，在下一個(gè)周期向RAM91寫(xiě)入測(cè)試數(shù)據(jù)″111″。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。但是，由于觸發(fā)器30存儲(chǔ)的數(shù)據(jù)通過(guò)反相器41、42，觸發(fā)器31存儲(chǔ)的數(shù)據(jù)通過(guò)反相器42后，從SO端子移位輸出，因而必須考慮該情況進(jìn)行測(cè)試。另外，該RAM91的讀出及寫(xiě)入測(cè)試在對(duì)地址進(jìn)行變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例3，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，同時(shí)，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，可獲得高效進(jìn)行RAM91的測(cè)試的效果。
實(shí)施例4圖4是本發(fā)明實(shí)施例4的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。實(shí)施例1的圖1中，將觸發(fā)器30、31、32的輸出向功能塊90的輸入端子DI0、DI1、DI2輸入，而該實(shí)施例4中，如圖4所示，將選擇器10、11、12的輸出向功能塊90的輸入端子DI0、DI1、DI2輸入。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。邏輯部80輸出的數(shù)據(jù)由選擇器10、11、12選擇，直接向功能塊90的輸入端子DI0、DI1、DI2輸入。
另外，來(lái)自功能塊90的輸出端子DO0、DO1、DO2的數(shù)據(jù)由選擇器60、61、62選擇，傳送到邏輯部81。這樣，通常動(dòng)作時(shí)，功能塊90成為插入邏輯部80、81間的狀態(tài)，執(zhí)行規(guī)定的運(yùn)算和數(shù)據(jù)處理。該實(shí)施例4中，通常動(dòng)作時(shí)，觸發(fā)器30、31、32沒(méi)有關(guān)系，觸發(fā)器30、31、32中也可不提供時(shí)鐘。
實(shí)施例1的圖1和實(shí)施例4的圖4中掃描路徑的串行移位通路中的觸發(fā)器30、31、32的位置相同，因而邏輯部80、81的掃描測(cè)試與實(shí)施例1相同。
執(zhí)行功能塊90的測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供2次時(shí)鐘，則通過(guò)串行移位動(dòng)作，來(lái)自SI端子的2比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31。
來(lái)自SI端子的下1比特的測(cè)試數(shù)據(jù)由選擇器60及選擇器10選擇，向功能塊90的輸入端子DI0輸入，觸發(fā)器30、31存儲(chǔ)的各1比特的測(cè)試數(shù)據(jù)分別由選擇器61、62及選擇器11、12選擇，向功能塊90的輸入端子DI1、DI2輸入。功能塊90執(zhí)行期望的動(dòng)作，將測(cè)試結(jié)果的數(shù)據(jù)從功能塊90的輸出端子DO0、DO1、DO2輸出。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自功能塊90的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。另外，該功能塊90的測(cè)試在對(duì)從SI端子輸入的測(cè)試數(shù)據(jù)變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例4，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試功能塊90，同時(shí)，在通常動(dòng)作時(shí)，可獲得即使不向觸發(fā)器30、31、32提供時(shí)鐘也可完成測(cè)試的效果。
實(shí)施例5圖5是本發(fā)明實(shí)施例5的半導(dǎo)體集成電路裝置的構(gòu)成是電路圖。實(shí)施例2的圖2中，將觸發(fā)器30、31、32的輸出向RAM91的輸入端子DI0、DI1、DI2輸入，該實(shí)施例5中，圖5所示，將選擇器10、11、12的輸出向RAM91的輸入端子DI0、DI1、DI2輸入。
接著說(shuō)明動(dòng)作。通常動(dòng)作時(shí)，反相器20、21、22及觸發(fā)器30、31、32沒(méi)有關(guān)系，除了僅僅將實(shí)施例4的功能塊90變更成RAM91，其他與實(shí)施例4相同，也可以不向觸發(fā)器30、31、32提供時(shí)鐘。另外，在邏輯部80、81的掃描測(cè)試時(shí)也基本與實(shí)施例4相同，可以考慮通過(guò)反相器20、21、22將測(cè)試數(shù)據(jù)及測(cè)試結(jié)果的數(shù)據(jù)反相或非反相。
說(shuō)明RAM91的測(cè)試情況。首先，說(shuō)明對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試的情況。設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供2次時(shí)鐘，則通過(guò)串行移位動(dòng)作，來(lái)自SI端子的2比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31。
但是，由于觸發(fā)器30存儲(chǔ)反相的測(cè)試數(shù)據(jù)，因而，從SI端子移位輸入″10″時(shí)，觸發(fā)器30、31的輸出成為″11″。觸發(fā)器30的輸出經(jīng)由反相器21向RAM91的輸入端子DI1輸入，觸發(fā)器31的輸出經(jīng)由反相器22向RAM91的輸入端子DI2輸入，輸入RAM91的輸入端子DI1、DI2的測(cè)試數(shù)據(jù)成為″00″。另外，若從SI端子提供后續(xù)的測(cè)試數(shù)據(jù)″1″，則經(jīng)由反相器20向RAM91的輸入端子DI0輸入，輸入RAM91的輸入端子DI0、DI1、DI2的測(cè)試數(shù)據(jù)成為″000″。
若從SI端子移位輸入后續(xù)的測(cè)試數(shù)據(jù)″101010...″(開(kāi)頭的″1″是前述的測(cè)試數(shù)據(jù)″1″)，則輸入RAM91的輸入端子DI0、DI1、DI2的測(cè)試數(shù)據(jù)在″000″的狀態(tài)和″111″的狀態(tài)中交互反復(fù)。期望的數(shù)據(jù)″000″或″111″輸入時(shí)，對(duì)RAM91執(zhí)行寫(xiě)入。這樣，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)。另外，該測(cè)試數(shù)據(jù)向RAM91的寫(xiě)入在變更地址的同時(shí)多次重復(fù)進(jìn)行。
對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試的情況與實(shí)施例2相同。另外，與實(shí)施例2相同，也可將反相器20省略。
如上所述，根據(jù)該實(shí)施例5，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，高效進(jìn)行RAM91的測(cè)試，同時(shí)，可獲得通常動(dòng)作時(shí)即使不向觸發(fā)器30、31、32提供時(shí)鐘也可完成測(cè)試的效果。
實(shí)施例6圖6是本發(fā)明實(shí)施例6的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。實(shí)施例3的圖3中，將觸發(fā)器30、31、32的輸出向RAM91的輸入端子DI0、DI1、DI2輸入，而該實(shí)施例6中，如圖6所示，將選擇器10、11、12的輸出向RAM91的輸入端子DI0、DI1、DI2輸入。
接著說(shuō)明動(dòng)作。通常動(dòng)作時(shí)，反相器40、41、42及觸發(fā)器30、31、32沒(méi)有關(guān)系，除了僅僅將實(shí)施例4的功能塊90變更成RAM91外，其他與實(shí)施例4相同，也可以不向觸發(fā)器30、31、32提供時(shí)鐘。另外，在邏輯部80、81的掃描測(cè)試時(shí)也基本與實(shí)施例4相同，可以考慮通過(guò)反相器40、41、42將測(cè)試數(shù)據(jù)及測(cè)試結(jié)果的數(shù)據(jù)反相或非反相。
說(shuō)明RAM91的測(cè)試情況。對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試的情況，除了僅僅反相器20、21、22成為反相器40、41、42外，其他與實(shí)施例5相同。
接著說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)向RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62由反相器40、41、42反相，從選擇器10、11、12輸出。
接著，將選擇器10、11、12輸出的測(cè)試結(jié)果的反相數(shù)據(jù)向RAM91的輸入端子DI0、DI1、DI2輸入，向RAM91寫(xiě)入測(cè)試結(jié)果的反相數(shù)據(jù)。例如，RAM91的輸出端子DO0、DO1、DO2輸出的測(cè)試結(jié)果的數(shù)據(jù)為″000″的場(chǎng)合，在下一個(gè)周期向RAM91寫(xiě)入測(cè)試數(shù)據(jù)″111″。
接著，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則選擇器10、11、12輸出的測(cè)試結(jié)果的反相數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著設(shè)定TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。但是，由于觸發(fā)器30存儲(chǔ)的數(shù)據(jù)通過(guò)反相器41、42，觸發(fā)器31存儲(chǔ)的數(shù)據(jù)通過(guò)反相器42后，從SO端子移位輸出，因而必須考慮該情況進(jìn)行測(cè)試。另外，該RAM91的讀出及寫(xiě)入測(cè)試在對(duì)地址進(jìn)行變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例6，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″″000″)或全1(″111″)，高效進(jìn)行RAM91的測(cè)試，同時(shí)，可獲得通常動(dòng)作時(shí)不向觸發(fā)器30、31、32提供時(shí)鐘的效果。
實(shí)施例7圖7是本發(fā)明實(shí)施例7的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例7中，如圖7所示，在實(shí)施例6的圖6中追加將輸出到SO端子的數(shù)據(jù)反饋到SI端子側(cè)的選擇器100(第3選擇器)。該選擇器100由環(huán)路使能信號(hào)LOOPEN控制。實(shí)施例2的圖2、實(shí)施例3的圖3、實(shí)施例5的圖5也同樣可追加選擇器100。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。通常動(dòng)作時(shí)，反相器40、41、42及觸發(fā)器30、31、32沒(méi)有關(guān)系，除了僅僅將實(shí)施例4的功能塊90變更成RAM91，其他與實(shí)施例4相同，也可不向觸發(fā)器30、31、32提供時(shí)鐘。
另外，在邏輯部80、81的掃描測(cè)試時(shí)，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，將選擇器100切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。該邏輯部80、81的掃描測(cè)試也基本與實(shí)施例4相同，可以考慮通過(guò)反相器40、41、42將測(cè)試數(shù)據(jù)及測(cè)試結(jié)果的數(shù)據(jù)反相或非反相。
說(shuō)明RAM91的測(cè)試的情況。首先，說(shuō)明對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，將選擇器100切換到″0″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。
若向觸發(fā)器30、31、32提供3次時(shí)鐘，則通過(guò)串行移位動(dòng)作，來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。但是，由于觸發(fā)器30，32存儲(chǔ)反相的測(cè)試數(shù)據(jù)，因而，從SI端子移位輸入″010″時(shí)，觸發(fā)器30、31、32的輸出成為″111″。該狀態(tài)中，SI端子的下一個(gè)測(cè)試數(shù)據(jù)通過(guò)反相器40反相，傳送到RAM91的輸入端子DI0，觸發(fā)器30的輸出的數(shù)據(jù)″1″通過(guò)反相器41反相，傳送到RAM91的輸入端子DI1，觸發(fā)器31的輸出的數(shù)據(jù)″1″通過(guò)反相器42反相，傳送到RAM91的輸入端子DI2。
接著，若設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，則觸發(fā)器32的輸出的數(shù)據(jù)″1″經(jīng)由反相器40傳送到RAM91的輸入端子DI0，RAM91的輸入端子DI0、DI1、DI2的數(shù)據(jù)成為″000″。環(huán)路使能信號(hào)LOOPEN＝1的狀態(tài)下，在每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，通過(guò)反相器40、41、42改變RAM91的輸入端子DI0、DI1、DI2的數(shù)據(jù)，使其反復(fù)″000″的狀態(tài)和″111″的狀態(tài)。設(shè)定期望的測(cè)試數(shù)據(jù)″000″或″111″時(shí)，對(duì)RAM91執(zhí)行寫(xiě)入。該測(cè)試數(shù)據(jù)的RAM91的寫(xiě)入在變更地址的同時(shí)多次重復(fù)進(jìn)行。
對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況與實(shí)施例6相同。該場(chǎng)合，環(huán)路使能信號(hào)LOOPEN的設(shè)定可以是任意的。
另外，該實(shí)施例7中，對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)，從SI端子移位輸入測(cè)試數(shù)據(jù)，使觸發(fā)器30、31、32的輸出成為″111″，也可以從SI端子移位輸入測(cè)試數(shù)據(jù)，使觸發(fā)器30、31、32的輸出成為″000″。
如上所述，根據(jù)該實(shí)施例7，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，高效進(jìn)行RAM91的測(cè)試，同時(shí)，可獲得通常動(dòng)作時(shí)即使不向觸發(fā)器30、31、32提供時(shí)鐘也可完成測(cè)試的效果。
另外，根據(jù)該實(shí)施例7，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，傳送到RAM91的輸入端子DI0～DI2的數(shù)據(jù)在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
實(shí)施例8圖8是本發(fā)明實(shí)施例8的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例8中，如圖8所示，在實(shí)施例7的圖7中追加用以在短時(shí)間內(nèi)監(jiān)視從RAM91輸出的測(cè)試結(jié)果的數(shù)據(jù)的門(mén)電路110。該門(mén)電路110用以檢測(cè)選擇器60、61、62的輸出的數(shù)據(jù)是同一值。圖8中，使用AND門(mén)作為門(mén)電路110，但是也可以使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例7相同。另外，通過(guò)RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例7相同。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62傳送到門(mén)電路110的輸入。此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若為″111″，則門(mén)電路110輸出的監(jiān)視信號(hào)MONI成為″1″，若測(cè)試結(jié)果的數(shù)據(jù)不是″111″，則監(jiān)視信號(hào)MONI成為″0″。從而，如果檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。
另外，來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)由反相器40、41、42反相，提供給RAM91的輸入端子DI0、DI1、DI2。接著，將該測(cè)試結(jié)果的反相數(shù)據(jù)寫(xiě)入RAM91的同時(shí)，若向觸發(fā)器30、31、32提供時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的反相數(shù)據(jù)。
接著，若設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，則觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的反相數(shù)據(jù)分別經(jīng)由選擇器60、61、62傳送到門(mén)電路110的輸入。測(cè)試結(jié)果的數(shù)據(jù)若為″000″，則門(mén)電路110的輸入成為″111″，門(mén)電路110輸出的監(jiān)視信號(hào)MONI成為″1″，若測(cè)試結(jié)果的數(shù)據(jù)不是″000″，則監(jiān)視信號(hào)MONI成為″0″。從而，通過(guò)檢查監(jiān)視信號(hào)MONI，即使不從SO端子移位輸出也可判定RAM91的輸出端子DO0、DO1、DO2輸出的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。另外，該RAM91的讀出及寫(xiě)入測(cè)試在變更地址的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例8，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，高效進(jìn)行RAM91的測(cè)試，同時(shí)，可獲得通常動(dòng)作時(shí)即使不向觸發(fā)器30、31、32提供時(shí)鐘也可完成測(cè)試的效果。
另外，根據(jù)該實(shí)施例8，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，RAM91的輸入端子DI0～DI2在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例8，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
實(shí)施例9圖9是本發(fā)明實(shí)施例9的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例9中，如圖9所示，將實(shí)施例8的圖8中的門(mén)電路110作為門(mén)電路111，從選擇器60、61、62的輸出側(cè)向反相器40、41、42的輸出側(cè)移動(dòng)。該門(mén)電路111用以檢測(cè)反相器40、41、42的輸出的數(shù)據(jù)是同一值。圖9中，作為門(mén)電路111使用AND門(mén)，但是也可使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例7相同。另外，通過(guò)RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例7相同。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62由反相器40、41、42反相，傳送到門(mén)電路111的輸入。此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若為″000″，則門(mén)電路111輸出的監(jiān)視信號(hào)MONI成為″1″，若測(cè)試結(jié)果的數(shù)據(jù)不是″000″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。
另外，來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)由反相器40、41、42反相，提供給RAM91的輸入端子DI0、DI1、DI2。接著，將該測(cè)試結(jié)果的反相數(shù)據(jù)寫(xiě)入RAM91的同時(shí)，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的反相數(shù)據(jù)。
接著，若設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，則觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的反相數(shù)據(jù)分別傳送到選擇器60、61、62。選擇器60、61、62的輸出的測(cè)試結(jié)果的反相數(shù)據(jù)由反相器40、41、42再反相，傳送到門(mén)電路111的輸入。測(cè)試結(jié)果的數(shù)據(jù)若為″111″，則門(mén)電路111的輸入成為″111″，門(mén)電路111輸出的監(jiān)視信號(hào)MONI成為″1″，若測(cè)試結(jié)果的數(shù)據(jù)不是″111″，則監(jiān)視信號(hào)MONI成為″0″。從而，通過(guò)檢查監(jiān)視信號(hào)MONI，即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。另外，RAM91的讀出及寫(xiě)入測(cè)試在變更地址的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例9，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，高效進(jìn)行RAM91的測(cè)試，同時(shí)，可獲得通常動(dòng)作時(shí)即使不向觸發(fā)器30、31、32提供時(shí)鐘也可完成測(cè)試的效果。
另外，根據(jù)該實(shí)施例9，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，RAM91的輸入端子DI0～DI2在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例9，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
實(shí)施例10
圖10是本發(fā)明實(shí)施例10的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例10中，如圖10所示，將實(shí)施例8的圖8中的門(mén)電路110作為門(mén)電路112從選擇器60、61、62的輸出側(cè)向選擇器10、11、12的輸出側(cè)移動(dòng)。該門(mén)電路112用以檢測(cè)選擇器10、11、12的輸出的數(shù)據(jù)是同一值。圖10中，使用AND門(mén)作為門(mén)電路112，但是也可以使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例7相同。另外，通過(guò)RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例7相同。而且，對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況中，除了門(mén)電路112通過(guò)從選擇器10、11、12輸出的數(shù)據(jù)來(lái)判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是″000″還是″111″以外，其他與實(shí)施例9相同。
如上所述，根據(jù)該實(shí)施例10，可獲得與實(shí)施例9相同的效果。
實(shí)施例11圖11是本發(fā)明實(shí)施例11的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例11中，如圖11所示，將實(shí)施例8的圖8中的門(mén)電路110作為門(mén)電路113從選擇器60、61、62的輸出側(cè)向觸發(fā)器30、31、32的輸出側(cè)移動(dòng)。該門(mén)電路113用以檢測(cè)觸發(fā)器30、31、32的輸出的數(shù)據(jù)是同一值。圖11中，使用AND門(mén)作為門(mén)電路113，但是也可以使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例7相同。另外，通過(guò)RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例7相同。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)向RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62及選擇器10、11、12，由反相器40、41、42反相，測(cè)試結(jié)果的反相數(shù)據(jù)傳送到觸發(fā)器30、31、32的輸入及RAM91的輸入端子DI0、DI1、DI2。
接著，將測(cè)試結(jié)果的反相數(shù)據(jù)寫(xiě)入RAM91的同時(shí)，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的反相數(shù)據(jù)，測(cè)試結(jié)果的反相數(shù)據(jù)傳送到門(mén)電路113的輸入。
此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若為″000″，則觸發(fā)器30、31、32的輸出數(shù)據(jù)是″111″，門(mén)電路113輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″000″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可以判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。
接著，若設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，則觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的反相數(shù)據(jù)分別傳送到選擇器60、61、62。選擇器60、61、62的輸出的測(cè)試結(jié)果的反相數(shù)據(jù)通過(guò)反相器40、41、42再反相，成為測(cè)試結(jié)果的數(shù)據(jù)，經(jīng)由選擇器10、11、12傳送到觸發(fā)器30、31、32的輸入。接著，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)測(cè)試結(jié)果的數(shù)據(jù)，并傳送到門(mén)電路113的輸入。
測(cè)試結(jié)果的數(shù)據(jù)若是″111″，則門(mén)電路113的輸入成為″111″，門(mén)電路111輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″111″，則監(jiān)視信號(hào)MONI成為″0″。這樣，通過(guò)檢查監(jiān)視信號(hào)MONI，即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否是″111″。另外，RAM91的讀出及寫(xiě)入測(cè)試在變更地址的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例11，可獲得與實(shí)施例9相同的效果。
實(shí)施例12圖12是本發(fā)明實(shí)施例12的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。實(shí)施例4的圖4中，觸發(fā)器30、31、32的輸入與選擇器10、11、12的輸出連接，而該實(shí)施例12中，如圖12所示，觸發(fā)器30、31、32的輸入與選擇器60、61、62的輸出連接，觸發(fā)器30、31、32的輸出與邏輯部81連接，在從選擇器12的輸出到SO端子之間，追加觸發(fā)器33。從而，在通常動(dòng)作時(shí)，不增加電路規(guī)模就可以將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的功能塊90的輸出寄存器。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。邏輯部80輸出的數(shù)據(jù)由選擇器10、11、12選擇，直接向功能塊90的輸入端子DI0、DI1、DI2輸入。
來(lái)自功能塊90的輸出端子DO0、DO1、DO2的數(shù)據(jù)由選擇器60、61、62選擇，傳送到觸發(fā)器30、31、32的輸入，由于觸發(fā)器30、31、32的輸出與邏輯部81連接，因而，通常動(dòng)作時(shí)，功能塊90和觸發(fā)器30、31、32成為插入邏輯部80、81間的狀態(tài)，通過(guò)向觸發(fā)器30、31、32提供時(shí)鐘，執(zhí)行規(guī)定的運(yùn)算和數(shù)據(jù)處理。此時(shí)，觸發(fā)器30、31、32作為功能塊90的輸出寄存器動(dòng)作。
執(zhí)行邏輯部80、81的掃描測(cè)試時(shí)，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。該狀態(tài)中功能塊90被旁路，掃描路徑成為插入邏輯部80和邏輯部81間的狀態(tài)。在該狀態(tài)下，控制移位模式信號(hào)SM，執(zhí)行邏輯部80、81的掃描測(cè)試。
執(zhí)行邏輯部81的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器30、31、32提供3次時(shí)鐘(也可向觸發(fā)器33提供)，則來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)通過(guò)串行移位動(dòng)作存儲(chǔ)到觸發(fā)器30、31、32。
該觸發(fā)器30、31、32輸出的3比特的測(cè)試數(shù)據(jù)輸入邏輯部81，邏輯部81執(zhí)行期望的動(dòng)作。邏輯部81的輸出與未圖示的其他掃描路徑和LSI的輸出緩沖器連接，用傳統(tǒng)的方法測(cè)試。
說(shuō)明執(zhí)行邏輯部80的掃描測(cè)試的情況。邏輯部80的輸入與未圖示其他掃描總線的觸發(fā)器輸出和LSI的輸入緩沖器連接，用傳統(tǒng)的方法提供測(cè)試數(shù)據(jù)。根據(jù)該測(cè)試數(shù)據(jù)，邏輯部80執(zhí)行期望的動(dòng)作，邏輯部80的測(cè)試結(jié)果的輸出傳送到選擇器10、11、12的″0″輸入端。設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，若向觸發(fā)器31、32、33提供1次時(shí)鐘(也可向觸發(fā)器30提供)，則來(lái)自邏輯部80的測(cè)試結(jié)果的3比特的數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器31、32、33。此時(shí)，觸發(fā)器33存儲(chǔ)的1比特的數(shù)據(jù)向SO端子輸出。
接著，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器31、32、33提供2次時(shí)鐘(也可向觸發(fā)器30提供)，則觸發(fā)器31、32存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。該場(chǎng)合，對(duì)邏輯部81的下一個(gè)測(cè)試數(shù)據(jù)可以從SI端子存儲(chǔ)到觸發(fā)器30、31。另外，該邏輯部80和邏輯部81的掃描測(cè)試在變更輸入的測(cè)試數(shù)據(jù)的同時(shí)多次重復(fù)進(jìn)行。
執(zhí)行功能塊90的測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。若向觸發(fā)器30、31、32提供3次時(shí)鐘(也可提供給觸發(fā)器33)，則通過(guò)串行移位動(dòng)作，將來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。
該觸發(fā)器30、31、32存儲(chǔ)的3比特的測(cè)試數(shù)據(jù)由選擇器10、11、12選擇，輸入到功能塊90的輸入端子DI0、DI1、D12。功能塊90執(zhí)行期望的動(dòng)作(若必要?jiǎng)t提供時(shí)鐘)，將測(cè)試結(jié)果的數(shù)據(jù)向功能塊90的輸出端子DO0、DO1、DO2輸出。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自功能塊90的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，若向觸發(fā)器31、32、33提供3次時(shí)鐘(也可提供給觸發(fā)器30)，則觸發(fā)器30、31、32存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。另外，該功能塊90的測(cè)試在變更從SI端子輸入的測(cè)試數(shù)據(jù)的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例12，在不增大測(cè)試電路的規(guī)模的情況下可單獨(dú)測(cè)試功能塊90，同時(shí)，在通常動(dòng)作時(shí)，在不增加電路規(guī)模的情況下，具有將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的功能塊90的輸出寄存器的效果。
實(shí)施例13圖13是本發(fā)明實(shí)施例13的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。實(shí)施例8的圖8中，觸發(fā)器30、31、32的輸入與選擇器10、11、12的輸出連接，而該實(shí)施例13中，如圖13所示，觸發(fā)器30、31、32的輸入與選擇器60、61、62的輸出連接，觸發(fā)器30、31、32的輸出與邏輯部81連接，從選擇器12的輸出到SO端子之間追加觸發(fā)器33。從而，通常動(dòng)作時(shí)，不增加電路規(guī)模，可以將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器。圖13中，使用AND門(mén)作為門(mén)電路110，但是也可以使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)，設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。邏輯部80輸出的數(shù)據(jù)由選擇器10、11、12選擇，直接向RAM91的輸入端子DI0、DI1、D12輸入。
來(lái)自RAM91的輸出端子DO0、DO1、DO2的數(shù)據(jù)由選擇器60、61、62選擇，傳送到觸發(fā)器30、31、32的輸入，將觸發(fā)器30、31、32的輸出與邏輯部81連接，因而，通常動(dòng)作時(shí)，RAM91和觸發(fā)器30、31、32成為插入邏輯部80、81間的狀態(tài)，通過(guò)向觸發(fā)器30、31、32提供時(shí)鐘，執(zhí)行規(guī)定的運(yùn)算和數(shù)據(jù)處理。此時(shí)，觸發(fā)器30、31、32作為RAM91的輸出寄存器動(dòng)作。
另外，在邏輯部80、81的掃描測(cè)試時(shí)，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，將選擇器100切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。該狀態(tài)中，RAM91被旁路，掃描路徑成為插入邏輯部80和邏輯部81間的狀態(tài)。在該狀態(tài)下，控制移位模式信號(hào)SM，執(zhí)行邏輯部80、81的掃描測(cè)試。
執(zhí)行邏輯部81的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器30、31、32提供3次時(shí)鐘(也可提供給觸發(fā)器33)，則來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)通過(guò)串行移位動(dòng)作存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，考慮到插入串行移位通路的反相器40、41、42，有必要提供適當(dāng)?shù)臏y(cè)試數(shù)據(jù)。
該觸發(fā)器30、31、32輸出的3比特的測(cè)試數(shù)據(jù)向邏輯部81輸入，邏輯部81執(zhí)行期望的動(dòng)作。邏輯部81的輸出與未圖示的其他掃描路徑和LSI的輸出緩沖器連接，用傳統(tǒng)的方法測(cè)試。
說(shuō)明執(zhí)行邏輯部80的掃描測(cè)試的情況。邏輯部80的輸入與未圖示的其他掃描路徑的觸發(fā)器輸出和LSI的輸入緩沖器連接，用傳統(tǒng)的方法提供測(cè)試測(cè)試數(shù)據(jù)。根據(jù)該測(cè)試數(shù)據(jù)，邏輯部80執(zhí)行期望的動(dòng)作，邏輯部80的測(cè)試結(jié)果的輸出傳送到選擇器10、11、12的″0″輸入端。設(shè)定移位模式信號(hào)SM＝0，將選擇器10、11、12切換到″0″輸入端，若向觸發(fā)器31、32、33提供1次時(shí)鐘(也可提供給觸發(fā)器30)，則來(lái)自邏輯部80的測(cè)試結(jié)果的3比特的數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器31、32、33。此時(shí)，觸發(fā)器33存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，若向觸發(fā)器31、32、33提供2次時(shí)鐘(也可提供給觸發(fā)器30)，則觸發(fā)器31、32存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。該場(chǎng)合，對(duì)邏輯部81的下一個(gè)測(cè)試數(shù)據(jù)也可從SI端子存儲(chǔ)到觸發(fā)器30、31。另外，此時(shí)，需要對(duì)串行移位通路插入的反相器40、41、42考慮給予適當(dāng)?shù)臏y(cè)試數(shù)據(jù)。另外，該邏輯部80和邏輯部81的掃描測(cè)試在變更輸入的測(cè)試數(shù)據(jù)的同時(shí)多次重復(fù)進(jìn)行。
說(shuō)明RAM91的測(cè)試的情況。首先，說(shuō)明對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，將選擇器100切換到″0″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。
若向觸發(fā)器30、31、32提供3次時(shí)鐘，則通過(guò)串行移位動(dòng)作，來(lái)自SI端子的3比特的測(cè)試數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32。但是，由于觸發(fā)器31中存儲(chǔ)反相的測(cè)試數(shù)據(jù)存儲(chǔ)，因而，從SI端子移位輸入″101″時(shí)，觸發(fā)器30、31、32的輸出成為″111″。觸發(fā)器30、31、32的輸出通過(guò)反相器40、41、42反相，由選擇器10、11、12選擇，數(shù)據(jù)″000″傳送到RAM91的輸入端子DI0、DI1、DI2。
接著，設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，在每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，通過(guò)反相器40、41、42改變RAM91的輸入端子DI0、DI1、DI2的數(shù)據(jù)，使其在″000″的狀態(tài)和″111″的狀態(tài)反復(fù)。設(shè)定期望的測(cè)試數(shù)據(jù)″000″或″111″時(shí)，對(duì)RAM91執(zhí)行寫(xiě)入。該測(cè)試數(shù)據(jù)的RAM91的寫(xiě)入在變更地址的同時(shí)多次重復(fù)進(jìn)行。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62傳送到門(mén)電路110的輸入。此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若為″111″，則門(mén)電路110輸出的監(jiān)視信號(hào)MONI成為″1″，若測(cè)試結(jié)果的數(shù)據(jù)不是″111″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。
接著，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的數(shù)據(jù)。接著，若設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，則觸發(fā)器30、31、32存儲(chǔ)的數(shù)據(jù)由反相器42、40、41反相，由選擇器12、10、11選擇，傳送到RAM91的輸入端子DI2、DI0、DI1，同時(shí)，傳送到選擇器60、61、62的″1″輸入端。該場(chǎng)合，觸發(fā)器32存儲(chǔ)的數(shù)據(jù)經(jīng)由選擇器100的″1″輸入端。
此時(shí)，RAM91的測(cè)試結(jié)果的數(shù)據(jù)若是″000″，則門(mén)電路110輸出的監(jiān)視信號(hào)MONI成為″1″，若RAM91的測(cè)試結(jié)果的數(shù)據(jù)不是″000″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。
接著，將該測(cè)試結(jié)果的反相數(shù)據(jù)(無(wú)故障時(shí)為″000″或″111″)寫(xiě)入RAM91。另外，該RAM91的讀出及寫(xiě)入測(cè)試在變更地址的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例13，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，可獲得高效進(jìn)行RAM91的測(cè)試的效果。
另外，根據(jù)該實(shí)施例13，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，RAM91的輸入端子DI0～DI2在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例13，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例13，在通常動(dòng)作時(shí)不增加電路規(guī)模的情況下，具有可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器的效果。
實(shí)施例14圖14是本發(fā)明實(shí)施例14的半導(dǎo)體集成電路裝置的構(gòu)成示電路圖。該實(shí)施例14中，如圖14所示，將實(shí)施例13的圖13中的門(mén)電路110作為門(mén)電路114從選擇器60、61、62的輸出側(cè)向反相器40、41、42的輸出側(cè)移動(dòng)。該門(mén)電路114用以檢測(cè)反相器40、41、42的輸出的數(shù)據(jù)是同一值，也可考慮該情況執(zhí)行RAM91的測(cè)試。圖14中，使用AND門(mén)作為門(mén)電路114，但是也可使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。另外，圖14中，與圖13相同，可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例13相同。另外，用RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例13相同。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62傳送到觸發(fā)器30、31、32的輸入。若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的數(shù)據(jù)。觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的數(shù)據(jù)通過(guò)反相器40、41、42反相，傳送到門(mén)電路114的輸入。
此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若是″000″，則門(mén)電路114輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″000″，監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，向RAM91寫(xiě)入測(cè)試結(jié)果的反相數(shù)據(jù)，同時(shí)，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)的數(shù)據(jù)通過(guò)反相器42、40、41反相，由選擇器12、10、11選擇，經(jīng)由選擇器60、61、62的″1″輸入端，加載到觸發(fā)器30、31、32并輸出。該場(chǎng)合，觸發(fā)器32存儲(chǔ)的數(shù)據(jù)經(jīng)由選擇器100的″1″輸入端。
由于觸發(fā)器30、31、32的輸出數(shù)據(jù)由反相器40、41、42反相，傳送到門(mén)電路114的輸入，因而，觸發(fā)器30、31、32的輸出為″000″(測(cè)試結(jié)果的數(shù)據(jù)是″111″)的場(chǎng)合，門(mén)電路114輸出的監(jiān)視信號(hào)MONI成為″1″，RAM91的測(cè)試結(jié)果的數(shù)據(jù)若不是″111″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。另外，該RAM91的讀出及寫(xiě)入測(cè)試在地址變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例14，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，可獲得高效進(jìn)行RAM91的測(cè)試的效果。
另外，根據(jù)該實(shí)施例14，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，RAM91的輸入端子DI0～DI2在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例14，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111 ″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例14，在通常動(dòng)作時(shí)不增加電路規(guī)模的情況下，具有可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器的效果。
實(shí)施例15圖15是本發(fā)明實(shí)施例15的半導(dǎo)體集成電路裝置的構(gòu)成示電路圖。該實(shí)施例15中，如圖15所示，將實(shí)施例13的圖13中的門(mén)電路110作為門(mén)電路115從選擇器60、61、62的輸出側(cè)向選擇器10、11、12的輸出側(cè)移動(dòng)。該門(mén)電路115用以檢測(cè)選擇器10、11、12的輸出的數(shù)據(jù)是同一值，也可考慮該情況執(zhí)行RAM91的測(cè)試。圖15中，使用AND門(mén)作為門(mén)電路115，但是也可使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。另外，圖15中，與圖13相同，可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例13相同。另外，用RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例13相同。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62傳送到觸發(fā)器30、31、32的輸入。若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的數(shù)據(jù)。觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的數(shù)據(jù)通過(guò)反相器40、41、42反相，經(jīng)由選擇器10、11、12傳送到門(mén)電路115的輸入。
此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若是″000″，則門(mén)電路115輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″000″，監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，向RAM91寫(xiě)入測(cè)試結(jié)果的反相數(shù)據(jù)，同時(shí)，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)的數(shù)據(jù)通過(guò)反相器42、40、41反相，由選擇器12、10、11選擇，經(jīng)由選擇器60、61、62的″1″輸入端，加載到觸發(fā)器30、31、32并輸出。該場(chǎng)合，觸發(fā)器32存儲(chǔ)的數(shù)據(jù)經(jīng)由選擇器100的″1″輸入端。
由于觸發(fā)器30、31、32的輸出數(shù)據(jù)由反相器40、41、42反相，經(jīng)由選擇器10、11、12傳送到門(mén)電路115的輸入，因而，觸發(fā)器30、31、32的輸出為″000″(測(cè)試結(jié)果的數(shù)據(jù)是″111″)的場(chǎng)合，門(mén)電路115輸出的監(jiān)視信號(hào)MONI成為″1″，RAM91的測(cè)試結(jié)果的數(shù)據(jù)若不是″111″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。另外，該RAM91的讀出及寫(xiě)入測(cè)試在地址變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例15，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，可獲得高效進(jìn)行RAM91的測(cè)試的效果。
另外，根據(jù)該實(shí)施例15，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，RAM91的輸入端子DI0～DI2在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例15，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例15，在通常動(dòng)作時(shí)不增加電路規(guī)模的情況下，具有可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器的效果。
實(shí)施例16圖16是本發(fā)明實(shí)施例16的半導(dǎo)體集成電路裝置的構(gòu)成示電路圖。該實(shí)施例16中，如圖16所示，將實(shí)施例13的圖13中的門(mén)電路110作為門(mén)電路116從選擇器60、61、62的輸出側(cè)向觸發(fā)器30、31、32的輸出側(cè)移動(dòng)。該門(mén)電路116用以檢測(cè)觸發(fā)器30、31、32的輸出的數(shù)據(jù)是同一值，也可考慮該情況執(zhí)行RAM91的測(cè)試。圖16中，使用AND門(mén)作為門(mén)電路116，但是也可使用NAND門(mén)、OR門(mén)、NOR門(mén)之一。另外，圖16中，與圖13相同，可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)及邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作與實(shí)施例13相同。另外，用RAM91的測(cè)試對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作也與實(shí)施例13相同。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，將選擇器100切換到″1″輸入端，設(shè)定移位模式信號(hào)SM＝1，將選擇器10、11、12切換到″1″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2＝0，將選擇器60、61、62切換到″0″輸入端。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由選擇器60、61、62傳送到觸發(fā)器30、31、32的輸入。若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的數(shù)據(jù)。觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的數(shù)據(jù)傳送到門(mén)電路116的輸入。
此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若是″111″，則門(mén)電路116輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″111″，監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。
接著，設(shè)定測(cè)試模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端，向RAM91寫(xiě)入測(cè)試結(jié)果的反相數(shù)據(jù)，同時(shí)，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則觸發(fā)器30、31、32存儲(chǔ)的數(shù)據(jù)通過(guò)反相器42、40、41反相，由選擇器12、10、11選擇，經(jīng)由選擇器60、61、62的″1″輸入端，加載到觸發(fā)器30、31、32并輸出。該場(chǎng)合，觸發(fā)器32存儲(chǔ)的數(shù)據(jù)經(jīng)由選擇器100的″1″輸入端。
由于觸發(fā)器30、31、32的輸出數(shù)據(jù)傳送到門(mén)電路116的輸入，因而，觸發(fā)器30、31、32的輸出為″111″(測(cè)試結(jié)果的數(shù)據(jù)是″000″)的場(chǎng)合，門(mén)電路116輸出的監(jiān)視信號(hào)MONI成為″1″，RAM91的測(cè)試結(jié)果的數(shù)據(jù)若不是″000″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，則即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。另外，該RAM91的讀出及寫(xiě)入測(cè)試在地址變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例16，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，可以在1個(gè)時(shí)鐘周期將寫(xiě)入RAM91的測(cè)試數(shù)據(jù)切換成全0(″000″)或全1(″111″)，可獲得高效進(jìn)行RAM91的測(cè)試的效果。
另外，根據(jù)該實(shí)施例16，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，從SI端子移位輸入使觸發(fā)器30、31、32成為″111″或″000″的測(cè)試數(shù)據(jù)，然后，若切換到環(huán)路使能信號(hào)LOOPEN＝1，則每次向觸發(fā)器30、31、32提供時(shí)鐘時(shí)，RAM91的輸入端子DI0～DI2在″111″和″000″的狀態(tài)交互反復(fù)，因而，不必從SI端子重新提供測(cè)試數(shù)據(jù)，獲得可容易執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例16，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
而且，根據(jù)該實(shí)施例16，在通常動(dòng)作時(shí)不增加電路規(guī)模的情況下，具有可將觸發(fā)器30、31、32用作通常動(dòng)作時(shí)的RAM91的輸出寄存器的效果。
實(shí)施例17圖17是本發(fā)明實(shí)施例17的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例17中，如圖17所示，將實(shí)施例8的圖8中的選擇器10、11、12及選擇器60、61、62變更成AND-OR復(fù)合門(mén)型選擇器10a、11a、12a及AND-OR復(fù)合門(mén)型選擇器60a、61a、62a，AND-OR復(fù)合門(mén)型選擇器10a、11a、12a由移位模式信號(hào)SMA，SMB控制，復(fù)合門(mén)型選擇器60a、61a、62a由測(cè)試模式信號(hào)TEST2A、2B控制。
接著說(shuō)明動(dòng)作。
通常動(dòng)作時(shí)的動(dòng)作與實(shí)施例8基本相同。但是，圖17中，設(shè)定移位模式信號(hào)SMA＝0、移位模式信號(hào)SMB＝1，AND-OR復(fù)合門(mén)型選擇器10a、11a、12a選擇邏輯80的輸出，設(shè)定測(cè)試模式信號(hào)TEST2A＝0、測(cè)試模式信號(hào)TEST2B＝1，復(fù)合門(mén)型選擇器60a、61a、62a選擇RAM91的輸出，從而，RAM91成為插入邏輯部80和邏輯部81間的狀態(tài)。另外，通常動(dòng)作時(shí)，也可不向觸發(fā)器30、31、32提供時(shí)鐘。
在邏輯部80、81的掃描測(cè)試時(shí)的動(dòng)作也與實(shí)施例8基本相同。但是，圖17中，設(shè)定環(huán)路使能信號(hào)LOOPEN＝0，將選擇器100切換到″0″輸入端，設(shè)定測(cè)試模式信號(hào)TEST2A＝1、測(cè)試模式信號(hào)TEST2B＝0，復(fù)合門(mén)型選擇器60a、61a、62a選擇掃描路徑，從而，RAM91被旁路，掃描總線成為插入邏輯部80和邏輯部81間的狀態(tài)。在該狀態(tài)下，控制移位模式信號(hào)SMA、SMB，執(zhí)行邏輯部80、81的掃描測(cè)試。
執(zhí)行邏輯部81的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SMA＝1、移位模式信號(hào)SMB＝0，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則來(lái)自SI端子的2比特的測(cè)試數(shù)據(jù)通過(guò)串行移位動(dòng)作存儲(chǔ)到觸發(fā)器30、31。
由于設(shè)定測(cè)試模式信號(hào)TEST2A＝1，因而，SI端子的下1比特的測(cè)試數(shù)據(jù)由復(fù)合門(mén)型選擇器60a選擇，向邏輯部81輸入，觸發(fā)器30、31存儲(chǔ)的各1比特的測(cè)試數(shù)據(jù)分別由復(fù)合門(mén)型選擇器61a，62a選擇，向邏輯部81輸入，根據(jù)合計(jì)3比特的測(cè)試數(shù)據(jù)，執(zhí)行邏輯部81的掃描測(cè)試。
執(zhí)行邏輯部80的掃描測(cè)試時(shí)，設(shè)定移位模式信號(hào)SMA＝0、移位模式信號(hào)SMB＝1，若向觸發(fā)器30、31、32提供1次時(shí)鐘，則來(lái)自輸入了測(cè)試數(shù)據(jù)的邏輯部80的測(cè)試結(jié)果的3比特的數(shù)據(jù)分別存儲(chǔ)到觸發(fā)器30、31、32。此時(shí)，觸發(fā)器32存儲(chǔ)的1比特的數(shù)據(jù)從SO端子輸出。
接著，設(shè)定移位模式信號(hào)SMA＝1、移位模式信號(hào)SMB＝0，若向觸發(fā)器30、31、32提供2次時(shí)鐘，則觸發(fā)器30、31存儲(chǔ)的各1比特的數(shù)據(jù)從SO端子移位輸出，確認(rèn)合計(jì)3比特的數(shù)據(jù)的內(nèi)容。該場(chǎng)合，對(duì)邏輯部81的下一個(gè)測(cè)試數(shù)據(jù)可從SI端子存儲(chǔ)到觸發(fā)器30、31。另外，該邏輯部80和邏輯部81的掃描測(cè)試在變更輸入的測(cè)試數(shù)據(jù)的同時(shí)多次重復(fù)進(jìn)行。
在RAM91的測(cè)試時(shí)，通過(guò)活用移位模式信號(hào)SMA＝0、SMB＝0的狀態(tài)及測(cè)試模式信號(hào)TEST2A＝0、TEST2B＝0的狀態(tài)，可容易地控制RAM91的寫(xiě)入數(shù)據(jù)。具體地說(shuō)，通過(guò)設(shè)定移位模式信號(hào)SMA＝0、SMB＝0，可將傳送到RAM91的輸入端子DI0、DI1、DI2的輸入數(shù)據(jù)設(shè)定成″000″的狀態(tài)。另外，通過(guò)設(shè)定移位模式信號(hào)SMA＝1，測(cè)試模式信號(hào)TEST2A＝0，TEST2B＝0，可以將傳送到RAM91的輸入端子DI0、DI1、DI2的輸入數(shù)據(jù)設(shè)定成″111″的狀態(tài)。即，該實(shí)施例17中，掃描路徑的串行移位動(dòng)作的寫(xiě)入數(shù)據(jù)的設(shè)定變得不需要。
說(shuō)明在RAM91的測(cè)試中對(duì)RAM91執(zhí)行初始數(shù)據(jù)的寫(xiě)入測(cè)試時(shí)的動(dòng)作。通過(guò)設(shè)定移位模式信號(hào)SMA＝0、SMB＝0，將傳送到RAM91的輸入端子DI0、DI1、DI2的初始數(shù)據(jù)設(shè)定成″000″的狀態(tài)，執(zhí)行初始數(shù)據(jù)″000″的寫(xiě)入。另外，通過(guò)設(shè)定移位模式信號(hào)SMA＝1，測(cè)試模式信號(hào)TEST2A＝0，TEST2B＝0，將傳送到RAM91的輸入端子DI0、DI1、DI2的初始數(shù)據(jù)設(shè)定成″111″的狀態(tài)，執(zhí)行初始數(shù)據(jù)″111″的寫(xiě)入。另外，該初始數(shù)據(jù)的寫(xiě)入動(dòng)作在變更地址的同時(shí)多次重復(fù)進(jìn)行。
接著，說(shuō)明對(duì)RAM91的特定的地址執(zhí)行讀出及寫(xiě)入測(cè)試的情況。設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，移位模式信號(hào)SMA＝1，SMB＝0，測(cè)試模式信號(hào)TEST2A＝0，測(cè)試模式信號(hào)TEST2B＝1。
若對(duì)RAM91的特定的地址執(zhí)行讀出測(cè)試，則測(cè)試結(jié)果的數(shù)據(jù)從RAM91的輸出端子DO0、DO1、DO2輸出，分別經(jīng)由復(fù)合門(mén)型選擇器60a、61a、62a傳送到門(mén)電路110的輸入。此時(shí)，測(cè)試結(jié)果的數(shù)據(jù)若是″111″，則門(mén)電路110輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″111″，則監(jiān)視信號(hào)MONI成為″0″。從而，若檢查監(jiān)視信號(hào)MONI，即使不從SO端子移位輸出也可判定來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″。
另外，來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)由反相器40、41、42反相，經(jīng)由AND-OR復(fù)合門(mén)型選擇器10a、11a、12a提供給RAM91的輸入端子DI0、DI1、DI2。接著，將該測(cè)試結(jié)果的反相數(shù)據(jù)寫(xiě)入RAM91，同時(shí)，若向觸發(fā)器30、31、32提供時(shí)鐘1次，則觸發(fā)器30、31、32存儲(chǔ)該測(cè)試結(jié)果的反相數(shù)據(jù)。接著，設(shè)定測(cè)試模式信號(hào)TEST2A＝1、測(cè)試模式信號(hào)TEST2B＝0，觸發(fā)器30、31、32存儲(chǔ)的測(cè)試結(jié)果的反相數(shù)據(jù)分別經(jīng)由復(fù)合門(mén)型選擇器60a、61a、62a傳送到門(mén)電路110的輸入。該場(chǎng)合，觸發(fā)器32存儲(chǔ)的數(shù)據(jù)經(jīng)由選擇器100的″1″輸入端。
測(cè)試結(jié)果的數(shù)據(jù)若是″000″，則門(mén)電路110的輸入成為″111″，門(mén)電路110輸出的監(jiān)視信號(hào)MONI成為″1″，測(cè)試結(jié)果的數(shù)據(jù)若不是″000″，則監(jiān)視信號(hào)MONI成為″0″。從而，通過(guò)檢查監(jiān)視信號(hào)MONI，即使不從SO端子移位輸出也可判定RAM91的輸出端子DO0、DO1、DO2輸出的測(cè)試結(jié)果的數(shù)據(jù)是否為″000″。另外，該RAM91的讀出及寫(xiě)入測(cè)試在地址變更的同時(shí)多次重復(fù)進(jìn)行。
如上所述，根據(jù)該實(shí)施例17，可以在不增大測(cè)試電路的規(guī)模的情況下單獨(dú)測(cè)試RAM91，在RAM91的測(cè)試時(shí)，通過(guò)活用移位模式信號(hào)SMA＝0、SMB＝0的狀態(tài)及測(cè)試模式信號(hào)TEST2A＝0、TEST2B＝0的狀態(tài)，掃描路徑的串行移位動(dòng)作的寫(xiě)入數(shù)據(jù)的設(shè)定變得不必要，可容易地控制RAM91的寫(xiě)入數(shù)據(jù)，同時(shí)，在通常動(dòng)作時(shí)，可獲得即使不向觸發(fā)器30、31、32提供時(shí)鐘也可完成測(cè)試的效果。
而且，根據(jù)該實(shí)施例17，通過(guò)僅僅執(zhí)行監(jiān)視信號(hào)MONI的檢查，即使不從SO端子移位輸出也可執(zhí)行來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)是否為″111″的測(cè)試和是否為″000″的測(cè)試，因而可獲得容易地執(zhí)行RAM91的測(cè)試的效果。
實(shí)施例18圖18是本發(fā)明實(shí)施例18的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例18中，如圖18所示，將實(shí)施例17的圖17中的AND-OR復(fù)合門(mén)型選擇器60a、61a、62a變更成AND-NOR復(fù)合門(mén)型選擇器60b、61b、62b，刪除圖17中的掃描路徑中插入的反相器40、41、42，在從AND-NOR復(fù)合門(mén)型選擇器60b、61b、62c的輸出到邏輯部81的通路上追加反相器40a、41a、42a。
接著說(shuō)明動(dòng)作。
由于AND-NOR復(fù)合門(mén)型選擇器60b、61b、62b包含反相器的功能，因而，不需要圖17中插入掃描路徑的反相器40、41、42。另外，為了不使來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)反相后傳送到邏輯部81，將AND-NOR復(fù)合門(mén)型選擇器60b、61b、62b的輸出經(jīng)由反相器40a、41a、42a傳送到邏輯部81。另外，若來(lái)自RAM91的輸出端子DO0、DO1、DO2的測(cè)試結(jié)果的數(shù)據(jù)反相后可以傳送到邏輯部81時(shí)，刪除反相器40a、41a、42a。其他動(dòng)作與實(shí)施例17相同。
如上所述，根據(jù)該實(shí)施例18，可獲得與實(shí)施例17相同的效果。
實(shí)施例19圖19是本發(fā)明實(shí)施例19的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。實(shí)施例8的圖8中，以3比特的RAM91作為對(duì)象，而該實(shí)施例19中，以圖19所示4比特的RAM91a作為對(duì)象。即，將RAM91a的輸入端子作為DI0、DI1、DI2、D13，輸出端子作為DO0、DO1、DO2、DO3，追加選擇器13、選擇器63、觸發(fā)器33、反相器43，令邏輯部80的輸出端子和邏輯部80的輸入端子為4比特，用3個(gè)門(mén)電路110a、110b、110c構(gòu)成實(shí)施例8的圖8中的門(mén)電路110。將門(mén)電路110a的輸入與選擇器60、62的輸出連接，將門(mén)電路110b的輸入與選擇器61、63的輸出連接，將門(mén)電路110c的輸入與門(mén)電路110a、110b的輸出連接，門(mén)電路110c的輸出相當(dāng)于圖8中的門(mén)電路110的輸出。
接著說(shuō)明動(dòng)作。
例如，在RAM91a的測(cè)試時(shí)，在測(cè)試模式信號(hào)TEST2＝0的狀態(tài)下，通過(guò)監(jiān)視門(mén)電路110a的輸出MONIA，可以測(cè)試RAM91a的第偶數(shù)比特的輸出DO0、DO2相關(guān)故障的有無(wú)。同樣，通過(guò)監(jiān)視門(mén)電路110b的輸出MONIB，可測(cè)試RAM91a的第奇數(shù)比特的輸出DO1、DO3相關(guān)故障的有無(wú)。即，實(shí)施例19中，與實(shí)施例8相比，由于追加了可判定RAM91a的故障位置是偶數(shù)比特還是奇數(shù)比特的功能，因而可以對(duì)RAM91a執(zhí)行更詳細(xì)的故障診斷。其他動(dòng)作與實(shí)施例8相同。
如上所述，根據(jù)該實(shí)施例19，除了實(shí)施例8的效果，還可獲得對(duì)RAM91a執(zhí)行更詳細(xì)故障診斷的效果。
實(shí)施例20圖20是本發(fā)明實(shí)施例20的半導(dǎo)體集成電路裝置的結(jié)構(gòu)電路圖。該實(shí)施例20中，如圖20所示，向?qū)嵤├?的圖8追加故障標(biāo)志生成電路(FAIL FLAG GENERATOR)120和OR電路130，可容易地執(zhí)行RAM91的故障診斷。故障標(biāo)志生成電路120由反相器121、AND電路122、OR電路123、AND電路124、觸發(fā)器125構(gòu)成。
圖20所示故障標(biāo)志生成電路120中，對(duì)于比較使能信號(hào)CMPEN，基本上，若在RAM測(cè)試時(shí)期待監(jiān)視信號(hào)MONI＝1時(shí)，設(shè)定比較使能信號(hào)CMPEN＝1，若監(jiān)視信號(hào)MONI不確定時(shí)或期待監(jiān)視信號(hào)MONI＝0時(shí)，設(shè)定比較使能信號(hào)CMPEN＝0，使監(jiān)視信號(hào)MONI的比較動(dòng)作成為屏蔽狀態(tài)。為了實(shí)時(shí)判定故障的有無(wú)，將故障監(jiān)視信號(hào)FAILMONI向例如LS1內(nèi)部搭載的自測(cè)試控制電路輸出。即，在設(shè)定比較使能信號(hào)CMPEN＝1的狀態(tài)下，存在與期待相反的故障時(shí)，監(jiān)視信號(hào)MONI＝0，故障監(jiān)視信號(hào)FAILMONI＝1被輸出。
若設(shè)定復(fù)位信號(hào)RESETL＝0，向觸發(fā)器125提供時(shí)鐘，則觸發(fā)器125復(fù)位成″0″。為了判定RAM的測(cè)試結(jié)果，將故障標(biāo)志信號(hào)FAILFLAG向例如LSI內(nèi)部搭載的自測(cè)試控制電路輸出，如果無(wú)故障，則故障監(jiān)視信號(hào)FAILMONI＝0，如果有故障，則故障監(jiān)視信號(hào)FAILMONI＝1。一旦故障標(biāo)志信號(hào)成為FAILFLAG＝1，用故障標(biāo)志生成電路120內(nèi)設(shè)置的OR電路123保持該狀態(tài)。
OR電路130根據(jù)外部的測(cè)試模式信號(hào)TEST2A或故障標(biāo)志信號(hào)FAILFLAG，輸出對(duì)于選擇器60、61、62的測(cè)試模式信號(hào)TEST2。
接著說(shuō)明動(dòng)作。
在RAM91的故障診斷時(shí)，在復(fù)位信號(hào)RSETL＝0的狀態(tài)下，向故障標(biāo)志生成電路120內(nèi)的觸發(fā)器125提供時(shí)鐘，設(shè)定故障標(biāo)志信號(hào)FAILFLAG＝0。接著，設(shè)定復(fù)位信號(hào)RSETL＝1，執(zhí)行實(shí)施例8的圖8說(shuō)明的RAM91的測(cè)試。
若故障存在，來(lái)自門(mén)電路110的監(jiān)視信號(hào)成為MONI＝0，則AND電路124的輸出成為″1″，若向觸發(fā)器125提供時(shí)鐘，則故障標(biāo)志信號(hào)成為FAILFLAG＝1并輸出的同時(shí)，測(cè)試設(shè)定模式信號(hào)TEST2＝1，將選擇器60、61、62切換到″1″輸入端。此時(shí)，也向觸發(fā)器30、31、32提供時(shí)鐘，存儲(chǔ)故障數(shù)據(jù)。這里，用以取消以后的RAM測(cè)試、以查明故障標(biāo)志信號(hào)FAILFLAG＝1的原因的故障分析動(dòng)作，例如由LSI內(nèi)部搭載的自測(cè)試控制電路執(zhí)行。
在RAM91的測(cè)試的測(cè)試時(shí)，由于移位模式信號(hào)SM＝1，因而，在設(shè)定環(huán)路使能信號(hào)LOOPEN＝1，測(cè)試模式信號(hào)TEST2＝1，移位模式信號(hào)SM＝1的狀態(tài)下，即使也向觸發(fā)器30、31、32提供時(shí)鐘，該故障數(shù)據(jù)也保持在掃描路徑的串行移位通路的3個(gè)觸發(fā)器30、31、32的環(huán)路連接的循環(huán)移位寄存器內(nèi)，從而，如果把握所提供的正確的時(shí)鐘數(shù)，則可以從SO端子移位輸出包含故障數(shù)據(jù)的數(shù)據(jù)，分析是哪個(gè)數(shù)據(jù)比特的故障。
例如，說(shuō)明按照RAM91的第0、第1、第2、第3...地址的順序執(zhí)行測(cè)試的情況。若在第1地址檢測(cè)出最初的故障后，則故障標(biāo)志信號(hào)FAILFLAG＝1，轉(zhuǎn)移到故障分析動(dòng)作。包含有與3個(gè)觸發(fā)器30、31、32的環(huán)路連接的循環(huán)移位寄存器內(nèi)保持的故障數(shù)據(jù)的數(shù)據(jù)從SO端子移位輸出。
執(zhí)行檢測(cè)第2個(gè)故障的測(cè)試時(shí)，從對(duì)故障標(biāo)志信號(hào)FAILFLAG復(fù)位的動(dòng)作開(kāi)始。但是，在第0地址、第1地址的測(cè)試時(shí)，令比較使能信號(hào)CMPEN＝0，使比較動(dòng)作成為屏蔽狀態(tài)。令比較使能信號(hào)CMPEN＝0的控制，例如根據(jù)自測(cè)試控制電路中存儲(chǔ)的最初的故障的地址執(zhí)行。在第0地址、第1地址的測(cè)試時(shí)，由于設(shè)定比較使能信號(hào)CMPEN＝0，因而，與監(jiān)視信號(hào)MONI的值無(wú)關(guān)，故障監(jiān)視信號(hào)FAILMONI強(qiáng)制地成為″0″，成為屏蔽狀態(tài)。
第2地址以下的測(cè)試中，適當(dāng)?shù)乜刂票容^使能信號(hào)CMPEN，進(jìn)行比較動(dòng)作。例如在第3地址中存在第2個(gè)故障時(shí)，在第3地址的測(cè)試時(shí)刻故障標(biāo)志信號(hào)FAILFLAG＝1，在該時(shí)刻轉(zhuǎn)移到故障分析動(dòng)作，包含有與3個(gè)觸發(fā)器30、31、32的環(huán)路連接的循環(huán)移位寄存器內(nèi)保持的故障數(shù)據(jù)的數(shù)據(jù)從SO端子移位輸出。
RAM91為帶冗余功能的RAM時(shí)，可以將這些故障數(shù)據(jù)用作冗余電路的切換控制數(shù)據(jù)。
如上所述，根據(jù)該實(shí)施例20，除了實(shí)施例8的效果外，通過(guò)故障標(biāo)志生成電路120生成故障標(biāo)志信號(hào)FAILFLAG，將RAM91的故障數(shù)據(jù)存儲(chǔ)到觸發(fā)器30、31、32，在測(cè)試結(jié)束后或測(cè)試中斷后，通過(guò)從SO端子移位輸出故障數(shù)據(jù)，可獲得可執(zhí)行與檢測(cè)的故障相關(guān)的詳細(xì)診斷的效果。
另外，本發(fā)明的實(shí)施不必應(yīng)用于所有功能塊90或RAM91的輸入輸出端子，即使是部分應(yīng)用也可獲得效果。例如，功能塊90的輸入端子數(shù)和輸出端子數(shù)不同時(shí)，配合較少的一方以形成對(duì)，也可以實(shí)施本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，包括第1及第2邏輯部；上述第1邏輯部和上述第2邏輯部之間連接的功能塊；具有在上述第1邏輯部的輸出和上述功能塊的輸入之間的并行通路和用以串行傳送數(shù)據(jù)的串行移位通路的掃描路徑，它包括多個(gè)第1選擇器，用以切換上述第1邏輯部的輸出和上述串行移位通路，以便與上述功能塊的輸入連接；多個(gè)觸發(fā)器，存儲(chǔ)上述數(shù)據(jù)；多個(gè)第2選擇器，連接到上述掃描路徑的串行移位通路上，用以切換上述功能塊的輸出和上述串行移位通路，以便與上述第2邏輯部的輸入連接，其特征在于測(cè)試數(shù)據(jù)從上述掃描路徑的串行移位通路經(jīng)由上述第2選擇器提供給上述功能塊，切換上述第2選擇器后，上述功能塊輸出的數(shù)據(jù)經(jīng)由上述第2選擇器輸出。
2.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于串行移位通路上的觸發(fā)器連接到第1邏輯部的輸出和功能塊的輸入間的并行通路之外。
3.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于功能塊是RAM(Random Access Memory隨機(jī)存取存儲(chǔ)器)的場(chǎng)合，在掃描總線的串行移位通路上插入多個(gè)反相器，用以通過(guò)1次移位動(dòng)作將提供給上述RAM的數(shù)據(jù)變更成全0或全1。
4.權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于反相器與第2選擇器的輸出連接。
5.權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于掃描路徑具備用以將串行移位通路的輸出反饋到串行移位通路的輸入的第3選擇器電路。
6.權(quán)利要求5所述的半導(dǎo)體集成電路裝置，其特征在于具備門(mén)電路，用以檢測(cè)經(jīng)由第2選擇器、反相器及第1選擇器之一輸出的來(lái)自功能塊的數(shù)據(jù)是規(guī)定的值。
7.權(quán)利要求5所述的半導(dǎo)體集成電路裝置，其特征在于具備門(mén)電路，用以檢測(cè)觸發(fā)器中存儲(chǔ)的來(lái)自功能塊的數(shù)據(jù)是規(guī)定的值。
8.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于掃描路徑的串行移位通路上的觸發(fā)器的輸入與第2選擇器的輸出連接，上述觸發(fā)器的輸出與第2邏輯部的輸入連接。
9.權(quán)利要求8所述的半導(dǎo)體集成電路裝置，其特征在于當(dāng)功能塊是RAM的場(chǎng)合，包括掃描路徑的串行移位通路上插入的多個(gè)反相器，用以通過(guò)1次移位動(dòng)作將提供給上述RAM的數(shù)據(jù)變更成全0或全1；第3選擇器電路，用以將上述掃描總線的串行移位通路的輸出反饋到上述串行移位通路的輸入；門(mén)電路，用以檢測(cè)經(jīng)由第2選擇器、反相器及第1選擇器之一輸出的來(lái)自上述RAM的數(shù)據(jù)是規(guī)定的值。
10.權(quán)利要求8所述的半導(dǎo)體集成電路裝置，其特征在于當(dāng)功能塊是RAM的場(chǎng)合，包括掃描路徑的串行移位通路上插入的多個(gè)反相器，用以通過(guò)1次移位動(dòng)作將提供給上述RAM的數(shù)據(jù)變更成全0或全1；第3選擇器電路，用以將上述掃描總線的串行移位通路的輸出反饋到上述串行移位通路的輸入；門(mén)電路，用以檢測(cè)觸發(fā)器中存儲(chǔ)的來(lái)自上述RAM的數(shù)據(jù)是規(guī)定的值。
11.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于功能塊是RAM的場(chǎng)合，使用AND-OR復(fù)合門(mén)型選擇器作為第1選擇器及上述第2選擇器。
12.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于功能塊是RAM的場(chǎng)合，使用AND-OR復(fù)合門(mén)型選擇器及AND-NOR復(fù)合門(mén)型選擇器作為第1選擇器及上述第2選擇器。
13.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于功能塊是RAM的場(chǎng)合，包括掃描路徑的串行移位通路上插入的多個(gè)反相器，用以通過(guò)1次移位動(dòng)作將提供給上述RAM的數(shù)據(jù)變更成全0或全1；第3選擇器電路，用以將上述掃描總線的串行移位通路的輸出反饋到上述串行移位通路的輸入；門(mén)電路，用以檢測(cè)經(jīng)由上述掃描路徑輸出的來(lái)自上述RAM的第奇數(shù)比特的數(shù)據(jù)是規(guī)定的值；門(mén)電路，用以檢測(cè)經(jīng)由上述掃描路徑輸出的來(lái)自上述RAM的第偶數(shù)比特的數(shù)據(jù)是規(guī)定的值。
14.權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于功能塊是RAM的場(chǎng)合，包括掃描路徑的串行移位通路上插入的多個(gè)反相器，用以通過(guò)1次移位動(dòng)作將提供給上述RAM的數(shù)據(jù)變更成全0或全1；第3選擇器電路，用以將上述掃描總線的串行移位通路的輸出反饋到上述串行移位通路的輸入；門(mén)電路，用以檢測(cè)經(jīng)由上述掃描路徑輸出的來(lái)自上述RAM的數(shù)據(jù)是規(guī)定的值；故障標(biāo)志生成電路，當(dāng)上述門(mén)電路檢測(cè)出來(lái)自上述RAM的數(shù)據(jù)不是規(guī)定的值時(shí)，輸出用以取消下一次上述RAM的測(cè)試并執(zhí)行故障分析的故障標(biāo)志信號(hào)，同時(shí)將上述第2選擇器切換到上述串行移位通路。
全文摘要
本發(fā)明的半導(dǎo)體集成電路裝置，包括掃描路徑，具有在邏輯部80的輸出和功能塊90的輸入間的并行通路和用以串行傳送數(shù)據(jù)的串行移位通路，由選擇器10、11、12及觸發(fā)器30、31、32構(gòu)成；選擇器60、61、62，與掃描路徑的串行移位通路連接，用以切換功能塊90的輸出和串行移位通路以便與邏輯部81的輸入連接。從SI端子經(jīng)由選擇器60、61、62向功能塊90移位輸入測(cè)試數(shù)據(jù)，切換選擇器60、61、62，輸出從功能塊90輸出的數(shù)據(jù)。從而，不增加測(cè)試電路規(guī)模就可以進(jìn)行功能塊的單獨(dú)測(cè)試。
文檔編號(hào)H01L27/04GK1534687SQ20031012337
公開(kāi)日2004年10月6日 申請(qǐng)日期2003年12月16日 優(yōu)先權(quán)日2002年12月16日
發(fā)明者前野秀史 申請(qǐng)人:株式會(huì)社瑞薩科技