專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，特別涉及一種具有強電介質(zhì)電容器的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
對應(yīng)于高集成化的需求，即使對于構(gòu)成強電介質(zhì)存儲器的FeRAM元件，也要求進一步微細化。為此，正在開發(fā)一種替代平面型而具有層疊結(jié)構(gòu)的FeRAM器件(例如，參照專利文獻1及2)。在實現(xiàn)層疊結(jié)構(gòu)中，為了進一步提高集成度，在形成強電介質(zhì)存儲器單元的電容器部時，采用將下部電極膜、強電介質(zhì)膜、上部電極膜一起進行蝕刻的方法(例如，參照專利文獻2)。
圖1是根據(jù)與本專利申請相同的申請人在日本專利特愿2002-249448中提出的1T1C層疊型強電介質(zhì)存儲器的一個例子。即使在此例子中，在形成下部電極膜111、強電介質(zhì)膜112、上部電極膜113之后，將這三層一起蝕刻，并在MOS晶體管Tr的上方形成有層疊型的強電介質(zhì)電容器101。此外，MOS晶體管Tr一側(cè)的雜質(zhì)擴散區(qū)116通過導(dǎo)電性插頭105a電連接到強電介質(zhì)電容器101的下部電極111，另一側(cè)的雜質(zhì)擴散區(qū)116通過導(dǎo)電性插頭105b、106、108和導(dǎo)電性襯墊107電連接到位線109。MOS晶體管Tr的柵極118仍然作為字線的布線。
在將下部電極膜111、強電介質(zhì)膜112、上部電極膜113一起加工成為電容器形狀時，為了提高面積效率，必須以接近垂直的角度來進行蝕刻。為了獲得這樣的錐度輕的電容器形狀，因此就必須將晶片維持在400℃左右的高溫，并采用化學(xué)反應(yīng)等的高溫蝕刻技術(shù)。
此外，在錐角成為接近垂直的狀態(tài)的同時，必須防止通過側(cè)壁附著物使上部電極和下部電極電接觸，為此，也需要高溫蝕刻等的高度的蝕刻技術(shù)。但是，即使使用這種高溫蝕刻技術(shù)，也難于穩(wěn)定地形成上部電極和下部電極不漏電的電容器。
并且，由于將下部電極膜111、強電介質(zhì)膜112、上部電極膜113一起進行蝕刻，由此，在各電容器單元中就會露出強電介質(zhì)膜112的側(cè)壁。雖然用電容器保護膜104覆蓋加工后的電容器的表面及基板表面，但即使設(shè)置電容器保護膜104，在此后的還原氣氛下進行成膜、熱處理等的工序中，也不能完全防止水分從強電介質(zhì)膜112的側(cè)壁通過保護膜104而侵入。就會產(chǎn)生所謂的由于侵入的氫分子的還原作用而使得電容器的特性容易劣化的問題。在強電介質(zhì)材料使用PZT系列強電介質(zhì)材料的情況下，容易分離出氧且由于含有Pb而產(chǎn)生鉛脫落，因此劣化特別加劇。
存在這樣的電容器的劣化時，即使通過以接近垂直的角度一起蝕刻來實現(xiàn)面積效率的提高，但最終還是導(dǎo)致有效電容器區(qū)域的減少。
通過一起蝕刻而形成強電介質(zhì)電容器101之后，為了連接獨立的上部電極103彼此之間，因此就必須需要構(gòu)成板線103的布線層。
專利文獻1日本專利特開平11-97535號公報專利文獻2日本專利特開平10-308515號公報發(fā)明內(nèi)容在此，本發(fā)明的概括的課題在于，提供一種解決上述課題的新穎且有用的半導(dǎo)體裝置及其制造方法。
本發(fā)明的更具體的目的在于，提供一種具備面積效率高、防止電容器劣化及漏電的可靠性高的強電介質(zhì)電容器的半導(dǎo)體裝置。
本發(fā)明另一具體的目的在于，提供一種不需要高溫蝕刻而降低電容器劣化的半導(dǎo)體裝置的制造方法。
為了實現(xiàn)這樣的目的，在本發(fā)明的第一方面中，半導(dǎo)體裝置的結(jié)構(gòu)包括與在半導(dǎo)體基板上形成的晶體管一側(cè)的雜質(zhì)擴散區(qū)電連接的多個下部電極；覆蓋上述多個下部電極的表面及側(cè)壁面的強電介質(zhì)膜；在上述強電介質(zhì)膜上與下部電極對向配置的上部電極。
根據(jù)本發(fā)明，由于用強電介質(zhì)膜覆蓋下部電極的表面及側(cè)壁面，所以能夠防止因在形成上部電極時所產(chǎn)生的導(dǎo)電性殘渣等而導(dǎo)致下部電極和上部電極短路漏電的情況。此外，由于能夠縮小由下部電極/強電介質(zhì)膜/上部電極的疊層體形成的強電介質(zhì)電容器的基板面內(nèi)方向的間距，所以能夠提高面積效率。
在這樣的半導(dǎo)體裝置中，上述強電介質(zhì)膜還可以構(gòu)成為除規(guī)定區(qū)域之外連續(xù)覆蓋上述多個下部電極的結(jié)構(gòu)。能夠抑制強電介質(zhì)膜側(cè)壁面的露出，能夠有效地防止由強電介質(zhì)膜側(cè)壁的電容器劣化，形成穩(wěn)定的強電介質(zhì)電容器。
此外，在這樣的半導(dǎo)體裝置中，以規(guī)定的間距來配置上述多個下部電極，在下部電極之間的間距設(shè)為W，強電介質(zhì)膜的膜厚設(shè)為TFER時，除了上述規(guī)定區(qū)域之外，以滿足W＜TFER×2來配置下部電極。
在滿足該配置關(guān)系的區(qū)域中，連續(xù)覆蓋下部電極的強電介質(zhì)膜的表面在鄰接的下部電極之間，成為平坦面，且僅在規(guī)定區(qū)域中露出側(cè)壁。通過使露出的側(cè)壁區(qū)域最小，能夠防止因在后工序中的工序劣化的影響引起的電容器劣化。
此外，通過使連續(xù)覆蓋強電介質(zhì)膜的強電介質(zhì)膜的表面成為平坦面，能夠充分降低上部電極的加工殘余。
在這樣的半導(dǎo)體裝置中，還包括與上述晶體管的另一側(cè)雜質(zhì)擴散區(qū)接觸的另一個導(dǎo)電性插頭、和與上述下部電極位于相同的層且覆蓋上述另一個導(dǎo)電性插頭的表面及其周邊的電極襯墊，在上述電極襯墊和上述下部電極的間距設(shè)為Wa，強電介質(zhì)膜的膜厚設(shè)為TFER時，以滿足Wa＜TFER×2來配置電極襯墊。
通過滿足該關(guān)系，覆蓋電極襯墊及鄰接于電極襯墊的下部電極的強電介質(zhì)膜的表面成為平坦面，能夠進一步抑制強電介質(zhì)膜的側(cè)壁的露出。
在這樣的半導(dǎo)體裝置中，上部電極具有板線的形狀，兼作為上部電極和板線。由此，沒必要設(shè)置共通地連接獨立的上部電極的板線。
半導(dǎo)體裝置還包括連接下部電極和上述一側(cè)的雜質(zhì)擴散區(qū)的導(dǎo)電性插頭；插入到導(dǎo)電性插頭和下部電極之間且覆蓋導(dǎo)電性插頭的表面及其周邊的插頭防氧化膜；與插頭防氧化膜位于相同的層且覆蓋上述導(dǎo)電性插頭的表面及其周邊之外的區(qū)域的絕緣膜；插入到絕緣膜和上述強電介質(zhì)膜之間的粘合膜。此時，在插頭防氧化膜的膜厚設(shè)為t1，絕緣膜的膜厚設(shè)為t2，粘合膜的膜厚設(shè)為t3時，滿足t1≥t2+t3的關(guān)系。
由于存在滿足這樣的膜厚關(guān)系的粘合膜，因此強電介質(zhì)膜的粘合性良好且穩(wěn)定地保持，能夠防止膜剝離。
粘合膜例如可以使用鋁氧化膜、鈦氧化膜、PZT膜等。
在本發(fā)明的第二方面中，半導(dǎo)體裝置的制造方法包含以下的工序(a)形成導(dǎo)電性插頭，該導(dǎo)電性插頭與在半導(dǎo)體基板上形成的晶體管一側(cè)的雜質(zhì)擴散區(qū)連接；
(b)以規(guī)定的配置間距來形成電連接于上述導(dǎo)電性插頭的下部電極；(c)在整個面上形成連續(xù)覆蓋上述下部電極的強電介質(zhì)膜；(d)以規(guī)定形狀在上述強電介質(zhì)膜上形成上部電極；(e)僅在規(guī)定的區(qū)域去除上述強電介質(zhì)膜；然后(f)在上述規(guī)定的區(qū)域中，形成與上述晶體管的另一側(cè)雜質(zhì)擴散區(qū)電連接的觸頭。
在該制造方法中，不必將上部電極、強電介質(zhì)膜、下部電極一起蝕刻，還有，能夠最小限度地加工強電介質(zhì)膜。因此，由于最小限度地抑制強電介質(zhì)膜的側(cè)壁露出，因此能夠防止由強電介質(zhì)側(cè)壁的電容器劣化。此外，還能夠消除對成批蝕刻中的上下電極之間的漏電的擔心。
在上述下部電極的形成工序中，在下部電極的配置間距設(shè)為W，上述強電介質(zhì)膜的膜厚設(shè)為TFER時，除上述規(guī)定區(qū)域之外，以滿足W＜TFER×2的方式形成下部電極。
通過以滿足這樣關(guān)系的方式配置下部電極，在除上述規(guī)定區(qū)域之外，使在鄰接的下部電極之間連續(xù)的強電介質(zhì)膜的表面形成為平坦面。因此，在平坦面上也形成上部電極膜，能夠減少上部電極加工時的蝕刻殘渣等的影響。
優(yōu)選地，上部電極的形成工序包含將上部電極加工成板線形狀的工序。由此，不需要另外形成連接獨立的上部電極的板線的工序，能夠簡化工序。
本發(fā)明的其它特征、效果，將通過參照以下的附圖來闡述的詳細說明會變得更加明確。


圖1是表示層疊型強電介質(zhì)存儲器的一個例子的截面圖。
圖2是與本發(fā)明的第一實施方式相關(guān)的半導(dǎo)體裝置的俯視圖。
圖3是圖2中所示的半導(dǎo)體裝置的A-A′截面圖。
圖4A是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其1)的俯視圖，圖4B是圖4A的A-A′截面圖。
圖5是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其2)的截面圖。
圖6A是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其3)的俯視圖，圖6B是圖6A的A-A′截面圖。
圖7A是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其4)的俯視圖，圖7B是圖7A的A-A′截面圖。
圖8是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其5)的截面圖。
圖9是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的第一變形例的截面圖。
圖10是表示第一實施方式的第一變形例的制造工序(其1)的截面圖。
圖11是表示第一實施方式的第一變形例的制造工序(其2)的截面圖。
圖12是表示第一實施方式的第一變形例的制造工序(其3)的截面圖。
圖13是表示第一實施方式的第一變形例的制造工序(其4)的截面圖。
圖14是表示與第一實施方式相關(guān)的半導(dǎo)體裝置的第二變形例的截面圖。
圖15是表示第一實施方式的第二變形例的制造工序(其1)的截面圖。
圖16是表示第一實施方式的第二變形例的制造工序(其2)的截面圖。
圖17是表示第一實施方式的第二變形例的制造工序(其3)的截面圖。
圖18是與本發(fā)明的第二實施方式相關(guān)的半導(dǎo)體裝置的俯視圖。
圖19是圖18中所示的半導(dǎo)體裝置的A-A′截面圖。
圖20是與第二實施方式相關(guān)的半導(dǎo)體裝置的變形例的俯視圖。
圖21是圖20中所示的半導(dǎo)體裝置的A-A′截面圖。
圖22是與本發(fā)明的第三實施方式相關(guān)的半導(dǎo)體裝置的變形例的俯視圖。
圖23是圖22中所示的半導(dǎo)體裝置的A-A′截面圖。
圖24是表示與第三實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其1)的截面圖。
圖25A是表示與第三實施方式相關(guān)的半導(dǎo)體裝置的制造工序(其2)的俯視圖，圖25B是圖25A的A-A′截面圖。
圖26是表示與第三實施方式相關(guān)的半導(dǎo)體裝置的第一變形例的截面圖。
圖27是表示第三實施方式的第一變形例的制造工序(其1)的截面圖。
圖28是表示第三實施方式的第一變形例的制造工序(其2)的截面圖。
圖29是表示與第三實施方式相關(guān)的半導(dǎo)體裝置的第二變形例的截面圖。
其中，附圖標記說明如下11…半導(dǎo)體基板12a、12b…導(dǎo)電性插頭
13、67…位線觸頭14、40…插頭防氧化膜16…雜質(zhì)擴散區(qū) 17…柵極絕緣膜18…柵極(字線) 19…位線20、50…強電介質(zhì)電容器 21…下部電極22…強電介質(zhì)膜 23…上部電極(兼用板線)24…電容器保護膜41…第一絕緣膜42…粘合膜 43…第二絕緣膜53…上部電極63、73…板線Tr…晶體管具體實施方式
下面，參照附圖來說明本發(fā)明的實施方式。
圖2是與本發(fā)明的第一實施方式相關(guān)的半導(dǎo)體裝置的俯視圖，圖3是沿圖2的A-A′線的截面圖。如圖2及圖3所示，與第一實施方式相關(guān)的半導(dǎo)體裝置包括在半導(dǎo)體基板11上形成的晶體管Tr；分別與對應(yīng)的晶體管Tr一側(cè)的擴散區(qū)16電連接的多個下部電極21；除規(guī)定區(qū)域之外連續(xù)覆蓋多個下部電極21的強電介質(zhì)膜22；與下部電極21相對向地位于強電介質(zhì)膜22上的上部電極23，其中，在相互鄰接下部電極21的間距W滿足一定條件的區(qū)域內(nèi)，連續(xù)的強電介質(zhì)膜22具有平坦的表面。由下部電極21、與下部電極21相對應(yīng)的區(qū)域的強電介質(zhì)膜22和與下部電極對向的上部電極23來構(gòu)成強電介質(zhì)電容器20。
強電介質(zhì)電容器20的下部電極21通過導(dǎo)電性插頭12a電連接到晶體管Tr一側(cè)的雜質(zhì)擴散區(qū)16，晶體管Tr另一側(cè)的雜質(zhì)擴散區(qū)16通過導(dǎo)電性插頭12b及位線觸頭13電連接到位線19。
強電介質(zhì)膜22，雖然在位于夾持位線觸頭13的一對強電介質(zhì)電容器20之間是不連續(xù)的，但在除此之外的區(qū)域中，連續(xù)覆蓋鄰接的下部電極21之間。
在鄰接的下部電極21之間的間距設(shè)為W(nm)、強電介質(zhì)膜22的膜厚設(shè)為TFER時，在滿足公式(1)的區(qū)域內(nèi)，強電介質(zhì)膜22的表面成為平坦面。因此，W＜TFER×2(1)除形成位線觸頭13的區(qū)域之外，按照滿足公式(1)來配置鄰接的下部電極21之間的間距，由此連續(xù)覆蓋下部電極21的強電介質(zhì)膜22具有平坦的表面。作為結(jié)果，在強電介質(zhì)膜22上與下部電極21對向形成的上部電極23的表面也成為平坦面。此外，在此，選擇強電介質(zhì)膜22按照與制成的圖形的下部電極21的上面和側(cè)面基本上相同的膜厚來形成膜的成膜條件。
在第一實施方式中，上部電極23不獨立而具有板線的形狀。由于上部電極23還作為板線而起功能，所以不需要追加連接布線。
這樣，在第一實施方式的半導(dǎo)體裝置中，由于強電介質(zhì)電容器20的強電介質(zhì)膜22除了環(huán)繞位線觸頭13的區(qū)域之外，連續(xù)覆蓋下部電極21，因此，能夠最小限度地抑制強電介質(zhì)膜22的側(cè)壁露出。因此，即使經(jīng)過還原氣氛中的各種處理之后，也會減少因鉛脫落等的工序劣化而引起的強電介質(zhì)膜的劣化，提高操作的可靠性。
此外，除了夾持位線觸頭13的區(qū)域之外，按照滿足條件式(1)來設(shè)定鄰接的下部電極21之間的間距和強電介質(zhì)膜22的膜厚，由此，能夠使連續(xù)覆蓋下部電極21的強電介質(zhì)膜22的表面成為沒有階差的平坦面。利用該結(jié)構(gòu)，能夠使上部電極(或板線)23形成時的蝕刻殘渣成為最少，能夠減少短路等的危險。
圖4A～圖8是表示圖2及3中所示的與第一實施方式相關(guān)的半導(dǎo)體裝置的制造工序的圖。
首先，如圖4A及圖4B所示，在形成于半導(dǎo)體基板11的晶體管Tr的上方，形成規(guī)定圖形的下部電極21。圖4A是下部電極形成工序中的俯視圖，圖4B是沿圖4A的A-A′線的截面圖。
在形成下部電極21之前，在半導(dǎo)體基板11上通過柵極絕緣膜17而形成成為字線的一部分的柵極18、且形成雜質(zhì)擴散區(qū)16而制造晶體管Tr，但由于制造這樣的晶體管是任意的，因此在此省略其說明。此外，對于連接于晶體管一側(cè)的雜質(zhì)擴散區(qū)16的導(dǎo)電性插頭12a和后工序中連接于位線的導(dǎo)電性插頭12b的形成，也由于可采用任意的工序，因此在此省略其說明。在圖4A及圖4B的例子中，導(dǎo)電性插頭12a及12b是例如介于Ti/TiN膜的鎢(W)插頭。
形成導(dǎo)電性插頭12a、12b之后，在導(dǎo)電性插頭12a、12b的露出面上，形成導(dǎo)電性插頭防氧化膜14。例如在整個面濺射Ir膜或Ir氧化膜之后，通過光刻法和蝕刻來形成插頭防氧化膜14。此后，堆積絕緣膜15，并進行表面研磨直到露出插頭防氧化膜14的表面為止。作為絕緣膜15，可以使用SiON膜、氧化鋁膜或氧化鈦膜。通過作為絕緣膜15使用SiON膜、氧化鋁膜或氧化鈦膜，也能夠保護導(dǎo)電性插頭12b在伴隨后工序中的熱處理而產(chǎn)生的氧化。此后，在整個面上形成下部電極材料，以規(guī)定的形狀制成圖形而形成下部電極21。下部電極21由Pt、Ir、Ir氧化膜或這些的層疊形成，膜厚為100nm左右。
在后工序中形成位線觸頭的區(qū)域內(nèi)，按鄰接的下部電極之間的間距較寬的方式設(shè)定下部電極21。在除此之外的區(qū)域內(nèi)，在鄰接的下部電極21之間的間距W與后工序中形成的強電介質(zhì)膜的膜厚TFER的關(guān)系中，按滿足上述條件式的關(guān)系來設(shè)定。
W＜TFER×2 (1)接下來，如圖5所示，覆蓋下部電極21及基板的整個面，而形成強電介質(zhì)膜22及上部電極膜23a。強電介質(zhì)膜22例如可使用PZT(Pb(Zr，Ti)O3)系強電介質(zhì)材料、SBT(SrBi2Ta2O9)系強電介質(zhì)材料、或其它金屬氧化物強電介質(zhì)材料。強電介質(zhì)膜以200nm的膜厚來形成，在含氧的氣氛中退火而進行結(jié)晶化。
在該強電介質(zhì)膜22的形成中，擴寬下部電極21之間的距離，在后續(xù)成為形成位線觸頭的區(qū)域內(nèi)會存在階差，但在下部電極21之間的間距W滿足條件式(1)的鄰接區(qū)域內(nèi)，強電介質(zhì)膜22的表面成為平坦面。作為強電介質(zhì)膜22，例如通過濺射法來形成PZT膜的情況下，如圖5所示，雖然在下部電極21之間產(chǎn)生間隙27，但這對電容器的電特性能沒有特別影響。在強電介質(zhì)膜22的形成中使用MO-CVD、SOL-GEL法等的情況下，不會產(chǎn)生間隙27。
接下來，如圖6A的俯視圖及圖6B的A-A′截面圖所示，將上部電極膜23a以規(guī)定形狀制成圖形，并形成上部電極23。上部電極膜23a可以是與下部電極21相同的材料，也可以是不同的材料。在第一實施方式中，上部電極23兼用作板線。如上所述，在按滿足條件式(1)的方式配置下部電極21的區(qū)域內(nèi)，強電介質(zhì)膜22的表面成為沒有階差的平坦面。即使通過蝕刻將這樣的平坦面上形成的上部電極膜23a制成圖形，也不會產(chǎn)生上部電極膜23a的蝕刻殘渣。
另一方面，在不滿足條件式(1)的部分，即后工序中成為形成位線觸頭的區(qū)域內(nèi)，強電介質(zhì)膜22產(chǎn)生階差，在階差的側(cè)壁部會殘留一些上部電極膜23a。但是，由于該殘留膜不與其它上部電極(板線圖形)23電接觸，所以不會成為問題。
接下來，如圖7A的俯視圖及圖7B的A-A′截面圖所示，去除形成位線觸頭的區(qū)域的強電介質(zhì)膜22，并形成位觸頭開口28，形成覆蓋上部電極21、強電介質(zhì)膜22、絕緣膜15整體的電容器保護膜24。強電介質(zhì)一般難于蝕刻，通過在絕緣膜15上以單層位置處的該階段中去除，在形成后面的位線觸頭孔時就不會出現(xiàn)障礙。例如使用抗蝕掩膜或硬掩膜，利用含Ar的氣氛中的RIE來進行強電介質(zhì)膜22的去除。在RIE之后，進行用于恢復(fù)強電介質(zhì)膜22的損傷的退火。此后，形成覆蓋整個面的電容器保護膜24。對于電容器保護膜24，可以使用鋁氧化膜、PZT膜、鈦氧化膜等。
通過強電介質(zhì)膜22的蝕刻、恢復(fù)退火、電容器保護膜的形成，對導(dǎo)電性插頭12b正上方的絕緣膜15的材料或電容器保護膜24的材料進行最優(yōu)化，由此能夠在后工序中抑制與位線觸頭連接的導(dǎo)電性插頭12b的氧化。如上所述，作為絕緣膜15，使用SiON或氧化鋁膜，防止電容器保護膜24同時導(dǎo)電性插頭12b的氧化，保證良好的電連接。
接下來，如圖8所示，利用CVD等在整個面上堆積層間絕緣膜29，并表面平坦化之后，形成到達導(dǎo)電性插頭12b的接觸孔。在接觸孔內(nèi)壁上形成TiN膜后，例如用鎢(W)填充接觸內(nèi)部，而形成位線觸頭13。此后，作為位線19形成與位線觸頭13連接的多層金屬布線19。
根據(jù)第一實施方式的制造方法，由于通過制造工序使電容器的強電介質(zhì)側(cè)壁的露出為最小限度，所以即使經(jīng)過了在還原氣氛中的處理后，也能夠抑制強電介質(zhì)膜22的劣化。
此外，由于上部電極23兼用作板線，因此能夠省略另外形成板線的工序。
此外，能夠消除一起蝕刻上部電極、強電介質(zhì)膜、下部電極時的電容器的漏電的擔心。
圖9是表示第一實施方式的半導(dǎo)體裝置的第一變形例的圖。該第一變形例是考慮了電容器的基底膜與強電介質(zhì)膜的粘合性的例子。在使用TEOS膜等作為基底膜的情況等下，與強電介質(zhì)膜的粘合性差，最惡劣的情況下在強電介質(zhì)膜上會產(chǎn)生剝離。為此，需要基底膜和強電介質(zhì)膜的粘合性高的結(jié)構(gòu)。因此，在成為強電介質(zhì)膜電容器20的基底層的第一層間絕緣膜41和強電介質(zhì)膜22之間，插入絕緣性的粘合膜42及第二層間絕緣膜43。
圖10～圖13表示圖9中所示的半導(dǎo)體裝置的制造工序。
首先，如圖10所示，在與晶體管Tr一側(cè)的雜質(zhì)擴散區(qū)16連接的導(dǎo)電性插頭12a的表面上，形成厚度t1的導(dǎo)電性的插頭防氧化膜40。插頭防氧化膜40，首先，在表面平坦化的基板的整個面上，堆積Ir膜或Ir氧化膜，直到達到膜厚t1為止，并使用抗蝕掩膜或硬掩膜，蝕刻成為覆蓋導(dǎo)電性插頭12a的露出面及其周邊的獨立圖形。通過蝕刻，露出與晶體管Tr另一側(cè)的雜質(zhì)擴散區(qū)16連接的導(dǎo)電性插頭12b的表面。
接下來，如圖11所示，覆蓋插頭防氧化膜40和基板整個面，并依次形成第一層間絕緣膜41、粘合膜42、第二層間絕緣膜43。作為第一層間絕緣膜，例如使用SiON膜或SiN膜，絕緣性的粘合膜42例如使用鋁氧化膜、PZT膜、鈦氧化膜等。第二層間絕緣膜例如為SiON膜或SiN膜。
此時，設(shè)定成第一層間絕緣膜41和粘合膜42的總膜厚不超過插頭防氧化膜40的膜厚。即，當插頭防氧化膜40的膜厚設(shè)為t1、第一層間絕緣膜41的膜厚設(shè)為t2、粘合膜42的膜厚設(shè)為t3時，按滿足條件式(2)的方式形成第一層間絕緣膜41及粘合膜42。
t1≥t2+t3(2)接下來，如圖12所示，利用CMP法，表面研磨并平坦化第二層間絕緣膜43，直到露出插頭防氧化膜40的表面。在該平坦化工序中，由于按滿足條件式(2)的方式設(shè)定第一層間絕緣膜41和粘合膜42，所以粘合膜42不會消失，而穩(wěn)定地殘留在插頭防氧化膜40之外的區(qū)域中。
接下來，如圖13所示，在插頭防氧化膜40之上，形成電容器的下部電極21。如上所述，在除了成為形成位線觸頭的區(qū)域之外，按滿足條件式(1)的方式設(shè)定下部電極21之間的間距W。在該第一變形例中，當加工下部電極21時，通過深蝕刻，去除第二層間絕緣膜43，露出粘合膜42的表面。
接下來，雖然未圖示，但在露出的粘合膜42及下部電極21之上，依次形成例如PZT強電介質(zhì)膜22和上部電極膜23a，而成為圖5中所示的狀態(tài)。與圖5不同之處在于，由于在粘合膜42上形成強電介質(zhì)膜22，因此不會產(chǎn)生剝離并保持穩(wěn)定。對于此后的工序，由于與圖6A～8所示的工序相同，所以省略其說明。
如此，根據(jù)第一實施方式的第一變形例，除了有效地防止來自強電介質(zhì)膜側(cè)壁的電容器劣化之外，還能夠提高強電介質(zhì)膜和基底膜的粘合性，而構(gòu)成更穩(wěn)定的強電介質(zhì)電容器單元。
圖14是表示第一實施方式的半導(dǎo)體裝置的第二變形例的圖。該第二變形例是考慮到降低在形成位線觸頭的區(qū)域的強電介質(zhì)膜中產(chǎn)生的階差的例子。并且，該第二變形例是考慮到導(dǎo)電性插頭的防氧化結(jié)構(gòu)的簡化的例子。此外，圖中，對應(yīng)于前面說明過的部分賦予相同的參考符號，并省略其說明。
在圖3中所示的第一實施方式中，由于在位線觸頭13的區(qū)域中不滿足上述條件式(1)，所以在強電介質(zhì)膜22中產(chǎn)生階差。因此，如圖14所示，在位線觸頭13和導(dǎo)電性插頭12b之間的、與下部電極21相同的層上設(shè)置電極襯墊21A。
此外，通過簡化第一實施方式的導(dǎo)電性插頭的防氧化結(jié)構(gòu)，并在絕緣膜15中使用SiON膜、氧化鋁膜、或氧化鈦膜，由此能夠從伴隨后工序中的熱處理的氧化中保護下部電極21及電極襯墊21A，同時保護導(dǎo)電性插頭12a、12b。
圖15～圖17表示圖14中所示的半導(dǎo)體裝置的制造工序。
首先，如圖15所示，依次堆積覆蓋晶體管Tr的層間絕緣膜44和絕緣膜15，貫通層間絕緣膜44及絕緣膜15，形成露出晶體管Tr的雜質(zhì)擴散區(qū)16的開口部45。接下來，例如通過Ti/TiN薄膜，利用鎢填充導(dǎo)電性插頭12a及12b。此外，絕緣膜15與第一實施方式相同，可以使用SiON膜、氧化鋁膜、或氧化鈦膜。利用這樣的絕緣膜15，能夠從伴隨后工序的熱處理中的氧化保護導(dǎo)電性插頭12a及12b。
形成導(dǎo)電性插頭12a、12b之后，與第一實施方式相同，在導(dǎo)電性插頭12a的露出面上按滿足上述條件式(1)的方式形成下部電極21。在形成下部電極21的同時，在導(dǎo)電性插頭12b的露出面上，形成電極襯墊21A。電極襯墊21A通過由與下部電極21相同的導(dǎo)電膜制成圖形來形成。因此，在與下部電極21相同層上，由相同的材料，以基本上相同的厚度來形成電極襯墊21A。
在此，在電極襯墊21A和下部電極21的間距Wa與后工序中形成的強電介質(zhì)膜的膜厚TFER的關(guān)系中，按滿足下述條件式(3)的方式設(shè)定間距Wa。
Wa＜TFER×2 (3)接下來，如圖16所示，與第一實施方式的圖5中說明的工序相同地，覆蓋下部電極21、電極襯墊21A及基板整個面，而形成強電介質(zhì)膜22及上部電極膜23a。不僅在上部電極21之間的間距W滿足條件式(1)的鄰接的區(qū)域，而且即使是在電極襯墊21A和下部電極21的間距Wa滿足條件式(3)而形成位線觸頭的區(qū)域內(nèi)，強電介質(zhì)膜22的表面也成為平坦面。
接下來，如圖17所示，將上部電極膜23a按規(guī)定的形狀制成圖形，并形成上部電極23，并且，通過上述的RIE，去除強電介質(zhì)膜22，露出電極襯墊21A的表面的一部分。如上所述，由于在形成位線觸頭的區(qū)域內(nèi)強電介質(zhì)膜22的表面是平坦面，所以在電極襯墊21A上形成的強電介質(zhì)膜22的側(cè)壁面22-1與第一實施方式相比，能夠大幅度地降低其面積。因此，能夠抑制通過側(cè)壁面引起的、還原強電介質(zhì)膜22的水分的侵入或從強電介質(zhì)膜22的Pb的脫落。此外，在本變形例中不會產(chǎn)生第一實施方式中附著在強電介質(zhì)膜22的側(cè)壁的上部電極膜23a的殘渣。由于此后的工序與圖7A的強電介質(zhì)膜22的退火處理～圖8中所示的工序相同，所以省略其說明。
如此，根據(jù)第一實施方式的第二變形例，大幅度地減少強電介質(zhì)膜側(cè)壁的面積，有效地防止由強電介質(zhì)膜側(cè)壁的電容器劣化，并能夠構(gòu)成更穩(wěn)定的強電介質(zhì)電容器單元。此外，能夠省略第一實施方式的插頭防氧化膜并減少工序數(shù)量。
此外，在第二變形例中，也可采用第一實施方式的導(dǎo)電性插頭的防氧化結(jié)構(gòu)。
接下來，敘述本發(fā)明的第二實施方式。
圖18及圖19是表示與本發(fā)明的第二實施方式相關(guān)的半導(dǎo)體裝置的圖。圖18是第二實施方式的半導(dǎo)體裝置的俯視圖，圖19是沿圖18的A-A′線的截面圖。
在第一實施方式中，通過將上部電極23以板線的形狀制成圖形，來共用上部電極23和板線，但在第二實施方式中，將上部電極53形成為與下部電極21相對應(yīng)的形狀，另外設(shè)置板線63。因此，強電介質(zhì)電容器50由下部電極21、和連續(xù)覆蓋下部電極21的強電介質(zhì)膜22中與下部電極21相對應(yīng)的區(qū)域、以及夾持強電介質(zhì)膜22與下部電極21對向的獨立的上部電極43構(gòu)成。
在強電介質(zhì)電容器的情況下，上部電極必須選擇在用于強電介質(zhì)材料的結(jié)晶化或特性改善的高溫處理中能忍耐，同時與強電介質(zhì)膜的結(jié)晶相容性良好的材料，一般使用貴金屬材料。但是，可想到這種上部電極材料多數(shù)是電阻比較高，對于器件速度的高速化的應(yīng)用變難的情況。因此，在第二實施方式中，上部電極只作為上部電極起功能，通過另外的布線層來形成板線63，而力求實現(xiàn)操作速度的高速化。
圖18及圖19中所示的半導(dǎo)體裝置的制造工序，直至圖9中的位線觸頭13的制造工序為止，除了上部電極53的制成圖形形狀不同之外，與第一實施方式的第一變形例相同。對此后的工序而言，雖然未特別圖示，但在形成位線觸頭13后，為了防止位線觸頭13的氧化，而在層間絕緣膜29上形成防氧化膜(未圖示)后，形成到達電容器50的上部電極53的孔61。然后，去除層間絕緣膜29上的防氧化膜，在孔61的內(nèi)部及層間絕緣膜29上的整個面上形成多層金屬層。多層金屬層例如是由Ti、Al、TiN等構(gòu)成的多層結(jié)構(gòu)。通過以規(guī)定的形狀將該多層金屬層制成圖形，形成與上部電極52連接的板線63和與位線觸頭13連接的導(dǎo)電性襯墊51。
此后，再次堆積層間絕緣膜69，形成到達導(dǎo)電性襯墊51的接觸孔67，在接觸孔67的內(nèi)壁形成TiN膜后，用鎢進行填充，而形成第二位線觸頭52。再在其上層，形成連接于第二位線觸頭52的多層布線的位線19，而完成圖19中所示的半導(dǎo)體裝置(強電介質(zhì)存儲器)。
即使在第二實施方式中，強電介質(zhì)膜22以下述情況為基本，即除了規(guī)定的區(qū)域之外，連續(xù)覆蓋上部電極21，在滿足條件式(1)的鄰接的下部電極間，具有平坦的表面。不用說，也可以省略使用粘合膜42的粘合膜結(jié)構(gòu)，按第一實施方式構(gòu)成電容器的基底膜。
在第二實施方式中，在防止由強電介質(zhì)側(cè)壁的電容器的劣化、或上下電極間的漏電的同時，通過另外設(shè)置的板線，能夠?qū)?yīng)操作的高速化。
圖20及圖21是表示與第二實施方式相關(guān)的半導(dǎo)體裝置的變形例的圖。在該變形例中，與第一實施方式相同，將上部電極23以板線的形狀制成圖形，同時設(shè)置低電阻的第二板線73，并與上部電極23平行走向。由此，減少共用電極的總電阻，提高操作速度。
即，與變形例相關(guān)的半導(dǎo)體裝置(強電介質(zhì)存儲器)包括與晶體管Tr的一側(cè)的雜質(zhì)擴散區(qū)16電連接的、具有規(guī)定的獨立圖形的多個下部電極21；除規(guī)定的區(qū)域之外，連續(xù)覆蓋下部電極21的強電介質(zhì)膜22；在強電介質(zhì)膜22上與下部電極21對向的同時，以規(guī)定的線形狀制成圖形的上部電極23；與該上部電極連接的板線73。強電介質(zhì)膜22與上述例子相同，在下部電極21之間的間距W滿足條件式(1)的區(qū)域中，具有平坦的表面。通過該結(jié)構(gòu)，無需使用高度的成批蝕刻的工序，防止由強電介質(zhì)膜側(cè)壁的電容器劣化。同時，通過與板線形狀的上部電極23一并設(shè)置的低電阻的第二板線73，力求實現(xiàn)操作速度的提高和穩(wěn)定。
在圖21的例子中，在所有的電容器單元20中，雖然形成板狀上部電極21和低電阻板線73的接觸，但不限定于此例，也可以僅在存儲器單元的端部，構(gòu)成板狀的上部電極23和低電阻板線73形成接觸的結(jié)構(gòu)。
接下來，敘述本發(fā)明的第三實施方式。
圖23及圖24是表示與本發(fā)明的第三實施方式相關(guān)的半導(dǎo)體裝置的圖。圖22是第三實施方式的半導(dǎo)體裝置的俯視圖，圖23是沿圖22的A-A′線的截面圖。圖中，對于前面說明過的部分賦予相同的參考符號，并省略其說明。
如圖22及圖23所示，與第三實施方式相關(guān)的半導(dǎo)體裝置包括在半導(dǎo)體基板11上形成的晶體管Tr；分別與對應(yīng)晶體管Tr一側(cè)的擴散區(qū)16電連接的多個下部電極21；除規(guī)定區(qū)域之外連續(xù)覆蓋多個下部電極21的表面21-1及側(cè)壁面21-2的強電介質(zhì)膜82；在強電介質(zhì)膜22上與下部電極21對向設(shè)置的上部電極23，由下部電極21、和與下部電極21對應(yīng)的區(qū)域的強電介質(zhì)膜82、以及與下部電極對向的上部電極23來構(gòu)成強電介質(zhì)電容器81。
與第三實施方式相關(guān)的半導(dǎo)體裝置，除了強電介質(zhì)膜82覆蓋下部電極21的表面21-1及側(cè)壁面21-3的同時，反映出下部電極21的形狀并具有階差部82-1之外，與第一實施方式的半導(dǎo)體裝置相同。
圖24及圖25表示圖22及圖23中所示的半導(dǎo)體裝置的制造工序。
首先，如圖24所示，與第一實施方式的圖4A及圖4B相同地，形成直到下部電極21。在此，在形成位線觸頭的區(qū)域之外，按在下部電極間的間距W1例如與后工序中形成的強電介質(zhì)膜的膜厚TFER的關(guān)系中滿足第一實施方式中的條件式(1)的間距W相比比較寬的方式形成下部電極21。
接下來，如圖25A的俯視圖及圖25B的A-A′截面圖所示，與第一實施方式的圖5～圖6B的工序相同地，形成強電介質(zhì)膜82，進而形成覆蓋強電介質(zhì)膜82的上部電極膜(未圖示)，通過RIE制成圖形，而形成上部電極23。在此，在延長兼作上部電極23的板線的方向中，連續(xù)形成上部電極23。以覆蓋下部電極21的表面21-1及側(cè)壁面21-2、絕緣膜15的表面的方式形成強電介質(zhì)膜82。強電介質(zhì)膜82的表面反映出下部電極表面21-1及側(cè)壁面21-2的形狀，并形成階差部82-1，以包圍上部電極膜由RIE去除的階差部82-1的側(cè)壁面的方式附著有上部電極膜的殘渣83。由于強電介質(zhì)膜82覆蓋著下部電極21的側(cè)壁面21-2，因此殘渣83不會導(dǎo)致上部電極23和下部電極21的電短路。此外，通過適當?shù)剡x擇下部電極21之間的距離W1及強電介質(zhì)膜82的橫向厚度Ta等，能夠防止鄰接的上部電極23彼此之間由殘渣83而短路的情況。
此后的工序由于與圖7A～圖8中所示的工序相同，所以省略其說明。
這樣，在第三實施方式的半導(dǎo)體裝置中，即使在強電介質(zhì)膜82的表面形成階差部82-1的情況下，也能夠防止由在階差部的側(cè)壁面附著的殘渣83而使上部電極23-下部電極21之間或鄰接的上部電極23之間短路的情況，能夠?qū)崿F(xiàn)消除電容器漏電的擔心的可靠性高的半導(dǎo)體裝置。
此外，在第三實施方式的半導(dǎo)體裝置中，雖然以在板線延伸方向形成階差部82-1的情況為例進行了說明，但也可以使在該方向上鄰接的下部電極之間變狹窄而在強電介質(zhì)膜82的表面上不形成階差部，該情況與第一實施方式一樣，在強電介質(zhì)膜82的平坦面上形成兼用作板線的上部電極23。此外，與圖18及圖19中所示的第二實施方式的半導(dǎo)體裝置相同地，也可以設(shè)置獨立的上部電極53和連接上部電極53的板線63。
圖26是表示第三實施方式的半導(dǎo)體裝置的第一變形例的圖。圖中，對于前面說明過的部分賦予相同的參考符號，并省略其說明。
如圖26所示，第一變形例的半導(dǎo)體裝置形成有覆蓋強電介質(zhì)膜82的表面、填充其階差部的第二強電介質(zhì)膜86。即，強電介質(zhì)電容器85由下部電極21/強電介質(zhì)膜82/第二強電介質(zhì)膜86/上部電極23的疊層體構(gòu)成。由于在第二強電介質(zhì)膜86的表面不形成陡峭的階差部，所以能夠防止在圖23中所示的第三實施方式的強電介質(zhì)膜82的階差部82-1的側(cè)壁面上產(chǎn)生上部電極膜的殘渣83的發(fā)生。
如上所述，在第三實施方式中，為了不會因殘渣而使鄰接的上部電極彼此之間短路，就必須擴寬下部電極之間的距離，使面積效率相當惡化。此外，由于比第一實施方式更多地露出強電介質(zhì)膜的側(cè)壁面，所以容易受到后工序中的劣化因素的影響。因此，在第三實施方式的第一變形例中，通過在強電介質(zhì)膜82上設(shè)置第二強電介質(zhì)膜86，能夠力求實現(xiàn)抑制面積效率的降低以及減少電介質(zhì)膜側(cè)壁面的面積。
圖27及圖28表示圖26中所示的半導(dǎo)體裝置的制造工序。
首先，如圖27所示，同樣進行直到第三實施方式的圖24及圖25的強電介質(zhì)膜82的形成為止的工序。接下來，在強電介質(zhì)膜82的表面形成例如厚度約100nm的第二強電介質(zhì)膜86。第二強電介質(zhì)膜86，例如，通過旋涂法使用PZT前軀體溶液形成PZT前軀體膜。作為PZT前軀體溶液，例如在強電介質(zhì)膜上滴下約0.3cm3的市場銷售的PZT薄膜形成劑(PZT113/45/56、濃度15質(zhì)量％)，以3000rpm旋轉(zhuǎn)20秒鐘。在此，PZT113/45/55表示Pb、Zr及Ti的摩爾濃度比分別是113∶45∶55。接下來，將基板加熱到約350℃，使PZT薄膜形成劑的溶劑揮發(fā)，接下來冷卻到室溫。接下來，利用鹵素燈退火裝置使PZT膜結(jié)晶化。具體地，例如，在鹵素白熾燈退火裝置中配置基板，在氧氣體流動下，同時進行約650℃、10分鐘加熱。
如此，通過使用PZT前軀體溶液并利用旋涂法來形成第二強電介質(zhì)膜86，填充階差部82-1而能夠抑制第二強電介質(zhì)膜86的側(cè)壁面露出。此外，形成第二強電介質(zhì)膜86的方法不限于旋涂法，也可以使用階梯覆蓋良好的例如MO-CVD法。此外，第二強電介質(zhì)膜86不限于PZT膜，只要是PLZT膜或SBT膜等具有鈣鈦礦結(jié)晶結(jié)構(gòu)的強電介質(zhì)即可，優(yōu)選的是強電介質(zhì)膜和結(jié)晶相容性良好的強電介質(zhì)。
接下來，如圖28所示，與第三實施方式的圖25相同地，在第二強電介質(zhì)膜86上以規(guī)定形狀形成上部電極23。在此，由于第二強電介質(zhì)膜86的表面基本上形成為平坦面，所以能夠防止上部電極膜的殘渣的發(fā)生。其結(jié)果，能夠減少下部電極21之間的間距，并能夠提高面積效率。
此后的工序由于除了形成貫通第二強電介質(zhì)膜86的位線觸頭這一點之外，與圖7～圖8所示的工序相同，所以省略其說明。
如此，在第三實施方式的第一變形例中，能夠減少強電介質(zhì)膜82的階差，并減少第二強電介質(zhì)膜86的側(cè)壁面露出。此外，能夠防止殘渣的產(chǎn)生并提高面積效率。
圖29是表示第三實施方式的半導(dǎo)體裝置的第二變形例的圖。圖中，對于前面說明過的部分賦予相同的參考符號，并省略其說明。
如圖29所示，第三實施方式的第二變形例的半導(dǎo)體裝置，具有下部電極82朝向下方擴寬的錐體形狀，強電介質(zhì)膜82覆蓋下部電極88的表面88-1及側(cè)壁面88-2，具有反映出下部電極88的表面形狀的錐體狀的表面82-1，除這些點之外，與第三實施方式相同。
這樣的錐體形狀的下部電極88，雖省略工序圖，但例如，在下部電極膜(利用蝕刻形成下部電極前的連續(xù)膜)上形成下部電極88的下面的大小的尖端·掩膜，使用各向同性蝕刻或具有面內(nèi)方向的蝕刻性的厚度方向可支配的各向異性蝕刻，將下部電極88制成圖形。利用這樣的制成圖形方法，由于接觸于尖端·掩膜的下部電極表面88-1與下部電極88的底面相比更多地進行面內(nèi)方向蝕刻，所以側(cè)壁面88-2形成為錐體狀。
接下來，與第三實施方式相同地形成強電介質(zhì)膜82及上部電極層23。反映出下部電極88的形狀，強電介質(zhì)膜82由于側(cè)壁面82-1形成為錐體形狀，因此容易去除覆蓋該部分的上部電極膜。其結(jié)果，能夠防止上部電極膜的殘渣的發(fā)生。此外，由于強電介質(zhì)膜82能夠更完全地覆蓋下部電極88的側(cè)壁面88-1，所以能夠進一步防止上部電極—下部電極之間的短路。
如此，在第三實施方式的第二變形例中，通過將下部電極88形成為錐體形狀，能夠防止上部電極23—下部電極88之間或鄰接的上部電極23之間的短路，能夠?qū)崿F(xiàn)消除電容器漏電的擔心的可靠性高的半導(dǎo)體裝置。
以上詳述了本發(fā)明的優(yōu)選實施方式，但本發(fā)明并不限定于這樣的特定的實施方式，可在權(quán)利要求的范圍內(nèi)記載的本發(fā)明的范圍內(nèi)進行各種變化·改變。
如上所述，提供一種用強電介質(zhì)膜覆蓋電容器的下部電極的表面及側(cè)壁面，并防止下部電極和上部電極的漏電，提高面積效率的半導(dǎo)體裝置。
此外，提供一種減少電容器的強電介質(zhì)側(cè)壁的露出并減少強電介質(zhì)膜劣化的半導(dǎo)體裝置。
此外，提供一種不使用高度的高溫蝕刻工序，減少通過制造工序?qū)婋娊橘|(zhì)膜的惡劣影響的半導(dǎo)體裝置的制造方法。
此外，消除了上部電極、強電介質(zhì)膜、下部電極的成批蝕刻中所擔心的電容器漏電的問題。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括與半導(dǎo)體基板上形成的晶體管一側(cè)的雜質(zhì)擴散區(qū)電連接的多個下部電極；覆蓋上述多個下部電極的表面及側(cè)壁面的強電介質(zhì)膜；在上述強電介質(zhì)膜上與下部電極對向配置的上部電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述強電介質(zhì)膜除規(guī)定區(qū)域之外連續(xù)覆蓋上述多個下部電極。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，按規(guī)定的間距來配置上述多個下部電極，當下部電極之間的間距設(shè)為W，強電介質(zhì)膜的膜厚設(shè)為TFER時，下部電極除了上述規(guī)定區(qū)域之外，以滿足下述條件式來配置W＜TFER×2。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，還包括與上述晶體管另一側(cè)的雜質(zhì)擴散區(qū)接觸的另一個導(dǎo)電性插頭；以及位于與上述下部電極相同的層且覆蓋上述另一個導(dǎo)電性插頭的表面及其周邊的電極襯墊，當上述電極襯墊和上述下部電極的間距設(shè)為Wa，強電介質(zhì)膜的膜厚設(shè)為TFER時，以滿足下述條件式來配置電極襯墊Wa＜TFER×2。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還包括連接上述下部電極和上述一側(cè)的雜質(zhì)擴散區(qū)的導(dǎo)電性插頭；插入到上述導(dǎo)電性插頭和上述下部電極之間且覆蓋上述導(dǎo)電性插頭的表面及其周邊的插頭防氧化膜；位于與上述插頭防氧化膜相同的層且覆蓋上述導(dǎo)電性插頭的表面及其周邊之外的區(qū)域的絕緣膜；以及與插入于上述絕緣膜和上述強電介質(zhì)膜之間的強電介質(zhì)的粘合性高的粘合膜，當插頭防氧化膜的膜厚設(shè)為t1，絕緣膜的膜厚設(shè)為t2，粘合膜的膜厚設(shè)為t3時，滿足t1≥t2+t3。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，上述粘合膜選自鋁氧化膜、鈦氧化膜、PZT膜。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，上述插頭防氧化膜是Ir膜或Ir氧化膜。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，上述絕緣膜是SiON膜或氧化鋁膜。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述上部電極具有板線的形狀，兼作為上部電極和板線。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還包括覆蓋上述上部電極及強電介質(zhì)膜的電容器保護膜。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述強電介質(zhì)膜，其表面具有反映出上述下部電極的表面及側(cè)壁面形狀的階差部。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于，還包括覆蓋上述強電介質(zhì)膜的表面的另一個強電介質(zhì)膜，上述另一個強電介質(zhì)膜填充階差部。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述下部電極的側(cè)壁面具有朝向下方擴展的錐體形狀。
14.一種半導(dǎo)體裝置的制造方法，其特征在于，包括形成導(dǎo)電性插頭的工序，該導(dǎo)電性插頭與在半導(dǎo)體基板上形成的晶體管一側(cè)的雜質(zhì)擴散區(qū)連接；形成下部電極的工序，該下部電極與上述導(dǎo)電性插頭電連接；在整個面形成強電介質(zhì)膜的工序，該強電介質(zhì)膜覆蓋上述下部電極的表面及側(cè)壁面；在上述強電介質(zhì)膜上以規(guī)定形狀形成上部電極的工序；僅在規(guī)定的區(qū)域中去除上述強電介質(zhì)膜的工序；在上述規(guī)定的區(qū)域形成觸頭的工序，該觸頭與上述晶體管的另一側(cè)雜質(zhì)擴散區(qū)電連接。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于，上述下部電極的形成工序，以規(guī)定間距配置下部電極，同時，當上述下部電極間的間距設(shè)為W，上述強電介質(zhì)膜的膜厚設(shè)為TFER時，除了上述規(guī)定區(qū)域之外以滿足下述條件式來形成下部電極W＜TFER×2。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述下部電極的形成工序中，與上述下部電極同時形成與上述晶體管的另一側(cè)雜質(zhì)擴散區(qū)連接的另一個導(dǎo)電性插頭電連接的電極襯墊；當上述電極襯墊和上述下部電極的間距設(shè)為Wa，強電介質(zhì)膜的膜厚設(shè)為TFER時，以滿足下述條件式來形成電極襯墊Wa＜TFER×2。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述導(dǎo)電性部插頭的形成工序之后，還包括在上述導(dǎo)電性插頭的表面及其周邊形成覆蓋該導(dǎo)電性插頭的插頭防氧化膜的工序；在上述插頭防氧化膜及基板整個面上，將第一層間絕緣膜和與強電介質(zhì)的粘合性高的粘合膜，以該第一層間絕緣膜的膜厚和該粘合膜的膜厚的總厚度不超過上述插頭防氧化膜的厚度的方式，依次堆積的工序；在上述粘合膜上堆積第二層間絕緣膜的工序；對上述第二層間絕緣膜進行直到露出上述插頭防氧化膜的表面為止的平坦化工序，在上述插頭防氧化膜上形成上述下部電極。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于，上述上部電極的形成工序包括將上部電極加工成板線的形狀的工序。
19.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成上述強電介質(zhì)膜的工序后，還包括形成另一個強電介質(zhì)膜的工序，該另一個強電介質(zhì)膜覆蓋上述強電介質(zhì)膜的表面的同時，填充該表面上形成的階差。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置的制造方法，其特征在于，上述另一個強電介質(zhì)膜的形成工序為，利用旋涂法在上述強電介質(zhì)膜的表面涂布強電介質(zhì)前驅(qū)體溶液且進行加熱處理。
全文摘要
在現(xiàn)有的具備層疊型強電介質(zhì)電容器的半導(dǎo)體裝置中，在縮小基板面內(nèi)方向的電容器的間距而提高面積效率時，由于成批蝕刻下部電極膜/強電介質(zhì)膜/上部電極膜的層疊膜的蝕刻殘渣，會產(chǎn)生上部電極和下部電極的漏電，產(chǎn)生電容器劣化的問題。本發(fā)明通過形成多個下部電極、和覆蓋下部電極的表面及側(cè)壁面的強電介質(zhì)膜、以及在強電介質(zhì)膜上與下部電極對向配置的上部電極，來防止下部電極和上部電極短路而漏電的情況。并且，通過強電介質(zhì)膜連續(xù)覆蓋下部電極，并按規(guī)定的關(guān)系來設(shè)定下部電極之間的間距和強電介質(zhì)膜的膜厚，將強電介質(zhì)膜的表面成為平坦面而抑制其側(cè)壁的露出，防止電容器劣化。
文檔編號H01L27/105GK1692497SQ20038010064
公開日2005年11月2日 申請日期2003年11月18日 優(yōu)先權(quán)日2002年11月18日
發(fā)明者置田陽一 申請人:富士通株式會社