專利名稱：包括cmos vcsel驅動器、高性能光檢測器、以及cmos光接收器的高速數據通道的制作方法
技術領域：
本發(fā)明一般涉及高速光學數據傳輸，并更具體地涉及具有垂直腔面發(fā)射激光(VCSEL)二極管CMOS驅動器和高性能硅光檢測器的數據通道。
背景技術：
一般理解，隨著處理器時鐘頻率進一步移動到每秒幾千兆位(Gbps)的范圍內，高級信息處理系統(tǒng)要求匯聚超過兆兆位/秒的通信帶寬。不能指望典型的數據互連介質如銅線適用于此帶寬。面對相似的問題，無線電通訊和數據通信工業(yè)越來越求助于光學介質。因而，希望在高性能系統(tǒng)如光通道和總線中廣泛使用光學介質。在這些高性能系統(tǒng)中，無論是用于與高性能服務器通信，還是用于在服務器本身內在框架組件之間、在單個板之間、甚至是在相同板或相同模塊內的芯片之間進行通信，光學介質都將取代電介質。然而，大多數現有技術光通道需要化合物半導體，即III-V簇半導體如GaAs、InP、InGaAs等中昂貴的高性能光驅動器和接收器。
通常，大多數現有技術高性能系統(tǒng)基于互補絕緣柵極場效應晶體管(FET)硅技術，此技術一般稱作COMS。典型地，當把高性能(快速和靈敏)化合物半導體元件(即，激光二極管或光檢測器)連接到CMOS驅動器或接收器時，損失在高性能通信器件中實現的許多性能。所以，除了包括化合物半導體元件的成本之外，在把元件連接到電路時，現有技術激光二極管驅動器或光接收器(即，驅動接收器的光檢測器)損失許多性能優(yōu)點。結合這些技術(即在具有CMOS電路的相同芯片上集成化合物半導體器件)的努力還未獲得任何普遍的成功，并且，通常被證明是非常昂貴的。因此，盡管它們有優(yōu)秀的性能優(yōu)點，但發(fā)現這些化合物半導體光檢測器和光接收器的應用有限。
現有技術硅光檢測器還因硅的間接帶隙特性而被限制使用，這導致比直接帶隙化合物半導體(檢測超過90％)低很多的量子產額(把10-20％的光子轉變?yōu)楣怆娏?。進一步地，硅比化合物半導體具有更低的載流子遷移率。因此，對于現有技術高性能(快速和靈敏)光檢測器和激光二極管如垂直腔面發(fā)射激光(VCSEL)二極管，即使一般比硅貴很多，但還首先使用化合物半導體元件在10Gbps和更高頻率下工作。
盡管未達到實踐水平，但已經用本領域中已知為同軸射頻(RF)bias-T的復雜元件來實現高性能VCSEL二極管驅動器。典型的同軸RF bias-T是體積大且昂貴的元件，它可用于驅動單個、離散的VCSEL激光二極管。本質上，同軸RF bias-T是電抗性的，其中，輸入串聯(lián)電容器驅動并聯(lián)輸出電感器。偏壓或偏移電壓施加到電感器的一端，驅動器驅動電容器的一端，并且，在電感器和電容器的公共連接上的輸出驅動激光二極管。因而，通過向電感器施加偏壓，可在接通電壓或之上電壓對激光二極管加偏壓。輸入選通信號經過電容器，并疊加在DC偏壓上。在實驗中，驅動離散VCSEL二極管的此同軸RF bias-T已經實現10Gbps數據率。因而，雖然同軸RF bias-T提供用于驅動幾個光信號的實驗室解決方案；但它們對于光學總線是不實用的，在光學總線中，通道數量，因而VCSEL二極管的數量可以是32、64、128，或者甚至高達1024。所以，由于它們的昂貴和大體積，在實驗室外使用同軸bias-T，尤其是用于寬通道應用，是不切實際的。
因而，對于廉價、簡單、高帶寬的光學互連和應用，需要高速、低成本光通道，尤其需要CMOS VCSEL二極管驅動器以及可在低成本硅上，尤其是在CMOS或SOI芯片上形成的高速高量子產額的硅光檢測器和光接收器。

發(fā)明內容
本發(fā)明的目的是提高低成本數據通過量。
本發(fā)明是包括光驅動器、光檢測器和CMOS光接收器的高速光通道。光通道驅動器包括驅動集成無源元件(如集成回路電感器或電容器)的FET驅動器電路(可以是CMOS驅動器)；以及垂直腔面發(fā)射激光器(VCSEL)二極管。VCSEL二極管被偏置電源加偏壓。集成無源元件可集成在與FET驅動器和/或VCSEL二極管相同的CMOS IC芯片上。光檢測器在半導體(硅)層中，其中，半導體(硅)層在絕緣層上，即SOI。硅層上的一個或多個超薄金屬電極(＜20nm)形成肖特基勢壘二極管結，這又在超薄金屬電極與肖特基勢壘二極管結之間形成包含2D電子氣的二維(2D)量子阱。光檢測器驅動CMOS接收器，如反相器。


從以下結合附圖對本發(fā)明示例性實施例的詳細描述中，前面的和其它的目的、方面和優(yōu)點將更好理解，在附圖中圖1示出優(yōu)選實施例短波垂直腔面發(fā)射激光器(VCSEL)二極管的光強度-電流/電壓(LI-IV)特性的實例；圖2示出單個優(yōu)選無源元件，即高Q集成電感器或μ電感器的實例；圖3示出包括根據本發(fā)明優(yōu)選實施例的高Qμ電感器的優(yōu)選實施例VCSEL的實例；圖4A-B示出圖3實例的變化例；圖5A-B示出圖4A-B實例的進一步變化例；圖6A-B示出在硅中直接帶隙激發(fā)和間接帶隙激發(fā)的機制以及相應的吸收系數；圖7示出在用于金屬-硅-金屬結構的肖特基勢壘二極管上內部光電發(fā)射的實例；圖8示出在硅上的和在絕緣體上硅上的超薄金屬膜量子阱的金屬-硅肖特基接觸的優(yōu)選實施例的限制勢能的實例；
圖9示出如何調節(jié)量子阱層厚度以調整不同能量范圍內的局部電子狀態(tài)的密度；圖10示出表面等離子體激元激發(fā)的實例，此實例比較伸展平整金屬膜的正常行為與由具有光子波長λ或更小量級的線性尺寸的相同金屬膜形成的特征；圖11示出光和表面等離子體激元的色散關系；圖12A示出鎢的光激發(fā)過程效率；圖12B示出沿圖12A中沿B-B的W/Si光檢測器的橫截面；圖13用圖形示出圖12A-B的光檢測器的操作；圖14A-B為優(yōu)選實施例光接收器的實例；圖15A-B示出現有技術光接收器/驅動器與優(yōu)選實施例實例的比較。
具體實施例方式
現在回到附圖，更具體地，圖1示出優(yōu)選實施例短波長(850nm)垂直腔面發(fā)射激光器(VCSEL)二極管100的光強度-電流/電壓(LI-IV)特性的實例，例如，VCSEL二極管100可由根據本發(fā)明實施例的CMOS驅動器以每秒10千兆位(Gbps)和更高頻率驅動。VCSEL二極管100具有由曲線102所表現出的電流-電壓(I/V)特性，此特性與任何典型二極管的相似。然而，VCSEL二極管100的發(fā)光特性則由光強度-電流(LI)曲線104表示。VCSEL二極管在約1.6伏(1.6V)或稍微更高的電壓時開始傳導電流，并且，在1.7V即它的閾值電壓(Vth)和在1毫安(1mA)即它的閾值電流(Ith)時開始發(fā)射。然而，VCSEL二極管在106之前的任何可感知電平時不開始發(fā)射激光，這里，它在4-8mA的器件電流下達到1.8-2.0V的驅動電壓，發(fā)射3-3.5毫瓦(3-3.5mW)的光功率，此功率接近VCSEL二極管100用于連續(xù)波(CW)發(fā)射的最大功率。對于典型的低壓驅動器，如在0.8-1.5V CMOS中，在VCSEL二極管上實現2V不是一項簡單的任務。本發(fā)明的低壓(CMOS)驅動器以高性能驅動VCSEL二極管100的一側，從而，即使在高數據率時，VCSEL二極管上的電壓也達到其驅動電壓1.8-2.0V。
通過在VCSEL二極管100上加偏壓Vth，通過低壓驅動器把它驅動到總二極管電壓1.8-2.0V，而提高VCSEL二極管100性能。正向加偏壓的半導體結器件如VCSEL二極管100比其關閉或反向加偏壓時快很多地響應電壓變化。性能差異已知是接通時間和接通延遲。接通延遲是非常顯著的，通過例如在1.7V和2mA下對VCSEL二極管100加偏壓可避免接通延遲。接著，以非常高的光學切換速率將偏壓的VCSEL二極管100切換成發(fā)射和不發(fā)射。
從而，通過低電壓驅動器電路，優(yōu)選CMOS驅動器，驅動VCSEL二極管接通和關閉。如上所述，VCSEL二極管100的發(fā)射點使得低壓驅動器不能以足夠高的電平單獨驅動VCSEL二極管發(fā)射，即，低壓驅動器電源電壓(Vdd)在Vth之下，并且在一些實施例中，Vdd幾乎是Vth的一半。作為取代，在發(fā)射或就在發(fā)射之下偏置VCSEL二極管100，低壓驅動器提供足夠的輔助驅動，以驅動VCSEL二極管100阱發(fā)射。當CMOS驅動器不驅動時，一個或多個無源元件防止VCSEL二極管100關閉。無源元件可以是電抗性的或電阻性的或兩者都是，優(yōu)選地，無源元件是高Q電抗性元件，即具有最小的電阻。因而，無源元件是高Q電感器或電容器或是低電阻電阻器。無源元件維持通過VCSEL二極管的電流為其發(fā)射電流或稍微低于其發(fā)射電流，并且，CMOS驅動器選擇性地驅動VCSEL二極管發(fā)射。
圖2示出單個優(yōu)選無源元件，即高Q集成電感器110或微電感器(μ電感器)的實例，所述無源元件集成在驅動器芯片、VCSEL二極管芯片上，或者集成在連接到驅動器的中間芯片和VCSEL二極管芯片上。同樣，在包含驅動器和VCSEL二極管的芯片上包括μ電感器110。本質上，此實施例可在任何集成電路技術中執(zhí)行并且尤其是可在CMOS中執(zhí)行，在所述CMOS中，6-8個金屬化層可用于標準的芯片上互連。在此實例中，μ電感器110包括在5個相鄰布線層如銅布線上并且在接觸墊122、124上起始/終止的5個回路112、114、116、118和120。進而，示為正方形(僅僅是舉例)的每個回路112、114、116、118和120可以是任何合適的形狀，如六邊形、八邊形等，盡管優(yōu)選的圓形回路是不切實際的。此實例的正方形回路112、114、116、118、120的每條邊為200-250微米(μm)或微米，從而，每個回路112、114、116、118和120大概為1毫米(mm)長。電感器電阻是與工藝相關的，但通常為25-50Ω，從而，在2mA時，電感器中的電壓降為約50mV，即，可以忽略。可選地，當在單個芯片上包括多個μ電感器110時，它們共享單個公共偏壓墊122或124，例如，墊124可連接到與回路112相同的布線平面中的公共埋設偏壓線(未示出)。
相應地，通過如此構造多匝電感器，總電感按指數規(guī)律與回路數量(n)成正比，即與n2成正比。結果，盡管1mm長線的自感為大約1毫微亨利(nH)；但是，6匝或6回路電感器的電感比每匝大約1nH自感的6倍高很多。由于回路之間的互感，總電感為6×6×1nH＝36nH。雖然典型的芯片連接技術如引線接合法在每個芯片輸入/輸出(I/O)上加1-2nH，但這遠遠達不到本發(fā)明μ電感器110所實現的25-50nH范圍。因而，利用集成無源元件實現有用電感，否則不可實現，因為現有技術替代例(在此實例中，或者提供36mm(14″)的線，或者是一邊200微米(μm)的6回路線圈)是不切實際的并因而是不可用的。
圖3示出根據本發(fā)明優(yōu)選實施例的單個芯片130的實例，其中，在單個芯片上包含驅動器件132、134、無源元件(μ電感器110)和VCSEL二極管136。VCSEL二極管136在其陰極由外部負壓電源138如-1.6V加偏壓。在此實例中，驅動器件132、134為CMOS反相器配置，并且在普通1.5V電源電壓與VCSEL二極管136的陽極之間(即在反相器輸出處)具有P型場效應晶體管(P型FET或PFET)?？蛇x的N型FET(NFET)134與μ電感器110并聯(lián)在VCSEL二極管136的陽極與接地之間。
在DC偏壓條件下，保持反相輸入140為高，VCSEL二極管136的陽極上的反相器輸出為接地(0V)，并且，偏置電流(2mA數量級)從μ電感器110開始且流經μ電感器110、VCSEL二極管136，并到達偏置電源138的負極端。從而，VCSEL二極管136的陽極上的輸出為低，基本上接地，使VCSEL二極管136偏置成發(fā)射或接近發(fā)射。當驅動反相輸入140為低時，NFET 134(如果包括)關閉，同時，開啟PFET 132，把VCSEL二極管136的陽極拉得更高，直到它進入發(fā)射為止。因而，PFET 132的尺寸設計得提供足夠的電流，以在μ電感器110中維持2mA電流，并且有3+mA電流流經VCSEL二極管136。進一步地，流經μ電感器110的電流基本上維持2mA。這可用眾所周知的電路分析技術，并且使μ電感器110電感為25-50nH且μ電感器電壓為0.2-0.4V，對于10Gbaud信號的數據周期，100皮秒(100ps)來核實。最后，再次驅動反相輸入140為高，關閉PFET 132，并且，電流繼續(xù)從μ電感器110流經VCSEL二極管136，μ電感器電流恢復到與其發(fā)射前相同的水平。如果包括可選的NFET 134，當PFET 132關閉時就開啟NFET 134，并且，通過鉗位VCSEL二極管136的陽極以使之基本接地，而防止VCSEL二極管136的陽極恢復到其發(fā)射前水平時被μ電感器110拉得稍負。
如上所述，可用單個低電阻(200-400Ω)電阻器來取代μ電感器110，電阻器對應于偏壓或PFET 132的尺寸而變化，從而偏移使電阻器拉高到足以驅動VCSEL二極管136發(fā)射所需的電流。進一步地，盡管在此實例中示出用負壓電源138來對VCSEL二極管136加偏壓并通過PFET 132拉高而發(fā)射，但這僅僅是舉例。本發(fā)明可應用于任何適當的電路變化以提供相同的結果，例如，在Vdd以上偏置VCSEL二極管136的陽極，并且把其陰極拉低以產生發(fā)射等。
圖4A-B示出圖3單個芯片130實例上的多芯片變化例，其中，相同的元件用相同的標簽標識。在圖4A的實例中，驅動器件132、134和μ電感器110在第一芯片150上，第一芯片150例如為光學總線驅動器芯片。在第二芯片152上包含VCSEL二極管136，第二芯片152例如為具有外部負壓電源138(例如-1.6V)的VCSEL二極管陣列芯片，外部負壓電源138通常在整個陣列的單個公共連接上連接到每個VCSEL二極管136的陰極。單根跳線154把芯片墊156上的每個驅動器輸出及其相應的μ電感器110連接到墊158上相應VCSEL二極管136的陽極。在圖4B實例中相反，驅動器件132、134在第一芯片160上，并且，在第二芯片162上包含μ電感器110和VCSEL二極管136。這兩個變化例的操作基本上與圖3實施例相同，增加1-3nH的跳線154稍微降低μ電感器110的有效性。
圖5A-B示出圖4A-B多芯片實例的進一步變化例，其中，相同的元件用相同的標記標識。這些具體的實施例變化例在CMOS電路電源電壓(Vdd)比發(fā)射電壓如0.8V更低時是有效的。在驅動器芯片172中在驅動器件132、134與相應的μ電感器110之間包括隔離/升壓電容器170，并且，隔離/升壓電容器170連接芯片墊174。而且，在μ電感器110的一側上施加偏置電源電壓176，而不是接地，同時，VCSEL二極管136的陰極接地，即，偏置電源138設定為0V。單根跳線154把每個驅動器輸出174連接到第二芯片178上墊158處VCSEL二極管136的陽極。在圖5B實例中相反，驅動器件132、134在第一芯片180上，并且，在具有VCSEL二極管136的第二芯片182上包含隔離/升壓電容器170和μ電感器110。跳線184連接墊186處的驅動器輸出與墊188處隔離/升壓電容器170的負極(低壓)側。
圖5A-B這些變化例的操作與圖3和4A-B實施例的操作稍有不同，主要是因為隔離/升壓電容器170。例如在圖4A中，在DC偏壓條件下，VCSEL二極管136為1.6V偏壓，并通過大約2mA的電流，此電流也流經μ電感器110。當輸入施加到驅動器件132、134時，在隔離/升壓電容器170上積累電荷，從而，連接到μ電感器110的一側相對于對立側是正的。進而，選擇驅動器件132、134，從而，在操作時，如在10Gbaud時，電容器既不顯著充電也不顯著放電。
一開始，對輸入140施加高電平，隔離/升壓電容器170基本上充電到1.6V。當輸入140切換到低電平時，關閉NFET 134并開啟PFET 132，以上拉隔離/升壓電容器的負極側。然而，當μ電感器110持續(xù)通過2mA時，VCSEL二極管136使隔離/升壓電容器170的正極側鉗位在大約2.0V。隨著隔離/升壓電容器170在一側上鉗位為2.0V，電容器170低壓側上的反相器輸出一開始增加到大約0.4V，并且，(隨著電容器170放電)以PFET 132確定的速率開始向上衰減到Vdd，其中，此速率通過設計選擇。而且，優(yōu)選地，通過設計，對單個位的100ps或更短的發(fā)射過程中很少發(fā)生衰減。雖然在幾位的串中發(fā)生更多的衰減，但附加的衰減仍然是不重要的，除非該串是如此之長，以致于變?yōu)槲⒉蛔愕?無意義的串。當輸入再次切換為高電平時正好相反，隔離/升壓電容器170的負極端再次拉低為接地，根據衰減的大小，這也使正極側稍微降低一些。當隔離/升壓電容器170再充電時，輸出墊174接近1.6V。圖5B的操作基本與圖5A的相似。
應理解，盡管在此用圖形表示的是芯片上可變電壓源或電池，偏置電源138可簡單地是連接到負(-1.6V)外部電源的外部連接或任何適當的偏壓電源。進一步地，芯片上電壓發(fā)生器在CMOS集成電路領域中是眾所周知的。因而，電壓源138、176可以是這樣的芯片上電壓發(fā)生器，或是在芯片上或不在芯片上的任何其它適當的電壓源。
已經提供上述的高性能高速光學數據信號驅動器，需要適當的光學檢測器/接收器來利用此更高性能的優(yōu)點。因而，優(yōu)選實施例光通道包括高性能光檢測器，優(yōu)選包括在CMOS芯片上用讀出電路制作的硅光檢測器。優(yōu)選的高性能光檢測器具有用于增強內部光發(fā)射的超薄(如50)金屬量子阱結構，并且具有表面等離子體激元增強帶隙激發(fā)，尤其是具有光柵和邊緣輔助表面等離子體激元激發(fā)。
為便于理解優(yōu)選實施例的光檢測器，圖6A-B示出在硅中直接帶隙激發(fā)(用矢量200代表)和間接帶隙激發(fā)(用矢量202代表)的機制以及相應的吸收系數。具體地，必須理解直接帶隙激發(fā)200與間接帶隙激發(fā)202之間差異的物理本性，以理解這些激發(fā)如何影響橫截面中的光子激發(fā)，并且更具體地，影響光檢測器的靈敏度。從而，對于直接帶隙激發(fā)200，初始狀態(tài)204和最終狀態(tài)206相隔躍遷能(ΔE)，ΔE對于具有高吸收橫截面的硅而言為3.5eV。在初始和最終狀態(tài)204、206中，電子動量分別是相同的，從而，躍遷的動量變化(Δk)為零(0)。由于在光激發(fā)過程中Δk＝0，因此，光子只需提供用于初始狀態(tài)-最終狀態(tài)躍遷的足夠能量。從而，對于直接帶隙激發(fā)200，能量守恒和動量守恒定律可簡化為能量守恒，因為動量沒有變化。
相反，間接帶隙激發(fā)202具有能量分量208以及另外的動量分量210(即，Δk＞0)。從而，最終狀態(tài)206與初始狀態(tài)204相隔一些能量分量(ΔE＞0)。由于光子可只提供能量分量208而不提供非零的動量分量210，如同由相應吸收系數所代表的那樣，用于1.1eV間接帶隙激發(fā)202的激發(fā)橫截面212是比用于直接帶隙激發(fā)200的3.5eV的激發(fā)橫截面214更低的量級。因而，通常，與直接帶隙半導體中的100nm吸收長度(或穿透深度)相比，850nm(～1.5eV)光子可在(間接帶隙)硅中穿透大約10μm，高出兩個數量級。
本發(fā)明的光檢測器通過使用間接帶隙特性以增強激發(fā)，而克服硅的間接帶隙特性的性能限制障礙。因而，優(yōu)選實施例的光檢測器是簡單廉價的高速高靈敏度的兼容CMOS的光檢測器，該檢測器可在常規(guī)的塊狀硅晶片上以及在絕緣體上硅(SOI)基片上制作。進一步地，本發(fā)明應用于許多其它的半導體技術中，在包括SiGe的其它HEMT(高電子遷移度晶體管)基片上制作更靈敏且更廉價的簡單光檢測器。
圖7示出在金屬-硅-金屬結構220中優(yōu)選實施例的光檢測器的實例，其中，固有肖特基勢壘二極管的內部光發(fā)射有利于光檢測。已知內部光發(fā)射發(fā)生在肖特基勢壘中，并已經用于測量金屬-半導體界面上肖特基勢壘勢能的高度，而且，用于一些近來的高速Si和GaAs光檢測器中。本質上，光子在金屬-半導體肖特基勢壘界面上激發(fā)金屬電子。當對金屬電極222、224加偏壓以在肖特基勢壘上形成電場時，被激發(fā)的電子漂移通過半導體價電子帶，到達正偏壓的金屬集電極224。
從初始狀態(tài)Ψi到最終狀態(tài)Ψf的光致狀態(tài)躍遷可表示為躍遷矩陣<Ψf|Δ·A|Ψi>，這里，A是矢量勢。從而，躍遷概率受初始狀態(tài)矢量和最終狀態(tài)矢量的限制，這描述初始和最終狀態(tài)的局部密度。因而，金屬電子光激發(fā)至肖特基勢壘之上狀態(tài)的概率隨著費密能級處的高密度初始狀態(tài)n(ε)而增加。因此，從超過肖特基勢壘的近費密能級狀態(tài)激發(fā)的載流子增加光載流子密度，但沒有來自更深的能級激發(fā)。
相應地，如果最終狀態(tài)與勢能矢量對齊，躍遷概率就與初始狀態(tài)的密度成正比。從而，費密能級上載流子密度越高，就意味著載流子激發(fā)的概率越高，并因而檢測器量子產額越高。本發(fā)明通過借助超薄金屬膜肖特基勢壘使光電流最大，而實現更高的檢測器靈敏度，其中，所述超薄金屬膜肖特基勢壘具有在量子阱范圍內的金屬膜厚度100?；?0nm。
因而，根據本發(fā)明，硅上的超薄金屬膜在硅表面上形成金屬量子阱活性層，在金屬-半導體界面上增強內部光發(fā)射。光檢測器的超薄活性層(例如10-300并優(yōu)選＜100)增強光子吸收以及光載流子產生，明顯改善光激發(fā)過程。因而，超薄金屬膜中的準二維電子氣在空間上受勢阱的限制。為了實現電子德布羅意(de Broglie)波長大小的勢阱寬度(即，超薄膜的厚度)，量子阱活性層厚度的大小為10nm或更小。
圖8示出在硅230上和在絕緣體上硅(SOI)232上的優(yōu)選實施例超薄金屬膜量子阱的金屬-硅肖特基接觸限制勢能的圖解實例。在檢測器的塊材一側上的金屬-硅結的肖特基勢壘形成一個空間限制勢壘(即在硅之內)，由超薄金屬膜的真空勢能在硅表面或檢測器的前表面上形成其它限制墊壘。如果電介質覆蓋金屬膜，電介質的帶隙就形成限制勢能，以取代真空勢能。
圖9示出如何調節(jié)量子阱層厚度以調整不同能量范圍內的局部電子狀態(tài)密度，并有效地操縱電子狀態(tài)。所述結構可形成得使量子阱狀態(tài)的高密度為費密能級(EF)。T.C.Chang在“photoemission Studiesof Quantum Well Steetes in Thin Films”(“薄膜中量子阱狀態(tài)的光電發(fā)射研究”)，Surface Science Reports，39(2000)，第181-235頁中講述使用光電子光譜來觀察QW電子狀態(tài)并用于操縱狀態(tài)密度形成。進一步地，在不同的基片上一個單層一個單層地淀積超薄金屬膜，光電子光譜已經顯示出明顯存在量子阱電子狀態(tài)及其演變。因而，通過正確調整金屬膜厚度，在費密能級處形成高密度電子狀態(tài)。金屬量子阱顯著地直接增加量子產額，并因此提高光檢測器性能。
已經知道，在此微觀金屬結構如亞波長尺寸金屬結構中，在特性上表現出光頻率上的特有電氣和光學性質。這些特有性質甚至與金屬的更大整體的性質遠遠不同。例如，盡管金屬膜在普通厚度時幾乎是完美的反射體，并且由于動量守恒，既不明顯吸收也不明顯發(fā)送光。然而相反，具有微觀不規(guī)則性或周期性的金屬膜結構表現出強烈的光吸收。此金屬微觀特征導致的此強烈光吸收是表面等離子體激元激發(fā)的結果。
表面等離子體激元是感應表面電荷密度振蕩，即由麥克斯韋方程式描述的表面電磁波。對在等離子體激元共振頻率之下的光頻率，金屬具有介電常數的負實數部分，而在電介質或真空中介質常數為正的。因而，金屬/電介質界面的相反側上介電常數的實數部分具有正號。從而，在獨立金屬膜中以及在如圖8結構230、232的半導體表面上的超薄金屬膜中，光可激發(fā)表面等離子體激元和表面電磁波。在電磁共振時，即當入射光的能量和平面內動量與金屬膜的表面等離子體激元模匹配時，發(fā)生強烈的光學吸收。電磁共振導致在金屬膜中并在其附近發(fā)生局部電磁場的共振形成。局部電磁場增強可超過入射光場102至106倍。如此強烈的局部電磁場在非線性光學處理(如，表面增強拉曼光譜、第二諧波產生、和頻率產生)中以及在諸如等離子體激元增強光發(fā)射的線性處理中具有稱作巨大效應的效應。在光檢測器帶隙激發(fā)中也存在相似的局部場巨大效應。因而，在硅上超薄金屬膜中的表面等離子體激元共振提供根據本發(fā)明的高靈敏度高速金屬-硅-金屬光檢測器。
圖10示出根據本發(fā)明優(yōu)選實施例的表面等離子體激元激發(fā)的實例，比較伸展平整金屬膜240的正常行為與由具有光子波長λ或更小量級的線性尺寸的相同金屬膜形成的特征242。s極化光子244不能耦合到伸展平整金屬膜240，因為它不能在等電位傳導表面上感應電荷。進一步地，動量守恒防止p極化光子246耦合到伸展平整金屬膜240。相反，p極化光子耦合到具有λ或更小量級寬度的金屬條242。因而，光子可在λ大小的特征中以驅動光子場所感應的光子頻率(Ω)來激發(fā)電荷密度振蕩。然而，感應振蕩的相位和振幅取決于Ω-Ωo，這里，Ωo是等離子體激元共振頻率。
圖11示出光250和表面等離子體激元252的色散關系，所述關系每一個都是電磁振蕩頻率與其動量之間的相關關系。Ω＝ck細線(lightline)254表示光子的波矢量(k)與其頻率之間的線性關系。非線性表面等離子體激元色散曲線252位于細線254的右下方。這意味著對于相同能量的光子和等離子體激元(即，對于相同的Ω)，等離子體激元動量總是比光子動量更大。結果，光子自身永遠不會激發(fā)表面等離子體激元。例如，在(Ωp-ΔΩ)頻率下，KL＜KP，即，光子的動量小于表面等離子體激元的動量。
然而，通過在硅上選擇適當的空間金屬膜結構(如柵格)，光子可轉變?yōu)楸砻娴入x子體激元。在所選的結構或柵格中，高空間頻率傅里葉分量提供等離子體激元激發(fā)所需的任何附加動量。從而，根據其柵格耦合、邊緣耦合和表面粗糙度耦合而選擇其表面等離子體激元激發(fā)的結構。在以下方面進一步限制所述結構金屬膜必須在入射光子的能量處表現出等離子體激元共振。表面等離子體激元共振隨著微觀金屬結構的尺寸而向下偏移，即，膜越薄，意味著等離子體激元共振頻率越低。
在共振頻率或接近的頻率處光子激發(fā)的表面等離子體激元提供用于進一步電子激發(fā)的動量，包括硅中的間接帶隙激發(fā)。進一步地，在等離子體激元共振頻率的+/-ΔΩ之內，等離子體激元動量可以是任意大的值，以提供動量來匹配任何的動量守恒情況。相應地，本發(fā)明提供用于硅中的間接帶隙激發(fā)的新的有效利用。等離子體激元提供用于間接帶隙激發(fā)的能量和動量，以實現可與直接帶隙激發(fā)可比擬的躍遷概率。
圖12A示出鎢/硅(W/Si)光檢測器260的光電流(即光激發(fā)效率)，所述光電流是金屬膜厚度的函數。盡管幾乎可使用任何的金屬，但鎢只例如用于在硅層266上形成包括正光檢測器電極262和負光檢測器電極264的金屬柵格。在此實例中，2000(200nm)金屬柵格262、264用過氧化氫(H2O2)減薄，并且暴露在VCSEL二極管的3mW功率下，即在850nm時的1.5eV。由于使金屬柵格從2000減薄為400幾乎不提供可測量的響應，因此就從圖形中省略此數據。然而，在400以下，電流響應的變化是劇烈的，峰值為約100。具體地，當金屬(鎢)膜的邊緣區(qū)域暴露在激光中時，在大約100下發(fā)生此較高的光電流。相反，把激光引導到例如在鎢膜外部區(qū)域中的干凈硅或引導到伸展平整鎢膜(如圖10中的240)的中央區(qū)域，導致明顯更少的可檢測光電流。因而，通過對特定金屬選擇適當厚度，可選擇響應VCSEL二極管的等離子體激元共振。
圖12B示出在圖12A中沿B-B剖分的W/Si光檢測器260的橫截面。電極262、264的薄金屬(W)指狀物268、270分別交替，與硅層266的表面272形成較淺的肖特基勢壘二極管結。
圖13用圖形示出在兩個指狀物268、270之間的優(yōu)選實施例光檢測器(如260)的操作。根據本發(fā)明，通過硅上超薄金屬膜柵格(指狀物268、270)的量子阱性質而增強內部光發(fā)射，等離子體激元居中的局部場增強間接帶隙激發(fā)。硅(圖12中的160)上的超薄金屬柵格(268、270)在費密能級附近形成較高的局部電子狀態(tài)密度。表面等離子體激元為高效率間接帶隙激發(fā)增加能量和動量。而且，等離子體激元共振在金屬膜柵格與硅界面的邊緣導致巨大的局部場增強。由于此巨大的場增強，在耗盡區(qū)內的邊緣附近以及在肖特基界面附近發(fā)生帶隙激發(fā)，以光產生空穴和電子對。肖特基勢壘的強勢場導致將被立即清除至負偏壓金屬的空穴，所述空穴通常具有較低的遷移率。同時，遷移率高得多的電子在肖特基電勢和檢測器偏壓勢能的組合場中朝正電極漂移。
有利的是，在超薄柵格中這種非常有利的情況提供異乎尋常高的量子產額和高檢測器速度。具體地，光檢測器，如圖12A-B和13中的實例，具有與大約30％量子產額相應的響應性。因而，由硅上2μm間距的13個鎢指狀物268、270(每個25μm長)可實現大約0.2mA(200A)/mW光功率的電流。因而，由于上述850nm VCSEL提供3mW光功率，因此，把此功率引導通過典型的現有技術光鏈接，應該對光檢測器施加1mW的光功率，由此感應0.2mA電流通過光檢測器。此電流可直接提供給一個或多個FET的柵極，從而，幾乎任何類型的電路都可用作接收器。
圖14A-B為優(yōu)選實施例光接收器280、290的實例。在第一實施例中，在電源電壓例如Vdd和CMOS反相器286的輸入284之間連接13個指狀25μm光檢測器282，其中，該輸入是NFET 286N和PFET286P的柵極。預充電傳送門電路(precharge pass gate)288連接到反相輸入284，并由時鐘選通。優(yōu)選地，為了更快地響應，預充電電壓低于Vdd的一半，并且更優(yōu)選地，低于(1/3)Vdd，即為VT或低于VT。在反相輸入284上的總結點電容為大約20飛法(fF)。當時鐘(clk)為高電位時，傳送門電路288使反相輸入284放電到預充電電壓。時鐘返回到低電位以關閉傳送門電路288，反相輸入284保持為預充電電壓，并且，反相器輸出為高。當1mW激光撞擊光檢測器282時，它通過200μA，這對反相輸入進行充電。由于Q＝CV并且I＝C*ΔV/Δt，因此，到達光檢測器282的100ps激光脈沖提供足夠的電流使反相輸入284充電到1V，該電壓足以切換反相器，其中，100ps激光脈沖與10Gbps相對應。當光停止時，反相輸入284返回到其預充電狀態(tài)。
圖14B示出跨阻抗放大器(trans Impedance Amplifier)(TIA)光接收器290的實例，TIA光接收器290包括三個反相器292、294、296以及反饋阻抗或電阻器298。在此實施例中，13個指狀25μm光檢測器282連接在電源電壓例如Vdd和輸入節(jié)點300之間，在偏壓電阻器298上連接到一個反相器292。選擇偏壓電阻器298以禁止三個反相器振蕩，并在穩(wěn)定狀態(tài)平衡電壓上是穩(wěn)定的，沒有光到達光檢測器282。當為光檢測器282提供光時，光檢測器282通過電流，以把輸入節(jié)點300拉高。作為響應，反相器292驅動其輸出即反相器294的輸入為低。反相器294驅動其輸出即反相器296的輸入為高。反相器296驅動其輸出為低。通過對3個反相器292、294、296加偏壓使之處于平衡狀態(tài)，TIA 290具有比圖14A的簡單實施例280快得多的響應時間。因而，圖14A-B的光接收器280、290是可在單個CMOS IC上形成的高性能CMOS光接收器。進一步地，應理解，如果需要更多的電荷例如驅動更大的反相器286，可通過增加指狀物264、266，或通過增加指狀物長度，或兩者都增加，從而增加光檢測器282。
而且，由于主要由空間限制的性質，即膜的厚度和勢阱的高度和形狀，來確定超薄金屬膜量子阱的電氣和光學性質，因此，本發(fā)明具有廣泛的應用。盡管描述硅上的金屬，但本發(fā)明可應用于幾乎所有的金屬和半導體或它們的復合物，以通過調整量子阱膜來實現上述高量子產額和提高的操作速度。
進一步地，通過組合諸如圖3-5B中的優(yōu)選實施例高速驅動器和適當的光學傳輸介質，所述優(yōu)選實施例提供低成本高性能的光學數據通道，所述高速驅動器具有優(yōu)選實施例硅上超薄金屬的肖以及在硅肖特基勢壘光檢測器如光柵光檢測器282。因而，可為具體應用選擇光學傳輸介質，即對于短距離則選擇暴露的空氣，此時校準不是問題，或者對于更長的范圍選擇光纖。進一步地，利用如圖3所示的單個芯片驅動器以及圖12的柵格光檢測器260，驅動標準CMOS芯片上的標準CMOS讀出放大器，優(yōu)選的數據通道組件很少碰到現有技術數據通道所遇到的把組件連接在一起的任何缺點。
圖15A-B示出現有技術光接收器/驅動器與優(yōu)選實施例實例的比較。因而，圖15A例如示出多芯片模塊中的基片310，基片310具有單個VCSEL二極管312、二極管驅動器314、通用CMOS IC(如微處理器)316、化合物半導體光檢測器318和接收器芯片320。光檢測器318驅動接收器320，其中，接收器320連接到CMOS IC 316。CMOSIC 316驅動二極管驅動器314，二極管驅動器314則驅動VCSEL二極管312。相反，優(yōu)選實施例基片330把芯片數量減少為2，在單個集成CMOS芯片332中，CMOS IC 332提供二極管驅動器334、通用CMOS電路336、硅光接收器338的全部功能。在此實施例中，只有VCSEL二極管312是連線到CMOS IC 332的單獨芯片。
有利的是，由于減少芯片數量，因此，模塊所需的功率、基片尺寸和板上空間也減少。而且，可在單個CMOS IC上包含以前在昂貴的化合物半導體中的全部或大多數功能。從而，由于本發(fā)明的光檢測器、光接收器和VCSEL二極管驅動器，實現性能再次顯著提高并且降低成本。
雖然已經結合幾個(實例)優(yōu)選實施例描述本發(fā)明，但本領域中技術人員應理解，本發(fā)明可在后附權利要求的精神和范圍內進行變更。
權利要求
1.一種高速集成光驅動器，包括場效應晶體管驅動器電路；一端耦合到所述場效應晶體管驅動器電路輸出的無源元件；一個電極耦合到所述無源元件的垂直腔面發(fā)射激光器二極管；以及耦合到所述垂直腔面發(fā)射激光二極管的電極的偏壓連接。
2.如權利要求1所述的高速集成光驅動器，其中，所述一個電極是所述垂直腔面發(fā)射激光二極管的陽極，并且，所述偏壓連接在所述垂直腔面發(fā)射激光二極管的陰極處。
3.如權利要求2所述的高速集成光驅動器，其中，所述輸出連接到所述垂直腔面發(fā)射激光二極管陽極。
4.如權利要求3所述的高速集成光驅動器，其中，所述無源元件和所述場效應晶體管驅動器在相同的集成電路芯片上。
5.如權利要求3所述的高速集成光驅動器，其中，所述無源元件和所述垂直腔面發(fā)射激光二極管在相同的集成電路芯片上。
6.如權利要求3所述的高速集成光驅動器，其中，所述無源元件是形成集成回路電感器的多個層疊回路。
7.如權利要求6所述的高速集成光驅動器，其中，所述多個層疊回路為至少五個回路。
8.如權利要求7所述的高速集成光驅動器，其中，所述多個層疊回路每一個都是矩形的，并且每條邊至少為200μm。
9.如權利要求6所述的高速集成光驅動器，其中，所述回路電感器的電感為至少25-40nH。
10.如權利要求3所述的高速集成光驅動器，其中，所述場效應晶體管驅動器是CMOS驅動器。
11.如權利要求10所述的高速集成光驅動器，進一步包括連接到所述偏壓連接的偏置電源。
12.如權利要求11所述的高速集成光驅動器，其中，所述偏置電源的大小超過CMOS電源電壓。
13.一種高速集成光檢測器，包括半導體層；所述半導體層上的超薄金屬圖案，所述超薄金屬圖案具有小于2000的厚度，并且在所述半導體層中形成肖特基墊壘二極管結；以及在所述超薄金屬圖案與所述肖特基墊壘二極管結之間在所述半導體層中形成的量子阱。
14.如權利要求13所述的高速集成光檢測器，其中，所述超薄金屬圖案是在所述半導體層的第一表面上的第一光檢測器電極，所述高速集成光檢測器進一步包括在所述半導體層的相對表面上的第二金屬電極。
15.如權利要求13所述的高速集成光檢測器，其中，在所述量子阱中包含二維電子氣。
16.如權利要求13所述的高速集成光檢測器，其中，所述半導體層是硅層。
17.如權利要求16所述的高速集成光檢測器，進一步包括絕緣層，其中，所述硅層是所述絕緣層上的表面層。
18.如權利要求17所述的高速集成光檢測器，其中，所述超薄金屬圖案為10-300厚。
19.如權利要求18所述的高速集成光檢測器，其中，所述超薄金屬圖案的厚度＜100。
20.如權利要求19所述的高速集成光檢測器，其中，所述超薄金屬圖案為50厚。
21.如權利要求19所述的高速集成光檢測器，其中，所述超薄金屬圖案包括一對光檢測器電極。
22.如權利要求21所述的高速集成光檢測器，其中，所述一對光檢測器電極布置在所述硅層表面上的柵格中。
23.如權利要求22所述的高速集成光檢測器，其中，所述柵格是多個2μm間距且25μm長的鎢指狀物。
24.一種包括如權利要求23所述的高速集成光檢測器的CMOS光接收器，其中，所述高速集成光檢測器驅動CMOS反相器。
25.一種包括如權利要求13所述的高速集成光檢測器的CMOS光接收器，其中，所述高速集成光檢測器驅動CMOS反相器。
26.一種包括一個或多個光通道的高速數據通道，包括高速集成光驅動器，包括在集成電路芯片上的場效應晶體管驅動器電路，一端耦合到所述場效應晶體管驅動器電路輸出的無源元件，一個電極耦合到所述無源元件的垂直腔面發(fā)射激光二極管，以及對所述垂直腔面發(fā)射激光二極管加偏壓的偏置電源；一端由所述高速集成光驅動器驅動的光學介質；以及高速集成光檢測器，包括半導體層，所述半導體層上的超薄金屬電極，所述超薄金屬圖案具有小于2000的厚度，并且在所述半導體層中形成肖特基墊壘二極管結，以及在所述超薄金屬圖案與所述肖特基墊壘二極管結之間在所述半導體層中形成的量子阱，所述量子阱包含二維電子氣。
27.如權利要求26所述的高速數據通道，其中，所述集成電路芯片是CMOS芯片。
28.如權利要求27所述的高速數據通道，其中，所述偏置電源的大小超過CMOS集成電路芯片電源電壓。
29.如權利要求28所述的高速數據通道，其中，所述無源元件連接到所述垂直腔面發(fā)射激光二極管的陽極，并且，所述偏置電源連接到所述垂直腔面發(fā)射激光二極管的陰極。
30.如權利要求29所述的高速數據通道，其中，所述無源元件是形成集成回路電感器的多個層疊回路。
31.如權利要求30所述的高速數據通道，其中，所述多個層疊回路為至少五個矩形回路，每個回路的每條邊至少為200μm。
32.如權利要求31所述的高速數據通道，其中，所述回路電感器的電感為至少25-40nH。
33.如權利要求32所述的高速數據通道，其中，在所述集成電路芯片上集成所述集成回路電感器。
34.如權利要求32所述的高速數據通道，其中，所述集成回路電感器和所述垂直腔面發(fā)射激光二極管在第二集成電路芯片上。
35.如權利要求27所述的高速數據通道，其中，所述半導體層是硅層。
36.如權利要求35所述的高速數據通道，其中，所述超薄金屬電極在所述半導體層的第一表面上，所述高速集成光檢測器進一步包括在所述半導體層的相對表面上的第二金屬電極。
37.如權利要求35所述的高速數據通道，其中，所述硅層是絕緣層上的表面層。
38.如權利要求37所述的高速數據通道，進一步包括所述硅層上的第二超薄金屬電極。
39.如權利要求38所述的高速數據通道，其中，每一個所述超薄金屬電極都為10-300厚。
40.如權利要求39所述的高速數據通道，其中，所述每一個超薄金屬電極的厚度＜100。
41.如權利要求40所述的高速數據通道，其中，所述每一個超薄金屬電極都為50厚。
42.如權利要求40所述的高速數據通道，其中，所述每一個超薄金屬電極中的一對在所述硅層的表面上形成鎢柵格。
43.如權利要求42所述的高速數據通道，其中，所述柵格是多個2μm間距且25μm長的鎢指狀物。
44.如權利要求43所述的高速數據通道，進一步包括在所述硅層中形成的CMOS反相器，所述高速集成光檢測器驅動所述CMOS反相器，所述高速集成光檢測器和所述CMOS反相器形成CMOS光檢測器。
全文摘要
一種高速光通道，包括光驅動器和在CMOS光接收器中的光檢測器。光通道驅動器包括驅動無源元件(如集成回路電感器)的FET驅動器電路、以及垂直腔面發(fā)射激光(VCSEL)二極管。VCSEL二極管由偏置電源加偏壓。集成回路電感器以CMOS技術集成在與FET驅動器和/或VCSEL二極管相同的IC芯片上。光檢測器在半導體(硅)層中，半導體(硅)層可以在絕緣層上，即SOI。硅層上的一個或多個超薄金屬電極(＜2000)形成肖特基墊壘二極管結，這又在超薄金屬電極與肖特基墊壘二極管結之間形成包含二維電子氣的量子阱。
文檔編號H01S5/183GK1706082SQ200380101770
公開日2005年12月7日 申請日期2003年10月23日 優(yōu)先權日2002年11月27日
發(fā)明者佛里恩科·M.·波茲索, 菲利普·G.·埃瑪 申請人:國際商業(yè)機器公司