專利名稱：具源極穿孔絕緣體硅基板上金氧半導(dǎo)體晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系相關(guān)于MOS晶體管，并且，系特別相關(guān)于適合用于RF功率(RF power，高頻功率)應(yīng)用與以SOI(silicon on isolator，絕緣硅片)作為基礎(chǔ)而加以建構(gòu)的MOS晶體管。
適合用于RF功率應(yīng)用的MOS晶體管系需要具有低的寄生電容，以具有盡可能小的低通特征，而該寄生電容的降低則是有可能藉由將MOS晶體管建構(gòu)在一SOI基板上而加以實現(xiàn)，至于如此的SOI MOS晶體管，舉例而言，則是于EP 0562271 A1，WO99/40614 A2，以及WO97/24758A1中有所敘述，不過，該等所顯示的RF功率晶體管的問題卻是，一方面，整個晶體管乃會被分開成為個別的晶體管，稱的為手指(fingers)，且該等手指一般而言乃會彼此平行地進行配置，以獲得適合作為RF功率晶體管的一高晶體管寬度，以及，另一方面，由于該等晶體管手指的所有終端，亦即，漏極，柵極，以及源極終端，乃會被形成在與該SOI基板相同的半導(dǎo)體層的上，因此，在這些情況的下，要在該等平行晶體管手指的僅兩個可利用末端分別地結(jié)合以及連接彼此平行配置的該等晶體管手指的該三個不同終端是有困難的，此外，結(jié)合該等晶體管手指乃會導(dǎo)致在該半導(dǎo)體層上更昂貴以及更大的殼體結(jié)構(gòu)以及布線，并且，也會導(dǎo)致在該等源極終端處由于鍵合線(bondingwires)所造成的不想要的誘導(dǎo)性。
在形成于該漏極，源極，以及信道區(qū)域被形成在一半導(dǎo)體基板的一外延半導(dǎo)體層(epitaxial semiconductor layer)中、且系由于較高的寄生電容而較不適合用于RF功率應(yīng)用的一單一基板上的該等MOS晶體管間，乃具有所謂的LDMOS晶體管，而在此，所謂的沉錘(sinkers)，亦即，未擴散的深達區(qū)域(indiffused deep-reachingregions)，乃會達成在該晶體管所形成的該外延層中的該源極區(qū)域以及芯片后方間的一連接，也就是，它們會向下延伸進入該外延層位在其上的高度摻雜半導(dǎo)體基板中，其中，該源極終端乃加以形成為分別在該芯片的背面、以及該半導(dǎo)體基板的背面上的金屬化，再者，于這些晶體管中，彼此平行配置的晶體管手指系可以進行接線，因而使得在該等柵極以及漏極終端結(jié)合于該等晶體管手指的相反端的同時，該源極終端，舉例而言，會經(jīng)由該芯片的背面而被連接至接地，而為了改善，舉例而言，晶體管手指重復(fù)距離以及電阻，US 6,297,533 B1，US 6,063,678，以及WO98/57379 A1乃建議利用會將位在該外延層中的該源極區(qū)域連接至位于下方的該半導(dǎo)體基板的不同型態(tài)穿孔取代該等沉錘結(jié)構(gòu)。
關(guān)于圖3，其系更詳細地解釋被形成在一半導(dǎo)體基板的一外延層中的一已知HF LDMOS功率晶體管的一個實例。該功率晶體管系包括一具有一有源區(qū)域102的基板100，其中，該晶體管的源極，柵極與信道，以及漏極區(qū)域系分別地如在圖3的下部中所指示一樣地加以形成，并且，正如可以于圖3中所見，在用于RF功率應(yīng)用的該所示LDMOS晶體管中，該整個晶體管寬度系會被分開成為，根據(jù)一般架構(gòu)而言，分別彼此平行配置的個別晶體管結(jié)構(gòu)以及晶體管(手指)。
該有源區(qū)域102系包括復(fù)數(shù)個晶體管結(jié)構(gòu)T1至T4，其中，第一晶體管結(jié)構(gòu)T1以及第二晶體管結(jié)構(gòu)T2系會分別包括一源極區(qū)域S1以及S2/3，以及一柵極區(qū)域G1以及G2，再者，該第一晶體管結(jié)構(gòu)T1以及第二晶體管結(jié)構(gòu)T2亦會包括一共同漏極區(qū)域D1/2，而其正如所見，則是位在該兩個柵極結(jié)構(gòu)G1以及G2間，相同的，第三晶體管結(jié)構(gòu)T3以及第四晶體管結(jié)構(gòu)T4也會分別包括一源極區(qū)域S2/3以及S4，以及一柵極區(qū)域G3以及G4，并且，類似于該等結(jié)構(gòu)T1以及T2，該等晶體管結(jié)構(gòu)T3以及T4亦會包括位在該兩個柵極結(jié)構(gòu)G3以及G4間的一共同漏極區(qū)域D3/4，另外，正如所見，該等個別晶體管結(jié)構(gòu)T1至T4乃會平行于彼此地加以配置，并且，乃會自該有源區(qū)域102的一第一側(cè)104延伸至該有源區(qū)域102的相對于該第一側(cè)104的一第二側(cè)106。
在該基板100的上，相鄰于該有源區(qū)域102的該第一側(cè)104，乃會形成一柵極終端110，而于

圖1A所顯示的實施例中，該柵極終端乃會包括四個手指狀的部份110a至110d，其中，該等手指狀部分乃會自該有源區(qū)域102的該第一側(cè)104開始，以該有源區(qū)域102的該第二側(cè)106的方向，延伸跨越該等柵極區(qū)域G1，G2，G3，以及G4，再者，相鄰于該有源區(qū)域102的該第二側(cè)106，乃會形成一漏極終端112，而該漏極終端則是會包括自該有源區(qū)域102的該第二側(cè)106開始延伸跨越該等漏極區(qū)域D1/2以及D3/4的兩個手指狀部分112a以及112b，其中，該柵極終端110的該等手指狀部分110a至110d以及該漏極終端112的該等手指狀部分112a以及112b乃會平行于彼此地加以配置。
再者，在圖3中所顯示的該晶體管結(jié)構(gòu)乃會包括被配置在該有源區(qū)域102的該第二側(cè)106的上的柵極連接114a以及114b，以用于電連接相鄰晶體管結(jié)構(gòu)的該等柵極區(qū)域，其中，該柵極連接114a系加以提供以電連接該柵極終端110的該等手指110a以及110b，而相同的，該柵極連接114b則是加以提供椅墊連接該柵極終端110的該等手指110c以及110d，并且，位在該手指末端的該等手指110a/110b以及110c與110d的該電連接所較具優(yōu)勢地是，能夠獲得施加至盡可能平整的一柵極終端110的一輸入信號的分配。
該等晶體管手指的柵極終端以及漏極終端的該簡單結(jié)合乃是藉由將該源極終端接觸跨越位在該外延層下方的該半導(dǎo)體基板而成為可能，其中，圖3中所顯示的該等結(jié)構(gòu)系會加以形成，不過，圖3的該RF功率晶體管的一個缺點卻是，由于在一半導(dǎo)體基板的一外延層中的井結(jié)構(gòu)所造成的其內(nèi)在固有的較高寄生電容。
US 5,548,150 A系揭示，參考圖12，圖39，以及圖41，以SOI作為基礎(chǔ)的一MOSFET，在此，一溝渠結(jié)構(gòu)系加以形成在該源極電極的下方，并且，系利用具有高熱傳導(dǎo)性的一傳導(dǎo)材質(zhì)加以填滿，藉此，該源極電極乃會形成與該硅基板的熱接觸，因此，部分的硅基板就會更進一步地作為一源極電極，以及熱消散特性也會獲得改善，不過，在此MOSFET結(jié)構(gòu)，一方面，使得上述的簡單接觸成為可能，且另一方面，同時提供利用一SOI基板所獲得的有關(guān)于較低寄生電容的優(yōu)點時，其所同時會具有的缺點卻是，該結(jié)構(gòu)無法被用于任何的應(yīng)用中，舉例而言，當(dāng)該SOI基板的該半導(dǎo)體基板由于一待整合的線圈而必須要具有一高電阻的時候，因此，其就無法作為源極電極。
本發(fā)明的一個目的系在于提供一晶體管以及一種用于產(chǎn)生該晶體管的方法，因此，該晶體管乃會適合于高頻功率的應(yīng)用，以及在不限制可能應(yīng)用范圍的情形下，系使得布局努力及/或芯片面積的降低成為可能。
此目的系藉由根據(jù)權(quán)利要求1的一MOS晶體管以及根據(jù)權(quán)利要求6的一方法而加以達成。
根據(jù)本發(fā)明的一MOS晶體管，系具有形成在一SOI基板的一半導(dǎo)體層中的一源極區(qū)域，一漏極區(qū)域，以及一信道區(qū)域，且該SOI基板乃具有一半導(dǎo)體基板位在該半導(dǎo)體層下方，以及一絕緣層位在該半導(dǎo)體層以及該半導(dǎo)體基板間，而在根據(jù)本發(fā)明的該MOS晶體管中，該漏極或源極區(qū)域乃會藉由一穿透該半導(dǎo)體基板的一穿孔而被電連接至一位在該半導(dǎo)體基板遠離該絕緣層的一側(cè)的上的一后方接觸。
一種根據(jù)本發(fā)明的用于產(chǎn)生一MOS晶體管的方法，系包括提供一SOI基板，具有一半導(dǎo)體層，一半導(dǎo)體基板，以及位在該半導(dǎo)體層以及該半導(dǎo)體基板間的該半導(dǎo)體層下方的一絕緣層，在該SOI基板的該半導(dǎo)體層中形成一源極，一漏極，以及一信道區(qū)域，以及產(chǎn)生一穿孔，該穿孔會將該源極區(qū)域或該漏極區(qū)域電連接至位在該半導(dǎo)體基板遠離該絕緣層的一側(cè)上的一后方接觸。
再者，本發(fā)明中心想法系在于，在不需要限制應(yīng)用范圍的情形下，藉由將一穿孔自該源極或該漏極區(qū)域引導(dǎo)跨越該絕緣層以及該半導(dǎo)體基板兩者再到達待電連接至該區(qū)域的一后方接觸，而獲得一MOS晶體管的一簡單接觸，因為，藉此，該等半導(dǎo)體基板的材質(zhì)特性需求，例如，分別地，摻質(zhì)以及傳導(dǎo)性，就會分別地被省略以及被降低，而相較于US 5,548,150的前述MOSFET結(jié)構(gòu)，即可以得出一延伸的應(yīng)用范圍，至于布線SOI MOS晶體管的共同程序，據(jù)此，柵極，源極，以及漏極終端則僅會自一側(cè)布線，并利用被配置在所有層下方的后方接觸作為直接透過該等穿孔連接的源極終端而造成一顯著簡化布線的結(jié)果，特別是，在復(fù)數(shù)個晶體管手指會彼此平行配置的功率放大器中。
本發(fā)明將于之后以所附圖式做為參考而進行討論，該等圖式系顯示圖1A其系顯示根據(jù)本發(fā)明的一實施例的分別晶體管以及一晶體管手指的一剖面圖；圖1B其系顯示根據(jù)本發(fā)明的一再一實施例的分別一晶體管以及一晶體管手指的一剖面圖；圖2其系顯示包含根據(jù)本發(fā)明的一實施例的圖1A的晶體管的一功率放大器的部份上視圖；以及圖3其系顯示被形成于一半導(dǎo)體基板上的一外延層中的一習(xí)知LDMOS功率放大器的一上視圖。
首先，參考圖1A，乃會敘述根據(jù)本發(fā)明的一LDMOS晶體管的一實施例。該晶體管，一般系標(biāo)示以10，乃會包括一第一傳導(dǎo)型態(tài)的一源極區(qū)域12，亦即，舉例而言，一強烈n摻雜的“n+”源極區(qū)域，一第二傳導(dǎo)型態(tài)的一信道區(qū)域以與門極區(qū)域14，在此，舉例而言，一輕微p摻雜的p-區(qū)域，以及一第一傳導(dǎo)型態(tài)的一漏極區(qū)域，舉例而言，在此，其系由一輕微n摻雜的LDD(lightly doped drain，輕微摻雜漏極)區(qū)域以及一強烈n摻雜漏極接觸區(qū)域16b所構(gòu)成，其中，該等區(qū)域12-16乃加以形成于一半導(dǎo)體層中，例如，硅18，并且，若有需要的話，該半導(dǎo)體層18乃可以已適當(dāng)?shù)剌p微摻雜，再者，該半導(dǎo)體層系為一SOI基板的部份，以及系藉由一埋藏隔離層22，例如，來自，舉例而言，亦由硅所形成的一半導(dǎo)體基板24的二氧化硅，而加以分開，據(jù)此，一漏極終端28乃會直接地位在該漏極區(qū)域16b的上且其電連接，另外，一柵極30系直接地位在該p信道區(qū)域14上方，并且系藉由一絕緣層32，例如，二氧化硅，而與該p信道區(qū)域分開，以能夠有效地被耦接至該p信道區(qū)域，其中，該絕緣層系會更進一步地作為用于該整個晶體管10的保護層，以及因此會覆蓋該整個結(jié)構(gòu)，此外，該源極終端26乃會以一穿孔34的形式，延伸穿過該半導(dǎo)體層18，該絕緣層22，以及該半導(dǎo)體基板24，朝向底部而分別到達一金屬化以及后方接觸，而其則是會作為位在該半導(dǎo)體基板24的分別面向遠離該半導(dǎo)體層18方向的側(cè)面以及主要表面上的源極終端36，因此，該穿孔34系使得該源極區(qū)域12到達該后方接觸36的一電連接成為可能。
首先，為了產(chǎn)生圖1A的該MOS晶體管10，該等區(qū)域12-16系藉由適當(dāng)?shù)膿诫s方法，例如，利用擴散的熱摻雜、或其它摻雜方法，例如，離子植入、或類似者，而舉例而言，從該SOI基板20開始，加以形成于該SOI基板20的該半導(dǎo)體層18中，在此，若有需要的話，該半導(dǎo)體層18系可以適當(dāng)?shù)仡A(yù)先摻雜。
在提供該SOI基板20以及形成該等區(qū)域12至16之后，乃會藉由一適當(dāng)?shù)姆椒?，例如，干、或濕蝕刻，較佳地是，一非方向性蝕刻方法，而產(chǎn)生穿透該上部半導(dǎo)體層18，位在下方的該絕緣層22，以及該半導(dǎo)體層24的一連續(xù)開口，而該連續(xù)開口則是會于側(cè)向方向至少部分地延伸進入該源極區(qū)域，并且，會以一垂直方向而自該源極區(qū)域12穿過到達該半導(dǎo)體基板24相對于該絕緣層22的側(cè)面，在此，為了避免蝕刻出，分別地，一連續(xù)開口以及一孔洞，該SOI基板乃可以被配置在作為該開口蝕刻期間的蝕刻停止層的一犧牲基板的上，接著，一傳導(dǎo)材質(zhì)，例如，鎢，系會藉由適當(dāng)?shù)姆椒?，例如，一CVD方法，而被導(dǎo)入該所產(chǎn)生的開口中，藉此完成對于該源極區(qū)域12的一電連接，至于該可選擇的犧牲層則是可以于之后加以接地、或是蝕刻移除。
該開口被填充以傳導(dǎo)材質(zhì)而形成該穿孔34的該程序步驟系可以更進一步地同時用于將該源極終端26形成于該半導(dǎo)體層18的表面的上，不然的話，該源極終端不是會被省略，就是會在一另一分開的程序步驟中，例如，藉由微影(lithography)，而與該漏極終端28一起形成在該半導(dǎo)體層18的表面的上，接著，在得出的結(jié)構(gòu)上沉積一絕緣層，沉積該柵極終端30，以及在所得出的結(jié)構(gòu)上沉積一另一絕緣層，并且在該SOI基板20的后方提供該金屬化36，即會接著得到在圖1A中所顯示的該晶體管10。
在圖2中，系顯示分別用于一RF功率放大器以及RF功率晶體管的一實施例，在此，顯示于圖1A中的該晶體管系作為許多晶體管手指的其中的一，且其中，圖1A所顯示的該剖面圖乃是圖2中A以及A’所標(biāo)示者，并且，為了避免重復(fù)，在圖1A以及圖2中，相同的組件乃會提供以相同的參考符號，且其中，相同的重復(fù)敘述系加以省略。
如在圖2下方所標(biāo)示，該RF功率放大器，一般標(biāo)式以40，乃是由數(shù)個彼此平行配置的晶體管手指10a以及10b所組成，且每一個晶體管手指10a以及10b乃是如圖1A所示地進行建構(gòu)，并且，乃會包括一類手指柵極終端30，一類手指源極區(qū)域22，一類手指柵極終端30，一信道區(qū)域14(由于位在下方，因此無法看見)，一漏極區(qū)域16(16a以及16b)，以及一漏極終端28，而它們則是全都彼此平行配置，再者，該等晶體管手指系會，分別地，交替地扭轉(zhuǎn)180°至彼此而形成一整體，以及交替地以一鏡像對稱方式而彼此配置，因此，其源極終端26以及漏極終端28乃會位在彼此旁邊，并且，系會整體地加以形成，此外，由于該等源極區(qū)域12系會電連接至位在該SOI基板的后方上的該源極終端、且該SOI基板，舉例而言，乃會透過穿透該等晶體管手指形成于其中的該半導(dǎo)體層的該等穿孔(圖1A中的34)而連接至接地的事實，因此，其系有可能分別地結(jié)合以及電連接位在相反兩端的該等柵極終端30以及該等漏極終端28，所以，該等顯示于圖2中的柵極終端30即總是會在由圖2所見的下部末端上、藉由垂直于集合方向(assembly direction)走向的一柵極終端金屬痕跡(gate terminalmetal trace)42而被連接至彼此，在此同時，該等漏極終端28則會在相反側(cè)末端上，亦即，由圖2所見的下部末端上，藉由垂直于集合方向走向的一漏極終端金屬痕跡(drain terminal metal trace)44而被連接至彼此，此外，正如于本說明的前言中所敘述的，其它的，亦即，該等柵極終端30的其它上部末端，系可以藉由會經(jīng)由該分別的柵極終端而連接相鄰于一漏極終端28的兩個柵極終端30的脊?fàn)钗锒右赃B接(于圖2中未顯示)。
因此，上述的該RF功率放大器即可以藉由使用由于SOI技術(shù)而具有較低寄生電容的SOI LDMOS晶體管而使得一緊實布局成為可能，其中，額外地，該應(yīng)用范圍并不受限于該SOI基板的該半導(dǎo)體基板的材質(zhì)需求，例如，在系統(tǒng)芯片(system on chip)的例子中，其系結(jié)合有線圈，并需要一高電阻半導(dǎo)體基板。
以前述的敘述做為參考，應(yīng)該要注意的是，如前述的該等摻雜比例系可以加以顛倒，并且，對本發(fā)明而言，形成在該SOI基板的該半導(dǎo)體層中的晶體管的確切型態(tài)也不重要，也因此，該漏極區(qū)域的該LDD區(qū)域亦可以被省略、或是該信道區(qū)域可以具有一摻雜梯度。
相對于先前穿孔乃藉由蝕刻一孔洞并接續(xù)地填充以傳導(dǎo)材質(zhì)而加以形成的敘述，其系更進一步有可能的是，該穿孔的形成乃是藉一溝渠以及一孔洞由分別地僅穿透該填充以傳導(dǎo)材質(zhì)的絕緣層而延伸到達該半導(dǎo)體基板、以及一區(qū)域分別地自此孔洞以及溝渠穿過到達該后方接觸而加以達成，其中，該半導(dǎo)體基板的該傳導(dǎo)性系會經(jīng)由摻雜而被大大地增加，再者，用于形成該穿孔的該半導(dǎo)體基板的區(qū)域的謹慎摻雜的示范性摻雜高度系包括，舉例而言，大約1016至數(shù)個1020l/cm3的摻質(zhì)，其中，此濃度系可以自該基板的一側(cè)上升至另一側(cè)，至于該基板的基礎(chǔ)摻雜則是介于1010至1016l/cm3的范圍間。
再者，應(yīng)該要注意的是，先前的敘述僅是示范性地相關(guān)于一RF功率放大器被用在一源電路(source circuit)范圍內(nèi)的一集成電路中的常見例子，不過，本發(fā)明在該等漏極區(qū)域被連接至位在該SOI基板的該后方上的該后方接觸的時候，也是可以有所幫助。
額外地，任何型態(tài)的接觸系皆可以被使用作為源極側(cè)穿孔，而在一垂直延伸朝向具有固定剖面的底部的穿孔被使用于圖1A的該實施例的同時，一變得較窄且朝向該底部的穿孔也可以加以使用，此外，如此的一穿孔系可以，舉例而言，藉由，對于未受至少側(cè)向延伸進入該源極區(qū)域且垂直地到達該后方接觸的一光敏感屏蔽所保護的一溝渠區(qū)域的電漿蝕刻，以及接續(xù)地，舉例而言，藉由濺鍍，而在藉此所產(chǎn)生的該V型溝渠的上沉積金屬，所加以產(chǎn)生，而藉由該方法所產(chǎn)生的一SOI LDMOS晶體管則顯示于圖1B中，其與圖1A的不同的處僅在于上述的V型溝渠接觸。
參考符號列表10 LDMOS晶體管12 源極區(qū)域14 柵極區(qū)域16a LDD區(qū)域16b 漏極接觸區(qū)域18 半導(dǎo)體層20 SOI基板22 絕緣層24 半導(dǎo)體基板26 源極終端28 漏極終端30 柵極32 絕緣層34 穿孔36 源極終端40 RF功率放大器42 柵極終端金屬痕跡44 漏極金屬痕跡100 基板102 有源區(qū)域104 有源區(qū)域的第一側(cè)106 有源區(qū)域的第二側(cè)110 柵極終端110a-d 手指狀部分112 漏極終端112a，112b 手指狀部分114a，114b 柵極連接T1-T4晶體管結(jié)構(gòu)S1，S2/3，S4源極區(qū)域G1，G2柵極區(qū)域D1/2，D3/4漏極區(qū)域
權(quán)利要求
1.一種MOS晶體管，具有形成在一SOI基板(20)的一半導(dǎo)體層(18)中的一源極區(qū)域(12)，一漏極區(qū)域(16a，16b)，以及一信道區(qū)域(14)，而該SOI基板則是具有一半導(dǎo)體基板(24)位在該半導(dǎo)體層(18)下方，以及一絕緣層位在該半導(dǎo)體層(18)以及該半導(dǎo)體基板(24)間，其中，該漏極或源極區(qū)域(16a，16b，12)乃透過一穿透該半導(dǎo)體基板(24)的一穿孔而被電連接至一形成在該半導(dǎo)體基板(24)遠離該絕緣層(22)的一側(cè)的上的一后方接觸。
2.根據(jù)權(quán)利要求1所述的MOS晶體管，其中，該穿孔乃具有一被填充以一傳導(dǎo)材質(zhì)的接觸開口。
3.根據(jù)權(quán)利要求1所述的MOS晶體管，其中，該穿孔乃具有一穿透該絕緣層(22)且被填充以一接觸材質(zhì)的開口，以及一該半導(dǎo)體基板(24)自該開口穿透通過該半導(dǎo)體基板(24)而到達該后方接觸的一穿孔區(qū)域，其中，在該半導(dǎo)體基板中的該摻質(zhì)會介于1×1016以及3×1020l/cm3間，以及該基板的主要摻雜會介于1×1012以及1×1016l/cm3間。
4.根據(jù)權(quán)利要求1至3任一項所述的MOS晶體管，其更具有一漏極以及一柵極終端(28，30)，住在遠離配置有作為源極終端的該后方接觸的該SOI基板(20)的一側(cè)的上，因而使得讀柵極終端(30)會被耦接至該信道區(qū)域(14)，且該漏極終端(28)會被電連接至該漏極區(qū)域(16a，16b)。
5.一種RF功率晶體管，具有彼此平行配置的數(shù)個根據(jù)權(quán)利要求1至4任一項所述的晶體管。
6.根據(jù)權(quán)利要求5所述的RF功率晶體管，其中，該MOS晶體管的該等漏極以與門極終端(28，30)乃會相又合，其中，該等漏極終端以及該等柵極終端乃會于相對的末端處電連接。
7.一種用于產(chǎn)生一MOS晶體管的方法，包括下列步驟提供一SOI基板，具有一半導(dǎo)體層(18)，一半導(dǎo)體基板(24)，以及位在該半導(dǎo)體層以及該半導(dǎo)體基板(24)間和該半導(dǎo)體層(18)下方的一絕緣層(22)；在該SOI基板(20)的該半導(dǎo)體層(18)中形成一源極(12)，一漏極(16a，16b)，以及一信道區(qū)域(14)；以及產(chǎn)生一穿孔，該穿孔會將該源極區(qū)域或該漏極區(qū)域(16a，16b)電連接至形成在該半導(dǎo)體基板(24)遠離該絕緣層的該側(cè)上的一后方接觸。
全文摘要
根據(jù)本發(fā)明的一種金氧半導(dǎo)體(MOS)晶體管，具有形成在一絕緣體硅(SOI)基板(20)的一半導(dǎo)體層(18)中的一源極區(qū)域(12)，一漏極區(qū)域(16a，16b)，以及一信道區(qū)域(14)，且該SOI基板乃具有一半導(dǎo)體基板(24)位在該半導(dǎo)體層(18)下方，以及一絕緣層位在半導(dǎo)體層(18)及半導(dǎo)體基板(24)間，而該漏極或源極區(qū)域(12，16a，16b)乃是藉由一穿透該半導(dǎo)體基板(24)的一穿孔而被電連接至一位在該半導(dǎo)體基板(24)遠離該絕緣層(22)的一側(cè)的上的一后方接觸。本發(fā)明中心想法乃在于，在不需要限制應(yīng)用范圍的情形下，藉由將一穿孔自該源極或該漏極區(qū)域引導(dǎo)跨越該絕緣層以及該半導(dǎo)體基板兩者再到達待電連接至該區(qū)域的一后方接觸，而獲得一MOS晶體管的一簡單可接觸性，因為，藉此，該等半導(dǎo)體基板的材質(zhì)特性需求，例如，摻質(zhì)以及傳導(dǎo)性，即變得不需要或是會被降低。
文檔編號H01L29/66GK1708859SQ200380102528
公開日2005年12月14日 申請日期2003年10月24日 優(yōu)先權(quán)日2002年10月31日
發(fā)明者H·塔迪肯 申請人:因芬尼昂技術(shù)股份公司