專利名稱：新型場(chǎng)效應(yīng)晶體管和制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，更具體地，涉及耗盡型襯底晶體管(DST)及其制造方法。
2.背景技術(shù)今天的現(xiàn)代集成電路完全是由一起集成到功能電路中的差不多數(shù)億的晶體管構(gòu)成。為了進(jìn)一步提高邏輯集成電路的計(jì)算能力，必須進(jìn)一步提高晶體管的密度和性能，并進(jìn)一步降低工作電壓(Vcc)。為了提高器件性能并降低工作電壓，絕緣硅(SOI)晶體管已被提出用于制造現(xiàn)代集成電路。全耗盡型SOI晶體管已被提出來(lái)作為晶體管結(jié)構(gòu)，以利用優(yōu)化的導(dǎo)通電流/截止電流比率的理想亞閾值梯度。即，SOI晶體管的優(yōu)點(diǎn)在于它們經(jīng)受較低的泄漏電流(leakage current)，因而可以降低晶體管的工作電壓。降低晶體管的工作電壓可以制造出低功率、高性能的集成電路。圖1示出了標(biāo)準(zhǔn)的全耗盡型絕緣硅(SOI)晶體管100。SOI晶體管100包括單晶硅襯底102，其具有絕緣層104，例如形成在所述襯底上的隱埋(buried)的氧化物層。單晶硅主體106形成在絕緣層104上。柵極電介質(zhì)層108形成在單晶硅主體106上，柵極(gate)電極110形成在柵極電介質(zhì)108上。源極(source)區(qū)112和漏極(drain)區(qū)114橫向地沿著柵極電極110的相對(duì)側(cè)形成在硅主體106中。不幸的是，可以利用今天的結(jié)構(gòu)和工藝來(lái)可靠并一致地獲得的柵極氧化物生成(gate oxidescaling)和柵極長(zhǎng)度生成(gate length scaling)的量正變得有限。
因此，需要一種可以實(shí)現(xiàn)進(jìn)一步的Vcc定標(biāo)和改善的電學(xué)性能的新型晶體管結(jié)構(gòu)。


圖1示出了絕緣硅(SOI)晶體管的截面圖。
圖2示出了根據(jù)本發(fā)明的場(chǎng)效應(yīng)晶體管的截面圖。
圖3A-3G示出了一種根據(jù)本發(fā)明的實(shí)施方案形成場(chǎng)效應(yīng)晶體管的方法。
具體實(shí)施例方式
本發(fā)明是一種新型場(chǎng)效應(yīng)晶體管及其制造方法。在下面的描述中，提供了大量具體細(xì)節(jié)以透徹地理解本發(fā)明。但是，本領(lǐng)域的普通技術(shù)人員將會(huì)認(rèn)識(shí)到，沒(méi)有這些具體細(xì)節(jié)也可以實(shí)施本發(fā)明。在其他情形下，沒(méi)有以具體的細(xì)節(jié)來(lái)描述公知的半導(dǎo)體設(shè)備和工藝，以免不必要地模糊本發(fā)明。
本發(fā)明是一種新型場(chǎng)效應(yīng)晶體管及其制造方法。本發(fā)明的晶體管具有由窄帶隙半導(dǎo)體(例如InSb)形成的超高溝道(channel)移動(dòng)性。由于溝道是由窄帶隙材料(室溫下小于0.7eV)形成的，因此它具有高溝道移動(dòng)性和飽和速度，可以在較低的電壓下獲得更多的驅(qū)動(dòng)電流。低電壓的大驅(qū)動(dòng)電流使得晶體管可以工作在低工作電壓下，例如小于0.5伏特。晶體管可以形成在絕緣襯底上，以便可以形成耗盡型襯底晶體管(DST)。使用絕緣襯底防止了結(jié)電荷泄漏到襯底中。晶體管的源極區(qū)(source region)和漏極區(qū)(drain region)可以專門(mén)被構(gòu)造為有助于防止或減少與窄帶隙材料相關(guān)聯(lián)的泄漏電流。在本發(fā)明的一個(gè)實(shí)施方案中，由諸如鉑、鋁和金等材料形成源極區(qū)/漏極區(qū)，所述材料可以與用來(lái)形成溝道區(qū)的窄帶隙半導(dǎo)體膜形成“肖特基”勢(shì)壘，以便形成改變注入的勢(shì)壘。在本發(fā)明的另一個(gè)實(shí)施方案中，可以由寬帶隙半導(dǎo)體材料例如InAlSb、GaP和GaSb形成源極區(qū)和漏極區(qū)。在窄帶隙溝道區(qū)附近的源極區(qū)/漏極區(qū)中使用大帶隙半導(dǎo)體(以及在源極/漏極半導(dǎo)體和溝道區(qū)半導(dǎo)體之間的專門(mén)的帶邊構(gòu)造)減小了器件的泄漏電流。使用具有專門(mén)的帶構(gòu)造的源極區(qū)/漏極區(qū)和絕緣襯底有助于最小化與窄帶隙材料相關(guān)聯(lián)的大結(jié)泄漏電流。
在圖2中示出了根據(jù)本發(fā)明實(shí)施方案的場(chǎng)效應(yīng)晶體管200。場(chǎng)效應(yīng)晶體管200形成在絕緣襯底202上。在本發(fā)明的實(shí)施方案中，絕緣襯底202包括生長(zhǎng)在襯底206上的絕緣膜204上。在其他實(shí)施方案中，可以使用其他類型的絕緣襯底，例如但不局限于氧化鉿(hafium oxide)、氧化鋯和鈦酸鋇(BaTiO3)。
晶體管200包括由形成在襯底202上的窄帶隙(小于0.5eV)半導(dǎo)體膜形成的溝道區(qū)208。在本發(fā)明的實(shí)施方案中，溝道區(qū)(channel region)是由InSb(帶隙＝0.17eV)化合物形成的。在其他實(shí)施方案中，溝道區(qū)是用PdTe(帶隙＝0.31eV)或InAs(帶隙＝0.36eV)化合物膜形成的。在本發(fā)明的實(shí)施方案中，InSb化合物摻雜以n型雜質(zhì)，例如砷、銻和磷(phosphorous)，摻雜級(jí)別在1×1017-1×1018原子數(shù)/cm2，以制造p型器件。在本發(fā)明的另一個(gè)實(shí)施方案中，溝道區(qū)208摻雜以p型雜質(zhì)，例如硼，摻雜級(jí)別在1×1017-1×1018原子數(shù)/cm2，以制造n型器件。在本發(fā)明的另一個(gè)實(shí)施方案中，溝道區(qū)208未摻雜，或者是具有窄帶隙的本征半導(dǎo)體膜。在本發(fā)明的實(shí)施方案中，溝道區(qū)被形成為厚度約為器件柵極長(zhǎng)度(Lg)的1/3。利用小于10納米的薄膜能夠形成具有30nm的Lg的全耗盡型襯底晶體管(DST)。使用窄帶隙溝道區(qū)使得超高移動(dòng)性和飽和速度能夠?qū)崿F(xiàn)，從而能夠?yàn)檫壿嫅?yīng)用實(shí)現(xiàn)高性能和低Vcc。
晶體管200具有形成在薄膜溝道區(qū)208上的柵極電介質(zhì)210。雖然柵極電介質(zhì)210可以是生長(zhǎng)出的電介質(zhì)，例如SiO2或氧氮化硅(silicon oxynitride)，但是柵極電介質(zhì)優(yōu)選沉積的電介質(zhì)，以便它可以形成在較低溫度(小于500℃)下，并且由此可與窄帶隙溝道區(qū)膜(例如InSb)相容(compatible)。在本發(fā)明的實(shí)施方案中，柵極電介質(zhì)210是或包括高介電常數(shù)膜。高介電常數(shù)膜具有大于9.0，并且理想地具有大于50的介電常數(shù)。高介電常數(shù)膜可以是金屬氧化物電介質(zhì)，例如但不局限于五氧化二鉭(Ta2O5)、氧化鈦、氧化鉿、氧化鋯和氧化鋁。但是，柵極電介質(zhì)層210可以是其他公知的高介電常數(shù)膜，例如鋯酸鈦酸鉛(PZT)或鈦酸鋇鍶(BST)。利用高介電常數(shù)膜使得柵極電介質(zhì)能夠形成得相對(duì)較厚，對(duì)于高介電常數(shù)(k＞100)的材料，厚度在20-3000之間，理想地大約在200。厚的柵極電介質(zhì)層有助于堵住器件的泄漏電流。任何公知的技術(shù)例如氣相沉積或?yàn)R射都可以用于沉積柵極電介質(zhì)膜210。在本發(fā)明的實(shí)施方案中，使用低溫工藝(200-500℃之間)來(lái)沉積柵極電介質(zhì)。
晶體管200包括形成在柵極電介質(zhì)210上的柵極電極212。在本發(fā)明的實(shí)施方案中，柵極電極212是金屬柵極電極，例如但不局限于鎢(W)、鉭(Ta)、鈦(Ti)和它們的硅化物和氮化物。在本發(fā)明的實(shí)施方案中，由功函數(shù)在n型硅和p型硅之間(例如在4.1eV和5.2eV之間)的膜形成柵極電極。在本發(fā)明的實(shí)施方案中，柵極電極是由具有中間能隙功函數(shù)(midgap work function)的金屬或膜形成。金屬柵極電極在使用金屬氧化物電介質(zhì)時(shí)是所期望的，因?yàn)樗鼈兣c金屬氧化物電介質(zhì)相容并可以直接形成在其上。柵極電極212具有一對(duì)側(cè)面相對(duì)的側(cè)壁214和216，二者沿著器件的柵極寬度延伸。側(cè)面相對(duì)的側(cè)壁之間的距離定義了器件的柵極長(zhǎng)度(Lg)。在本發(fā)明的實(shí)施方案中，柵極電極212形成為具有300納米或更小的柵極長(zhǎng)度。晶體管的柵極寬度(Gw)是柵極電極以與柵極長(zhǎng)度垂直的方向(即進(jìn)出圖2的頁(yè)面)在溝道區(qū)上延伸的距離。柵極電極212不一定由單個(gè)膜形成，而是可以由多個(gè)膜來(lái)形成，以形成復(fù)合柵極電極，所述多個(gè)膜例如可包括金屬膜、硅膜和硅化物。當(dāng)使用金屬氧化物電介質(zhì)時(shí)，應(yīng)在金屬氧化物電介質(zhì)上直接形成金屬膜。在本發(fā)明的實(shí)施方案中，柵極電極212形成為厚度在500-1000之間。在本發(fā)明的實(shí)施方案中，柵極電極212是利用小于500℃，優(yōu)選小于350℃的低溫工藝?yán)鐬R射形成。
晶體管200包括源極區(qū)220和漏極區(qū)222。源極區(qū)220和漏極區(qū)222形成在絕緣襯底202上，如圖2所示。源極區(qū)220和漏極區(qū)222沿著柵極電極212橫向相對(duì)的側(cè)壁214和216延伸進(jìn)出圖2的頁(yè)面。柵極電介質(zhì)210上的柵極電極212與源極區(qū)220和漏極區(qū)222稍微重疊，如圖2所示。理想地，所述重疊在每側(cè)小于柵極長(zhǎng)度的約10％。源極區(qū)220通過(guò)溝道區(qū)208漏極區(qū)222分開(kāi)，如圖2所示。
在本發(fā)明的實(shí)施方案中，源極區(qū)220和漏極區(qū)222由這樣的材料形成，即所述材料抑制由于溝道區(qū)的低帶隙而形成的寄生晶體管泄漏。在本發(fā)明的實(shí)施方案中，源極區(qū)220和漏極區(qū)222由寬或高帶隙半導(dǎo)體材料形成。當(dāng)由半導(dǎo)體材料形成源極區(qū)220和漏極區(qū)222時(shí)，源極區(qū)220和漏極區(qū)222的半導(dǎo)體膜的帶隙應(yīng)大于溝道區(qū)的帶隙。在實(shí)施方案中，源極和漏極半導(dǎo)體材料的帶隙比溝道區(qū)中的半導(dǎo)體膜208的帶隙至少大0.2eV，理想地至少大0.5eV。源極/漏極半導(dǎo)體膜220以及222和溝道半導(dǎo)體膜208之間的帶隙偏差防止了跨越勢(shì)壘的載流子注入。在本發(fā)明的實(shí)施方案中，源極區(qū)220和漏極區(qū)222是由與溝道區(qū)半導(dǎo)體相比具有較大帶隙的III-V族化合物半導(dǎo)體形成的，例如但不局限于InP(帶隙＝1.35eV)、GaSb(帶隙＝0.75eV)、GaP和GaAs(帶隙＝1.43)。但是，其他具有合適的大帶隙的半導(dǎo)體材料例如鍺(帶隙＝0.67eV)也可以使用。源極/漏極半導(dǎo)體膜可以是多晶膜或單晶膜。半導(dǎo)體膜220和222可用n型雜質(zhì)例如砷、銻或磷摻雜到1×1020-1×1021原子數(shù)/cm3的濃度級(jí)別，以形成n型MOS器件(NMOS)，而在形成p型器件(PMOS)時(shí)，可用p型雜質(zhì)例如硼或鎵摻雜到1×1020-1×1021原子數(shù)/cm2的濃度級(jí)別。通過(guò)利用寬或大帶隙材料來(lái)形成源極220和漏極222，并將它們放置與窄或小帶隙溝道區(qū)208相鄰，以產(chǎn)生抑制通常發(fā)生在低帶隙溝道區(qū)的寄生晶體管泄漏的勢(shì)壘。
在本發(fā)明的另一個(gè)實(shí)施方案中，源極區(qū)和漏極區(qū)是由金屬膜形成的。在本發(fā)明的實(shí)施方案中，源極區(qū)和漏極區(qū)是由金屬或膜(“肖特基金屬”)形成的，例如但不局限于鉑(Pt)、鋁(Al)和金(Au)，這些材料可以與溝道區(qū)208的半導(dǎo)體膜形成“肖特基”勢(shì)壘。通過(guò)將金屬源極區(qū)和漏極區(qū)放置與溝道區(qū)的半導(dǎo)體膜相接觸而產(chǎn)生的“肖特基”勢(shì)壘，形成了對(duì)從源極區(qū)和漏極區(qū)進(jìn)入溝道區(qū)的電流的勢(shì)壘。以這種方式，需要偏壓來(lái)將載流子從源極220和漏極222注入溝道208。在本發(fā)明的實(shí)施方案中，源極區(qū)和漏極區(qū)是由金屬膜形成的，例如但不局限于氮化鈦(TiN)、氮化鉭(TaN)和氮化鉿(HfN)。
使用絕緣襯底和專門(mén)的帶構(gòu)造的源極區(qū)/漏極區(qū)抑制了由于溝道區(qū)材料(例如InSb)的低帶隙而形成的寄生晶體管泄漏。以這種方式，晶體管200可作為低功耗、高性能器件來(lái)工作。
晶體管200可以全耗盡方式工作，其中當(dāng)晶體管200導(dǎo)通時(shí)，溝道區(qū)208完全耗盡，從而提供了全耗盡型襯底晶體管(DST)有利的電學(xué)特性和性能。即，當(dāng)晶體管200導(dǎo)通時(shí)，在區(qū)域208的表面形成反型層(inversion layer)，其具有與源極區(qū)和漏極區(qū)相同的導(dǎo)電類型，并在源極區(qū)和漏極區(qū)之間形成導(dǎo)電溝道，以允許電流在其間流動(dòng)。在反型層下面形成耗盡了自由載流子的耗盡區(qū)。耗盡區(qū)延伸到溝道區(qū)208的底部，因此晶體管可以說(shuō)是“全耗盡”晶體管。全耗盡型晶體管具有超越非全耗盡型或部分耗盡型晶體管的改善的電學(xué)性能特性。例如，晶體管200以全耗盡方式工作，賦予了晶體管200理想或非常陡峭的亞閾值斜率。另外，晶體管200通過(guò)以全耗盡方式工作，具有了改善的漏極感應(yīng)勢(shì)壘(dibble)削弱，這提供了更好的“截止”狀態(tài)泄漏，獲得了更低的泄漏，從而獲得了更低的功耗。為了使晶體管200以全耗盡方式工作，溝道區(qū)208的厚度理想地為晶體管柵極長(zhǎng)度(Lg)的1/3。
圖3A-3G示出了根據(jù)本發(fā)明的實(shí)施方案形成場(chǎng)效應(yīng)晶體管200的方法。根據(jù)本發(fā)明的場(chǎng)效應(yīng)晶體管的制造開(kāi)始于在絕緣襯底300上形成窄帶隙半導(dǎo)體膜，例如InSb。在本發(fā)明的實(shí)施方案中，所述襯底是例如圖3A所示的絕緣襯底300。在本發(fā)明的實(shí)施方案中，絕緣襯底300包括較低的單晶硅襯底302和頂部絕緣層304，例如二氧化硅膜、金屬氧化物或氮化硅膜。絕緣層304將窄帶隙半導(dǎo)體材料306與襯底302隔絕開(kāi)來(lái)，并且在實(shí)施方案中形成為厚度在200-2000之間。隔絕或絕緣層304有時(shí)稱為“隱埋的氧化物”層。襯底302可以是半導(dǎo)體襯底，例如但不局限于單晶硅襯底和其他半導(dǎo)體襯底。
窄帶隙半導(dǎo)體膜306可以用任何合適的方法形成在絕緣襯底300上。例如，窄帶隙半導(dǎo)體膜306可以利用轉(zhuǎn)印工藝(transfer process)形成到絕緣襯底300上。在這一技術(shù)中，首先在硅晶片上生長(zhǎng)出薄氧化物，其在后面將用作為勢(shì)壘氧化物(barrier oxide)304。接著，向窄帶隙半導(dǎo)體膜中注入高劑量的氫，以在窄帶隙半導(dǎo)體襯底的表面下形成高應(yīng)力區(qū)。然后將窄帶隙半導(dǎo)體晶片翻轉(zhuǎn)過(guò)來(lái)，并結(jié)合到形成在硅襯底302上的氧化物層304的表面。然后沿著由于氫注入而產(chǎn)生的高應(yīng)力區(qū)分開(kāi)窄帶隙半導(dǎo)體襯底。這樣就獲得了一種結(jié)構(gòu)，其中薄的低帶隙半導(dǎo)體膜306形成在隱埋的氧化物膜304的頂部上，而隱埋的氧化物膜304形成在或位于單晶硅襯底302的頂部上?？梢允褂霉木庸?smoothing)技術(shù)例如HCI精加工或化學(xué)機(jī)械拋光來(lái)將低帶隙半導(dǎo)體膜306的頂表面精加工到所需的厚度。在本發(fā)明的實(shí)施方案中，半導(dǎo)體膜306是本征(即未摻雜的)窄帶隙半導(dǎo)體膜。在其他實(shí)施方案中，窄帶隙半導(dǎo)體膜306被摻雜成p型或n型導(dǎo)電性，濃度級(jí)別在1×106-1×1019原子數(shù)/cm3。半導(dǎo)體膜306可以是現(xiàn)場(chǎng)(in situ)摻雜(即在沉積期間摻雜)，或者在形成在襯底300上后例如通過(guò)離子注入307而摻雜。在形成后摻雜使得在同一絕緣襯底300上能夠容易地制造PMOS和NMOS器件二者。窄帶隙半導(dǎo)體材料的摻雜級(jí)別確定了器件的溝道區(qū)的摻雜級(jí)別。
接著，如圖3B所示，在窄帶隙半導(dǎo)體材料306上形成光致抗蝕劑掩模308。光致抗蝕劑掩模(mask)308可以通過(guò)公知的技術(shù)來(lái)形成，例如通過(guò)掩模(masking)、曝光和顯影均厚沉積(blanket deposited)的光致抗蝕劑膜來(lái)形成。光致抗蝕劑掩模308覆蓋了低帶隙半導(dǎo)體材料306將成為晶體管的溝道區(qū)的部分。在形成光致抗蝕劑層308后，利用公知技術(shù)，與光致抗蝕劑掩模對(duì)齊各向異性地蝕刻窄帶隙半導(dǎo)體膜306，以完全去除氧化物304上隨后將形成源極區(qū)和漏極區(qū)的位置312和314處的窄帶隙半導(dǎo)體材料306。在蝕刻窄帶隙半導(dǎo)體材料后，窄帶隙半導(dǎo)體材料剩余的部分提供了晶體管的溝道區(qū)。
接著，如圖3C所示，利用公知技術(shù)去除光致抗蝕劑掩模308，并使用膜316來(lái)形成均厚沉積(blanket deposition)在襯底300上的源極區(qū)和漏極區(qū)。在本發(fā)明的實(shí)施方案中，膜316是大或?qū)拵栋雽?dǎo)體材料，例如III-V族化合物半導(dǎo)體，例如但不局限于InAlSb、InP、GaSb、GaP和GaAs。在本發(fā)明的另一個(gè)實(shí)施方案中，源極/漏極材料316是由金屬形成的，例如鉑、鋁和金，該金屬與窄帶隙材料306形成肖特基勢(shì)壘。應(yīng)意識(shí)到，，源極/漏極材料316形成為與窄帶隙半導(dǎo)體材料316的側(cè)壁相接觸，如圖3C所示。源極/漏極膜316理想地通過(guò)低溫(小于500℃)工藝?yán)鐬R射或分子束外延而均厚沉積。源極/漏極膜316典型地沉積為厚度至少與窄帶隙半導(dǎo)體膜306一樣厚。
接著，如圖3D所示，源極/漏極膜316被平面化，以使它變得與窄帶隙半導(dǎo)體材料306的頂表面基本平齊。源極/漏極膜316可利用公知技術(shù)來(lái)平面化，例如但不局限于化學(xué)機(jī)械拋光和等離子回蝕(etch back)。
接著，如圖3E所示，在窄帶隙半導(dǎo)體膜306上形成柵極電介質(zhì)層318。柵極電介質(zhì)層318理想地為沉積的電介質(zhì)膜。在本發(fā)明的實(shí)施方案中，柵極電介質(zhì)層318是高介電常數(shù)電介質(zhì)膜，例如如上所述的金屬氧化物電介質(zhì)。沉積的電介質(zhì)將均厚沉積在襯底300的所有表面上，包括窄帶隙半導(dǎo)體膜306和用來(lái)形成源極區(qū)和漏極區(qū)的膜316。任何公知的技術(shù)例如氣相沉積或?yàn)R射都可用來(lái)沉積柵極電介質(zhì)318。在本發(fā)明的實(shí)施方案中，使用低溫工藝(200-500℃之間)來(lái)沉積柵極電介質(zhì)層318。柵極電介質(zhì)層318可形成為厚度在20-3000之間，理想地在大約20-200之間。
接著如圖3F所示，一個(gè)或多個(gè)柵極電極膜320均厚沉積在柵極電介質(zhì)層318上。柵極電極膜320理想地為金屬膜，例如鎢、鈦和鉭以及它們的硅化物或氮化物，如上所述。然后利用公知技術(shù)來(lái)形成光致抗蝕劑掩模322，例如掩蓋、曝光和顯影，以界定將在其處形成器件的柵極電極的位置。光致抗蝕劑掩模322形成在用于形成器件的溝道區(qū)的已圖形化的窄帶隙半導(dǎo)體材料306上并完全覆蓋它?？墒沟霉庵驴刮g劑掩模比窄帶隙半導(dǎo)體溝道區(qū)306稍寬，以確保溝道區(qū)的完全柵極覆蓋以及解決未對(duì)齊的問(wèn)題。
接著，如圖3G所示，采用與光致抗蝕劑掩模322對(duì)齊來(lái)蝕刻?hào)艠O電極膜320，以界定器件的柵極電極320。柵極電極完全覆蓋用于形成器件溝道的已圖形化的窄帶隙半導(dǎo)體膜。另外，此時(shí)還可去除形成在源極區(qū)和漏極區(qū)316上的柵極氧化物層。接著，如果需要，例如當(dāng)寬帶隙半導(dǎo)體材料被用作為膜316以形成源極區(qū)漏極區(qū)時(shí)，可利用源極/漏極注入324來(lái)?yè)诫s源極區(qū)和漏極區(qū)316至所需的導(dǎo)電性類型和濃度。這就完成了場(chǎng)效應(yīng)晶體管的制造，該晶體管具有由窄帶隙半導(dǎo)體膜形成的溝道區(qū)，并具有防止不需要的載流子注入到溝道中的專門(mén)構(gòu)造的源極區(qū)和漏極區(qū)。
至此，已經(jīng)描述了一種新型晶體管，其具有高溝道移動(dòng)性和飽和速度，可以工作在低工作電壓例如小于0.7Vcc下。
權(quán)利要求
1.一種晶體管，包括由形成在絕緣襯底上的窄帶隙半導(dǎo)體膜形成的溝道區(qū)；形成在所述低帶隙半導(dǎo)體膜上的柵極電介質(zhì)；形成在所述柵極電介質(zhì)上的柵極電極；以及由具有比所述低帶隙半導(dǎo)體膜更寬帶隙的半導(dǎo)體膜形成的一對(duì)源極區(qū)/漏極區(qū)，所述半導(dǎo)體膜形成在所述柵極電極的相對(duì)側(cè)上并與所述低帶隙半導(dǎo)體膜相鄰。
2.如權(quán)利要求1所述的晶體管，其中所述窄帶隙半導(dǎo)體膜具有小于或等于0.7eV的帶隙。
3.如權(quán)利要求1所述的晶體管，其中所述窄帶隙半導(dǎo)體膜包括InSb。
4.如權(quán)利要求2所述的晶體管，其中所述低帶隙半導(dǎo)體膜選自由InAs，PdTe和InSb所組成的組。
5.如權(quán)利要求1所述的晶體管，其中所述柵極電介質(zhì)包括高介電常數(shù)膜。
6.如權(quán)利要求1所述的晶體管，其中所述源極區(qū)和漏極區(qū)是由III-V族半導(dǎo)體形成的。
7.如權(quán)利要求1所述的晶體管，其中所述柵極電極是金屬柵極電極。
8.如權(quán)利要求1所述的晶體管，其中所述源極區(qū)/漏極區(qū)的所述半導(dǎo)體膜的帶隙至少比所述溝道區(qū)的帶隙大0.2eV。
9.如權(quán)利要求1所述的晶體管，其中所述源極區(qū)/漏極區(qū)的所述半導(dǎo)體膜選自由InAlSb，InP，GaSb，GaP和GaAs所組成的組。
10.一種晶體管，包括由形成在絕緣襯底上的窄帶隙半導(dǎo)體膜形成的溝道區(qū)；形成在所述窄帶隙半導(dǎo)體膜上的柵極電介質(zhì)；形成在所述柵極電介質(zhì)上的柵極電極；以及沿所述柵極電極的相對(duì)側(cè)，并與所述窄帶隙半導(dǎo)體膜相鄰而形成的一對(duì)金屬源極區(qū)/漏極區(qū)。
11.如權(quán)利要求10所述的晶體管，其中所述低帶隙半導(dǎo)體膜具有小于或等于0.7eV的帶隙。
12.如權(quán)利要求10所述的晶體管，其中所述低帶隙半導(dǎo)體膜選自由InAs，PdTe和InSb所組成的組。
13.如權(quán)利要求10所述的晶體管，其中所述源極區(qū)/漏極區(qū)是由選自由氮化鈦，氮化鉭和氮化鉿所組成的組的材料形成。
14.如權(quán)利要求10所述的晶體管，其中所述源極區(qū)/漏極區(qū)是由可與所述低帶隙半導(dǎo)體膜形成肖特基勢(shì)壘的金屬膜形成的。
15.如權(quán)利要求10所述的晶體管，其中所述金屬膜選自由鉑，鋁和金所組成的組。
16.如權(quán)利要求10所述的晶體管，其中所述柵極電介質(zhì)具有大于9.0的介電常數(shù)。
17.如權(quán)利要求10所述的晶體管，其中所述柵極電介質(zhì)包括金屬氧化物電介質(zhì)。
18.如權(quán)利要求10所述的晶體管，其中所述柵極電介質(zhì)層選自由PZT，BST，五氧化二鉭，氧化鉿，氧化鋯和氧化鋁所組成的組。
19.如權(quán)利要求10所述的晶體管，其中所述柵極電介質(zhì)層具有的厚度在20-3000之間。
20.如權(quán)利要求10所述的晶體管，其中所述柵極電極包括金屬膜。
21.如權(quán)利要求10所述的晶體管，其中所述柵極電極具有中間能隙功函數(shù)。
22.如權(quán)利要求10所述的晶體管，其中所述晶體管具有小于或等于30納米的柵極長(zhǎng)度。
23.如權(quán)利要求10所述的晶體管，其中所述低帶隙半導(dǎo)體膜的所述厚度大約是所述晶體管的柵極長(zhǎng)度的1/3。
24.如權(quán)利要求10所述的晶體管，其中所述絕緣襯底包括形成在單晶硅襯底上的二氧化硅膜。
25.一種晶體管，包括形成在氧化物膜上的InSb合金膜，所述氧化物膜形成在單晶硅襯底上；形成在所述InSb合金膜上的柵極電介質(zhì)層，其中所述柵極電介質(zhì)是高介電常數(shù)膜；形成在所述柵極電介質(zhì)層上的金屬柵極電極；以及形成在所述柵極電極的相對(duì)側(cè)上的源極區(qū)和漏極區(qū)，與所述InSb合金膜相鄰并在所述氧化物膜上，所述源極區(qū)和漏極區(qū)是由金屬膜形成的。
26.如權(quán)利要求25所述的晶體管，其中所述金屬膜選自可與所述InSb合金形成肖特基勢(shì)壘的材料。
27.如權(quán)利要求25所述的晶體管，其中所述金屬膜選自由氮化鈦、氮化鉭和氮化鉿所組成的組。
28.一種晶體管，包括形成在氧化物膜上的InSb合金膜，所述氧化物膜形成在單晶硅襯底上；形成在所述InSb合金膜上的柵極電介質(zhì)層，其中所述柵極電介質(zhì)是高介電常數(shù)膜；形成在所述柵極電介質(zhì)層上的金屬柵極電極；以及形成在所述柵極電極的相對(duì)側(cè)上的源極區(qū)和漏極區(qū)，與所述InSb合金膜相鄰并在所述氧化物膜上，所述源極區(qū)和漏極區(qū)是由具有寬帶隙的半導(dǎo)體膜形成的。
29.如權(quán)利要求28所述的晶體管，其中所述半導(dǎo)體膜選自由InP，GaSb，GaP和GaAs所組成的組。
30.如權(quán)利要求28所述的晶體管，其中所述柵極電介質(zhì)選自由PZT，BST，五氧化二鉭，氧化鉿，氧化鋯和氧化鋁所組成的組。
31.一種形成晶體管的方法，包括在絕緣襯底上形成窄帶隙半導(dǎo)體膜；在所述窄帶隙半導(dǎo)體膜上形成柵極電介質(zhì)層；在所述柵極電介質(zhì)上形成柵極電極；以及形成一對(duì)源極區(qū)/漏極區(qū)與所述窄帶隙半導(dǎo)體膜相鄰。
32.如權(quán)利要求31所述的方法，其中所述窄帶隙半導(dǎo)體膜具有小于或等于0.7eV的帶隙。
33.如權(quán)利要求32所述的方法，其中所述窄帶隙半導(dǎo)體膜選自由InAs，PdTe和InSb所組成的組。
34.如權(quán)利要求32所述的方法，其中所述源極區(qū)/漏極區(qū)是由具有比所述窄帶隙半導(dǎo)體膜更寬的帶隙的半導(dǎo)體膜形成的。
35.如權(quán)利要求31所述的方法，其中所述源極區(qū)/漏極區(qū)是由化合物半導(dǎo)體形成的。
36.如權(quán)利要求34所述的方法，其中所述源極區(qū)/漏極區(qū)的所述半導(dǎo)體膜選自由InAlSb，InP，GaSb，GaP和GaAs所組成的組。
37.如權(quán)利要求31所述的方法，其中所述源極區(qū)/漏極區(qū)是由金屬膜形成的。
38.如權(quán)利要求37所述的方法，其中所述金屬膜與所述窄帶隙半導(dǎo)體膜形成肖特基勢(shì)壘。
39.如權(quán)利要求37所述的方法，其中所述金屬膜選自由氮化鈦，氮化鉭和氮化鉿所組成的組。
40.如權(quán)利要求31所述的方法，其中所述柵極電介質(zhì)層包括沉積的高介電常數(shù)膜。
41.如權(quán)利要求31所述的方法，其中所述柵極電極包括金屬膜。
42.一種形成晶體管的方法，包括在絕緣襯底上形成InSb合金膜；在所述InSb合金膜上形成高介電常數(shù)的柵極電介質(zhì)膜；在所述柵極電介質(zhì)層上形成金屬柵極電極；以及在所述絕緣襯底上的所述柵極電極的相對(duì)側(cè)上形成一對(duì)源極區(qū)/漏極區(qū)。
43.如權(quán)利要求42所述的方法，其中所述源極區(qū)/漏極區(qū)是由金屬膜形成的。
44.如權(quán)利要求42所述的方法，其中所述源極區(qū)/漏極區(qū)是由寬帶隙半導(dǎo)體膜形成的。
45.一種晶體管，包括由形成在絕緣襯底上的窄帶隙半導(dǎo)體膜形成的溝道區(qū)；形成在所述窄帶隙半導(dǎo)體膜上的柵極電介質(zhì)；形成在所述柵極電介質(zhì)上的柵極電極；以及形成在所述絕緣襯底上并與所述窄帶隙半導(dǎo)體膜的相對(duì)側(cè)相鄰的一對(duì)源極區(qū)/漏極區(qū)。
46.如權(quán)利要求45所述的晶體管，其中所述源極區(qū)/漏極區(qū)是由金屬膜形成的。
47.如權(quán)利要求45所述的晶體管，其中所述源極區(qū)/漏極區(qū)是由寬帶隙半導(dǎo)體膜形成的。
全文摘要
本發(fā)明是一種新型場(chǎng)效應(yīng)晶體管，其具有由形成在絕緣襯底上的窄帶隙半導(dǎo)體膜形成的溝道區(qū)。在窄帶隙半導(dǎo)體膜上形成柵極電介質(zhì)層。然后在柵極電介質(zhì)上形成柵極電極。由寬帶隙半導(dǎo)體膜或金屬形成的一對(duì)源極區(qū)/漏極區(qū)形成在所述柵極電極的相對(duì)側(cè)上并與窄帶隙半導(dǎo)體膜相鄰。
文檔編號(hào)H01L29/78GK1717798SQ200380104209
公開(kāi)日2006年1月4日 申請(qǐng)日期2003年10月31日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者羅伯特·喬, 道格拉斯·巴雷吉, 金本義 申請(qǐng)人:英特爾公司