專利名稱：集成電路組合件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，且更具體而言，涉及在一襯底上使用已知優(yōu)良電路小片的集成電路。
背景技術(shù)：
集成電路可包括一以機(jī)械方式附著并電連接至一芯片上引線(LOC)引線框的半導(dǎo)體電路小片。所述電路小片及引線框架通常被包封在一轉(zhuǎn)模塑料封裝、陶瓷封裝或金屬封裝內(nèi)。使用已知優(yōu)良電路小片(KGD)替代封裝式電路小片可提高制造效率且可降低成本。已知優(yōu)良電路小片(KGD)是已經(jīng)受各種測試及/或老化且通常據(jù)認(rèn)為與其它等效封裝電路小片具有相同質(zhì)量及可靠性的未封裝電路小片。
人們所期望的是一種因使用已知優(yōu)良電路小片而提高了性能并使制造成本最小化的集成電路組合件及用于制造所述組合件的方法。

發(fā)明內(nèi)容
一般而言，本發(fā)明提供一種在一襯底上使用已知優(yōu)良電路小片(KGD)的改進(jìn)型集成電路組合件。互連元件將所述電路小片上的襯墊電連接至跡線或其它電導(dǎo)體或連接至另一電路小片上的襯墊。


圖1是一根據(jù)本發(fā)明一實(shí)施例的集成電路組合件10的平面圖。
圖2是一沿線2-2截取且從箭頭方向觀看的圖1中集成電路組合件10的橫截面?zhèn)纫晥D。
圖3是一圖1中集成電路組合件10的一替代實(shí)施例的橫截面?zhèn)纫晥D。
圖4是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件40的平面視圖。
圖5是一沿線5-5截取且從箭頭方向觀看的圖4中集成電路組合件40的橫截面?zhèn)纫晥D。
圖6是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件47的平面視圖。
圖7是一沿線7-7截取且從箭頭方向觀看的圖6中集成電路組合件47的橫截面?zhèn)纫晥D。
圖8是一圖6中集成電路組合件47的仰視圖。
圖9是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件76的橫截面?zhèn)纫晥D。
圖10是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件82的橫截面?zhèn)纫晥D。
圖11是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件95的平面視圖。
圖12是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件105的平面視圖。
圖13是一沿線13-13截取且從箭頭方向觀看的圖12中集成電路組合件105的橫截面?zhèn)纫晥D。
圖14是一根據(jù)本發(fā)明另一實(shí)施例的集成電路組合件113的橫截面?zhèn)纫晥D。
圖15-20是根據(jù)本發(fā)明其他實(shí)施例的數(shù)個(gè)集成電路組合件的橫截面?zhèn)纫晥D。
圖21圖解說明添加一與導(dǎo)電跡線及互連元件絕緣隔離的一導(dǎo)電平面以用于控制所述導(dǎo)電跡線及互連元件的阻抗。
圖22圖解說明一包括不同類型的互連集成電路的系統(tǒng)的組合件的俯視圖。
圖23圖解說明圖22中的所述組合件的一側(cè)視圖。
圖24圖解說明一其中互連從一集成電路直接連接至另一集成電路的組合件的俯視圖。
圖25圖解說明圖24中的所述組合件的一橫截面?zhèn)纫晥D。
圖26圖解說明一本發(fā)明實(shí)施例的俯視圖，其中互連從一電路小片上的端子接合至一襯底中的通孔。
圖27圖解說明圖26中的所述組合件的一橫截面?zhèn)纫晥D。
具體實(shí)施例方式
出于促進(jìn)了解本發(fā)明原理的目的，現(xiàn)在，下文將參照附圖中所圖解說明的實(shí)施例并使用特定語言來闡述這些實(shí)施例。然而，應(yīng)理解本文并非意欲借此來限制本發(fā)明的范圍，而是涵蓋本發(fā)明所屬領(lǐng)域的技術(shù)人員在正常情況下將會(huì)構(gòu)想出的所說明裝置的任何改變或修改及本文所示的本發(fā)明原理的任何其它應(yīng)用。
參照?qǐng)D1及2，圖中顯示一根據(jù)本發(fā)明一實(shí)施例的集成電路組合件10。組合件10大體包括一襯底19、復(fù)數(shù)個(gè)電路小片(優(yōu)選先前經(jīng)過測試的已知優(yōu)良電路小片(KGD))12-15、及互連器(諸如復(fù)數(shù)個(gè)接合導(dǎo)線18)。襯底19可以是適用于一電路小片組合件的任何襯底，包括(但不限于)印刷電路板、陶瓷、塑料、撓性電路等。應(yīng)注意，在將所有集成電路最終裝配在所述襯底上之前或之后，可研磨或拋光襯底19以使所述襯底變薄。跡線21以各種組合形式形成一總線以便為與襯底19相連接的一個(gè)或多個(gè)KGS提供電力、接地及諸如數(shù)據(jù)、地址、控制等信號(hào)。襯底19限定復(fù)數(shù)個(gè)在多個(gè)位置中斷跡線21的間隔開口23-26。所述開口可具有不同的大小及形狀，且可被所述襯底完全環(huán)繞或僅部分地環(huán)繞或圍繞其周邊界定。如圖所示，某些跡線21由此在相鄰組的開口23-26之間延伸，且被稱作中心跡線27。多組跡線(即，在開口24與25之間延伸的含五個(gè)跡線的跡線組或從開口23敷設(shè)且由此向外延伸的含五個(gè)跡線的跡線組)最好并排敷設(shè)、基本上平行且長度大體上相同?？蓪⒁贿吘壖訌?qiáng)件28連接至或施加至襯底19的一充足部分以給襯底提供強(qiáng)度。在圖1的實(shí)施例中，如圖所示，邊緣加強(qiáng)件28包括一對(duì)環(huán)繞襯底19的周邊的配對(duì)金屬條(一個(gè)在上，一個(gè)在下)。某些跡線21在襯底19的一邊緣處向襯底19的外側(cè)延伸以形成用于向外連接至一更高級(jí)電路的連接器29。在襯底19的一邊緣處向外延伸的跡線稱為邊緣跡線30。邊緣跡線30延伸穿過加強(qiáng)件28。加強(qiáng)件28的大小及配置可使其充當(dāng)散熱器。其可為任何大小、形狀或構(gòu)成，包括桿、板、周邊框架(完整的或部分的)或其他形式。如果襯底19較薄(例如，一諸如撓性電路材料的撓性薄膜)，則加強(qiáng)件28有助于原本會(huì)因電路小片的重量而撓曲的其他撓性薄膜襯底維持一大體上平面的配置。然而，如上所述，撓性僅是襯底的一個(gè)實(shí)例。如果使用一更剛性的襯底(例如，印刷電路板材料)，則可不需要加強(qiáng)件。
如同以引用的方式并入本文中的第6,214,641B1及6,219,908B1號(hào)美國專利中所論述，已知優(yōu)良電路小片意指已經(jīng)過測試及/或老化且因此據(jù)認(rèn)為與其他等效封裝式電路小片具有相同的總體質(zhì)量及可靠性的非封裝電路小片?？蓪⑺鲆阎獌?yōu)良電路小片固定至一襯底上，以形成一在計(jì)算機(jī)、電信裝置、車輛、手表、儀器及似乎無限制的各種各樣的其它電子裝置中使用的多芯片模塊。在圖1的組合件10中，每一個(gè)已知優(yōu)良電路小片12-15均包括一個(gè)或多個(gè)電電路小片觸點(diǎn)或電路小片襯墊31。每一電路小片襯墊31均可用作其已知優(yōu)良電路小片的電連接點(diǎn)(例如，用于接地、電力及信號(hào)連接)。取決于特定電路小片的設(shè)計(jì)，所述電路小片墊可采用任何適合的形式及數(shù)量。已知優(yōu)良電路小片12-15被固定至襯底19的底側(cè)32(如在圖2中所見)，以便可將電路小片襯墊31設(shè)置于相應(yīng)的開口23-26內(nèi)，也就是說，可從襯底19的上表面經(jīng)過開口接近電路小片襯墊31?？赏ㄟ^任何標(biāo)準(zhǔn)及合適的手段(例如使用粘合劑33)將已知優(yōu)良電路小片12-15固定至襯底19。如果使用標(biāo)準(zhǔn)的接合技術(shù)，將導(dǎo)線18從跡線21接合至電路小片襯墊31及/或從一個(gè)跡線末端36接合至另一跡線末端37以跨越一個(gè)開口24。在鄰近于開口23-26處，可擴(kuò)大每一跡線末端(即36及37)以方便導(dǎo)線接合，且優(yōu)選在此類跡線末端處接合導(dǎo)線。然而，本發(fā)明涵蓋可視需要或期望在沿一跡線的任何一點(diǎn)接合一個(gè)或多個(gè)導(dǎo)線18以達(dá)成一特定電配置。
圖3顯示一替代實(shí)施例，其中加強(qiáng)件材料39(及散熱器)僅被施加至襯底19(在此實(shí)例中，所述襯底是一撓性電路)的底部電路小片側(cè)，且其中所述撓性電路延伸并包繞其自身或包繞其外部邊緣34處的一小的插入襯底(未顯示)，以為連接至一更高級(jí)電路提供一替代連接表面。
參照?qǐng)D4及5，圖中顯示根據(jù)一替代實(shí)施例的集成電路組合件40，其中有兩層跡線21及41被安裝至襯底19。跡線41通道被嵌入絕緣層42中，絕緣層42使跡線21與41電分離。如同在圖1的實(shí)施例中，上層跡線21沿縱向延伸，而下層跡線41沿橫向延伸或通常垂直于跡線21延伸。跡線41的外側(cè)末端隨同并在襯底19的一部分的頂部上向襯底19及加強(qiáng)件44的外側(cè)延伸，以形成連接器43。通孔46延伸穿過襯底19以提供上部縱向跡線21與下部橫向跡線41之間的連接。可在襯底19的任何部分中提供此類縱向及橫向水平跡線與垂直通孔，以產(chǎn)生精致的多層電路配置。例如，連續(xù)的縱向跡線可敷設(shè)在襯底19中開口23-26上面及/或下面的一個(gè)層內(nèi)，而垂直通孔則可敷設(shè)在開口之間從縱向跡線到表面區(qū)域的另一個(gè)層中，通過所述開口，導(dǎo)線可從通孔接合至電路小片襯墊。橫向跡線被描述為通常垂直于縱向跡線21敷設(shè)。然而，第二下部跡線21應(yīng)以一與上部跡線21非成九十度的角度延伸且可相互不平行。所述第二跡線層(及可能的第三及第四跡線層等)必須完全與第一上部跡線層互不相干。
參照?qǐng)D6-8，圖中顯示根據(jù)另一替代實(shí)施例的集成電路組合件47，其中襯底48具有多個(gè)層?？偩€跡線49(圖7及圖6中的部分剖視圖中所示的一個(gè))被嵌入襯底48內(nèi)且類似跡線21被開口50-53截?cái)?。大多?shù)跡線49的末端均各自延伸至開口50-53中的一個(gè)內(nèi)，以形成接合尖端55。在一末端56處，跡線49在襯底48的一部分上向外延伸以形成用于連接至一更高級(jí)電路的連接器57。如同集成電路組合件10，可將導(dǎo)線64從接合尖端55接合到安裝在襯底48底側(cè)上的已知優(yōu)良電路小片60-63的電路小片襯墊58，或從一接合接頭55接合到另一接合接頭55。組合件47進(jìn)一步分別配備有在襯底48頂部及沿其長度延伸的接地及電力平面跡線66及67。接地及電力跡線66及67可由通孔連接并連接至襯底48內(nèi)(如圖中在69處針對(duì)接地跡線66所顯示)，每一跡線與一相應(yīng)的橫向跡線49相連接，以形成橫向的嵌入接地及電力跡線(僅顯示接地跡線70)。在襯底48的末端56處，接地及電力跡線向襯底48外側(cè)延伸以形成接地及電力連接器72及73，以用于連接至一更高級(jí)的電路。
可在或靠近總線的終端處設(shè)置任選電阻器(以任何形式)以防止或減小信號(hào)反射。所述電阻器可通過一接合導(dǎo)線或其它互連元件連接至一跡線。所述電阻器可視情況接地。同樣，可將導(dǎo)線、跡線、屏蔽、薄膜或其它元件定位在跡線之間或周圍，以防止或減小所述組合件內(nèi)跡線或其它導(dǎo)體之間或中間的電或其它信號(hào)干擾。
本發(fā)明涵蓋多個(gè)其中接地及電力平面跡線66及67向下彎轉(zhuǎn)至襯底48內(nèi)(如在69處)且隨后在末端56處直接向外彎轉(zhuǎn)并脫離襯底48以形成接地及電力連接器72及73及無接地或電力跡線70或71的替代實(shí)施例。
本發(fā)明涵蓋多個(gè)其中端接在邊緣連接器71及72中的接地及電力跡線70及71僅提供接地及電力而不設(shè)置接地或電力平面跡線66及67的替代實(shí)施例。
本發(fā)明涵蓋多個(gè)其中在具有或不具有嵌入式接地及/或電力70及71跡線的情況下用總線跡線(如圖1中的跡線21)替代接地及電力平面跡線66及67的替代實(shí)施例。
本發(fā)明涵蓋多個(gè)其中在襯底48的外表面上設(shè)置總線跡線(如圖1及本文其它附圖中的跡線21)且所述總線跡線可使用接合至其的導(dǎo)線進(jìn)行連接以視需要提供電力、接地或信號(hào)的替代實(shí)施例。替代或除了本文所述的任一嵌入式跡線或表面平面之外，可提供此等表面安裝式總線跡線。
參照?qǐng)D9，圖中顯示一替代實(shí)施例的集成電路組合件76，其中已知優(yōu)良電路小片77-80安裝在襯底81的兩側(cè)上。
參照?qǐng)D10，圖中顯示一替代實(shí)施例的集成電路組合件82，其中如同圖1及圖2中的組合件10，總線跡線83表面安裝在一襯底84上。已知優(yōu)良電路小片86-89表面安裝在襯底84的相對(duì)側(cè)上，其中至少一個(gè)已知優(yōu)良電路小片直接安裝在經(jīng)表面安裝的跡線83的頂部上。為容納安裝于其上的已知優(yōu)良電路小片87及89，如圖所示，某些跡線83延伸至對(duì)應(yīng)的開口91及92內(nèi)，以允許將導(dǎo)線93接合至所述跡線?；蛘?，如關(guān)于圖4及圖5的集成電路組合件40所述，可使用多級(jí)跡線。舉例而言，連續(xù)的水平跡線可敷設(shè)在所述襯底中的開口上面及/或下面的一個(gè)層內(nèi)，而垂直跡線可敷設(shè)在另一個(gè)層內(nèi)，其從水平跡線延伸并進(jìn)入各開口之間的區(qū)域中，通過所述開口可將接合導(dǎo)線從垂直跡線接合至電路小片襯墊。此跡線布置可設(shè)置在所述襯底的一側(cè)或兩側(cè)上。
參照?qǐng)D11，圖中顯示一替代實(shí)施例的集成電路組合件95，其中復(fù)數(shù)個(gè)邊緣跡線96從外部開口向外延伸、沿所述襯底包繞至一中間點(diǎn)并從此處沿側(cè)邊緣向外延伸以形成側(cè)邊緣連接器97。
本發(fā)明涵蓋多個(gè)其中將圖1-11中所揭示的實(shí)施例的各個(gè)方面以未具體揭示的組合形式進(jìn)行組合的實(shí)施例。舉例而言(但不具限制性)，圖11的實(shí)施例可包括安裝在所述襯底的頂部及底部表面上的已知優(yōu)良電路小片及/或可包括兩個(gè)或兩個(gè)以上的不同跡線層。本發(fā)明涵蓋多個(gè)其中在及/或圍繞所述襯底施加各種形式的加強(qiáng)件、覆蓋物及/或其它適合的保護(hù)材料(例如，美國專利第6,214,641號(hào)中所揭示的非導(dǎo)電性球形頂部66，此專利以引用的方式并入本文中)以加強(qiáng)并保護(hù)所述襯底、已知優(yōu)良電路小片(KGD)、跡線、布線等的實(shí)施例。本發(fā)明涵蓋多個(gè)其中襯底是由任何適合支持已知優(yōu)良電路小片(KGD)、布線及相關(guān)的組件并承受所設(shè)想的處理及任何磨損的材料組成的實(shí)施例。此類材料包括(但不限于)撓性材料、硅、陶瓷、環(huán)氧樹脂、聚酰胺、聚四氟乙烯、含氟聚合物及其它有機(jī)或介電材料。
參照?qǐng)D12及13，圖中顯示一集成電路組合件105的實(shí)例性配置，其中圖中顯示跡線106經(jīng)接線以用作一總線。也就是說，通過使用導(dǎo)線109將每一跡線末端(例如，107)連接至一電路小片襯墊108且隨后使用另一導(dǎo)線109將其連接至下一跡線末端(例如，110)來形成一總線。
參照?qǐng)D14，圖中顯示一替代實(shí)施例的集成電路組合件113，其中如同電路組合件105，跡線經(jīng)布線以用作一總線。在每一對(duì)相鄰的開口之間(例如，114與115)，通過一通孔118將襯底117頂部上的跡線116連接至薄膜117底部上的跡線119。如圖所示，可以交替方式將已知優(yōu)良電路小片安裝在薄膜117的頂部及底部上并通過導(dǎo)線121、上部跡線116、通孔118、下部跡線119及另一導(dǎo)線121將一個(gè)已知優(yōu)良電路小片123的電路小片襯墊120連接至相鄰已知優(yōu)良電路小片124的電路小片襯墊120?？蓪?shí)質(zhì)上沿一共用總線以此方式布線所有的已知優(yōu)良電路小片123-126。或者，可以任何期望的方式將具有互連通孔118的交替跡線配置(即，116與119)連接至所述已知優(yōu)良電路小片，無論其是一連續(xù)總線或是其它總線。本發(fā)明涵蓋一其中一接地平面以類似于圖7中接地跡線70的方式在襯底19的頂部與底部表面之間被嵌入襯底19的替代實(shí)施例。所述接地平面可用來控制通孔及跡線的阻抗。所述接地平面可被制作成任一期望的形狀。例如，可將其制成如圖6中的跡線49那樣狹窄或制作成與襯底19的整個(gè)寬度那樣寬或制作成其中間的任一寬度或形狀。所述接地平面可包括數(shù)個(gè)其內(nèi)可延伸穿過一個(gè)或多個(gè)通孔118的絕緣開口。一個(gè)或多個(gè)跡線可與所述接地平面相連接。
參照?qǐng)D15，圖中顯示一替代實(shí)施例的集成電路組合件132，其類似于圖5中的電路組合件40，其區(qū)別之處在于橫向延伸跡線134嵌入襯底19內(nèi)且延伸并視需要通過通孔136與縱向延伸的上部跡線層135相連接外。
本文所述實(shí)施例已包括導(dǎo)線(例如，圖1中的導(dǎo)線18)作為互連器以將跡線連接至電路小片襯墊或其它跡線。如本文中所使用，互連器包括適合在一個(gè)電電路小片觸點(diǎn)或跡線與另一電電路小片觸點(diǎn)或跡線之間提供電連接的任何裝置、材料或元件。本發(fā)明涵蓋其它互連器及應(yīng)用所述互連器的方法，例如但不限于以微影法鋪設(shè)導(dǎo)電性聚合物、粘合劑或環(huán)氧樹脂，及使用一掩蔽屏或一分配器。圖16-17中顯示進(jìn)一步的替代實(shí)施例。在圖16中所示的電路組合件139中，使用超聲波接合法將一帶狀跡線140從一跡線141施加至另一跡線142。在圖17中，可將帶狀跡線140從一跡線141向下施加至一電路小片襯墊143并向后施加至相對(duì)的相鄰跡線142。
在圖18-20中，圖中顯示一替代電路組合件147，其中將帶狀跡線148沿襯底19的長度直接鋪設(shè)在各個(gè)開口151及152上。隨后，根據(jù)需要，使用包括導(dǎo)線接合在內(nèi)的任一適合的方法及本文所討論的其它方法將帶狀跡線148接合至下面的電路小片襯墊153。本發(fā)明涵蓋將一帶狀跡線148連接至一電路小片襯墊153的其它方法，例如，施加一導(dǎo)電球154(圖19)或隨著施加帶狀跡線148(圖20)或在施加帶狀跡線148(如圖18所示)之后初始形成一凸塊155，然后，在電路小片襯墊位置處使帶狀跡線148變形進(jìn)入導(dǎo)電凸塊155(圖20)?；蛘?，可將凸塊或球直接形成在電路小片襯墊153上期望建立與一跡線的連接的地方(優(yōu)選在將電路小片粘附至襯底之前)。
圖21圖解說明圖17的結(jié)構(gòu)具有一沉積在跡線141及互連元件140上的一第一絕緣材料160。導(dǎo)電層162沉積在第一絕緣材料160上，而第二絕緣材料164沉積在所述導(dǎo)電層上。導(dǎo)電層162可接地或連接至一電壓源以控制跡線141及互連元件140的阻抗。或者，導(dǎo)電層162可不接地或不連接至一電壓源但可僅屏蔽跡線414、互連元件140及電路小片123。當(dāng)然，層160、162及164可包封所述組合件結(jié)構(gòu)的一部分或甚至全部。在再一替代方案中，導(dǎo)電層162可為一附著至襯底117的金屬殼體。在此情況下，可省去層164，而層160可為空氣。當(dāng)然，可將類似的層160、162、164施加至本文所述的任一實(shí)施例。
圖22及23圖解說明一其中通過一焊錫球218將一微處理器連接至跡線210的實(shí)施例。如圖22及23所示，四個(gè)存儲(chǔ)電路小片204通過互連元件214及跡線210連接至微處理器202。當(dāng)然，圖22及23僅圖解說明一其中裝配不同類型的電路小片形成一電子系統(tǒng)的系統(tǒng)的實(shí)施例?？裳b配及互連射頻電路小片、模擬電路小片、邏輯電路小片或任一其它類型的電路小片來形成所述系統(tǒng)。
圖24及25圖解說明一其中電路小片304被粘附至一襯底306表面的實(shí)施例。跡線310從一連接邊緣320敷設(shè)至電路小片304附近的空間?；ミB元件314將電路小片304上的端子316連接至跡線310。此外，某些互連元件320將一電路小片304上的端子316直接連接至另一電路小片上的一端子316。
圖26及27圖解說明再一實(shí)施例，其中襯底406中開口408之間的跡線410被設(shè)置在襯底的底側(cè)上(即，跡線404所粘附的一側(cè))。如圖26及27中所示，互連元件414將電路小片404上的端子416連接至穿過襯底406通至跡線410的通孔420。
盡管附圖及上述說明中已詳細(xì)圖解說明并闡述了本發(fā)明，但此等圖解說明及闡述應(yīng)被視為僅具有說明性而不具有限制性，應(yīng)了解，本文僅顯示及闡述了優(yōu)選實(shí)施例并且欲保護(hù)屬于本發(fā)明精神范圍內(nèi)的所有改變及修改。冠詞“一(a)”、“一(an)”、“所述(said)”、“該(the)”不限于一單數(shù)元件，而包括一個(gè)或多個(gè)此類元件。
權(quán)利要求
1.一種集成電路組合件，其包括一襯底；一穿過所述襯底的第一開口；一附著至所述襯底且具有定位于所述開口內(nèi)的一第一電路小片觸點(diǎn)的第一電路小片；一附著至所述襯底的第一跡線；一附著至所述襯底的第二跡線；及一在所述第一開口上延伸且連接所述第一跡線與所述第二跡線的第一互連器。
2.根據(jù)權(quán)利要求1所述的組合件，其中所述第一互連器包括一接合至所述第一跡線及所述第二跡線的導(dǎo)線。
3.根據(jù)權(quán)利要求1所述的組合件，其中所述導(dǎo)線也接合至所述第一電路小片觸點(diǎn)。
4.根據(jù)權(quán)利要求1所述的組合件，其中所述第一互連器包括一接合至所述第一跡線及所述第一電路小片觸點(diǎn)的第一導(dǎo)線；及一接合至所述第二跡線及所述第一電路小片觸點(diǎn)的第二導(dǎo)線。
5.根據(jù)權(quán)利要求1所述的組合件，其中所述第一互連器包括一帶狀跡線。
6.根據(jù)權(quán)利要求5所述的組合件，其中所述帶狀跡線接合至所述第一跡線及所述第二跡線。
7.根據(jù)權(quán)利要求6所述的組合件，其中所述帶狀跡線還接合至所述第一電路小片觸點(diǎn)。
8.根據(jù)權(quán)利要求5所述的組合件，其中所述第一跡線、所述第二跡線及所述帶狀跡線組成一單一整體跡線。
9.根據(jù)權(quán)利要求1所述的組合件，其中所述第一跡線嵌入所述襯底內(nèi)且從所述襯底伸入所述第一開口中。
10.根據(jù)權(quán)利要求9所述的組合件，其中所述第二跡線嵌入所述襯底內(nèi)且從所述襯底伸入所述第一開口中。
11.根據(jù)權(quán)利要求1所述的組合件，其中所述襯底包括一薄的撓性薄膜。
12.根據(jù)權(quán)利要求1所述的組合件，其中所述襯底進(jìn)一步包括一第二開口，所述組合件進(jìn)一步包括一附著至所述襯底且具有定位于所述第二開口內(nèi)的一第二電路小片觸點(diǎn)的第二電路小片；及一將所述第二電路小片觸點(diǎn)連接至所述第二跡線的第二互連器。
13.根據(jù)權(quán)利要求12所述的組合件，其中所述第一電路小片及所述第二電路小片在所述襯底的相對(duì)側(cè)上附著至所述襯底。
14.根據(jù)權(quán)利要求1所述的組合件，其進(jìn)一步包括用于電屏蔽所述第一跡線、所述第二跡線及所述第一互連器的構(gòu)件。
15.根據(jù)權(quán)利要求1所述的組合件，其進(jìn)一步包括用于控制所述第一跡線、所述第二跡線及所述第一互連器的阻抗的構(gòu)件。
16.根據(jù)權(quán)利要求1所述的組合件，其進(jìn)一步包括靠近所述第一跡線及所述第二跡線中的一個(gè)跡線的一終端的電阻器構(gòu)件。
17.根據(jù)權(quán)利要求1所述的組合件，其中所述第一電路小片未封裝。
18.一種集成電路組合件，其包括一襯底；一在所述襯底內(nèi)的第一開口；一附著至所述襯底且具有定位于所述第一開口內(nèi)的一第一電路小片觸點(diǎn)的第一電路小片；一嵌入所述襯底內(nèi)并從所述襯底伸入所述第一開口中的跡線；及一將所述第一電路小片觸點(diǎn)連接至所述跡線的第一互連器。
19.根據(jù)權(quán)利要求18所述的組合件，其中所述第一互連器是一接合至所述第一電路小片觸點(diǎn)及所述跡線的導(dǎo)線。
20根據(jù)權(quán)利要求18所述的組合件，其中所述襯底包括一第二開口，且所述跡線也伸入所述第二開口中，所述組合件進(jìn)一步包括一附著至所述襯底且具有定位于所述第二開口中的一第二電路小片觸點(diǎn)的第二電路小片；及一將所述第二電路小片觸點(diǎn)連接至所述跡線的第二互連器。
21.根據(jù)權(quán)利要求20所述的組合件，其中所述第一電路小片包括復(fù)數(shù)個(gè)所述第一電路小片觸點(diǎn)，每一第一電路小片觸點(diǎn)均定位于所述第一開口內(nèi)；且所述第二電路小片包括復(fù)數(shù)個(gè)所述第二電路小片觸點(diǎn)，每一第二電路小片觸點(diǎn)均定位于所述第二開口內(nèi)；所述組合件進(jìn)一步包括復(fù)數(shù)個(gè)嵌入所述襯底中并從所述襯底伸入所述第一開口內(nèi)且伸入所述第二開口內(nèi)的所述跡線；復(fù)數(shù)個(gè)所述第一互連器，每一第一互連器均將所述跡線中的一個(gè)跡線連接至所述第一電路小片觸點(diǎn)中的一個(gè)觸點(diǎn)；及復(fù)數(shù)個(gè)所述第二互連器，每一第二互連器均將所述跡線中的一個(gè)跡線連接至所述第二電路小片觸點(diǎn)中的一個(gè)觸點(diǎn)。
22.一種集成電路組合件，其包括一包含復(fù)數(shù)個(gè)跡線的襯底；復(fù)數(shù)個(gè)附著至所述襯底的電路小片；及復(fù)數(shù)個(gè)使所述跡線及電路小片中的某些跡線及電路小片互連的接合導(dǎo)線，其中在所述電路小片、包括所述跡線及所述接合導(dǎo)線的所述電連接之間形成了電互連。
23.根據(jù)權(quán)利要求22所述的組合件，其中所述接合導(dǎo)線經(jīng)專門設(shè)置以定制所述跡線與電路小片中的互連。
24.根據(jù)權(quán)利要求22所述的組合件，其中所述跡線及所述接合導(dǎo)線形成一總線結(jié)構(gòu)。
25.一種用于復(fù)數(shù)個(gè)電路小片的集成電路組合件，其包括一襯底；一在所述襯底內(nèi)的第一開口；一在所述襯底內(nèi)的第二開口；一附著至所述襯底且具有定位于所述第一開口內(nèi)的一第一電路小片觸點(diǎn)的第一電路小片；一附著至所述襯底且具有定位于所述第二開口內(nèi)的一第二電路小片觸點(diǎn)的第二電路小片；一附著至所述襯底的第一跡線；一連接所述第一跡線與所述第一電路小片觸點(diǎn)的第一互連器；及一連接所述第一跡線與所述第二電路小片觸點(diǎn)的第二互連器。
26.根據(jù)權(quán)利要求25所述的組合件，其中所述第一電路小片包括復(fù)數(shù)個(gè)所述第一電路小片觸點(diǎn)，每一第一電路小片觸點(diǎn)均定位于所述第一開口內(nèi)；及所述第二電路小片包括復(fù)數(shù)個(gè)所述第二電路小片觸點(diǎn)，每一第二電路小片觸點(diǎn)均定位于所述第二開口內(nèi)；所述組合件進(jìn)一步包括復(fù)數(shù)個(gè)附著至所述襯底的所述第一跡線；復(fù)數(shù)個(gè)所述第一互連器，每一第一互連器將所述第一跡線中的一個(gè)跡線連接至所述第一電路小片觸點(diǎn)中的一個(gè)觸點(diǎn)；及復(fù)數(shù)個(gè)所述第二互連器，每一第二互連器將所述第一跡線中的一個(gè)跡線連接至所述第二電路小片觸點(diǎn)中的一個(gè)觸點(diǎn)。
27.根據(jù)權(quán)利要求26所述的組合件，其中所述復(fù)數(shù)個(gè)第一跡線中的每一個(gè)跡線均大體上平行。
28.根據(jù)權(quán)利要求26所述的組合件，其中所述復(fù)數(shù)個(gè)第一跡線中的每一個(gè)跡線的長度均大體相等。
29.根據(jù)權(quán)利要求26所述的組合件，其中所述復(fù)數(shù)個(gè)第一跡線中的每一個(gè)跡線均具有基本上相同的阻抗。
30.根據(jù)權(quán)利要求25所述的組合件，其進(jìn)一步包括一附著至所述襯底的第三電路小片；及用于將所述第三電路小片電連接至所述第一電路小片觸點(diǎn)、所述第二電路小片觸點(diǎn)及所述第一跡線中的至少一個(gè)的構(gòu)件。
31.根據(jù)權(quán)利要求30所述的組合件，其中所述第一電路小片、所述第二電路小片及所述第三電路小片中的至少一個(gè)包括一集成電路，所述集成電路不同于所述第一電路小片、所述第二電路小片及所述第三電路小片中的所述其它電路小片的一集成電路。
32.根據(jù)權(quán)利要求30所述的組合件，其中所述一電路小片及所述第二電路小片包括數(shù)字存儲(chǔ)器電路，而所述第三電路小片包括一微處理器電路。
33.根據(jù)權(quán)利要求25所述的組合件，其中所述第一電路小片包括一不同于所述第二電路小片的一集成電路的集成電路。
34.根據(jù)權(quán)利要求25所述的組合件，其中所述第一電路小片包括一數(shù)字存儲(chǔ)器電路，而所述第二電路小片包括一微處理器電路。
35.根據(jù)權(quán)利要求25所述的組合件，其中所述第一跡線嵌入所述襯底內(nèi)且從所述襯底伸入所述第一開口中。
36.根據(jù)權(quán)利要求25所述的組合件，其中所述第一電路小片及所述第二電路小片在所述襯底的相對(duì)側(cè)上附著至所述襯底。
37.根據(jù)權(quán)利要求25所述的組合件，其中所述第一互連器包括一接合至所述第一跡線及所述第一電路小片觸點(diǎn)的導(dǎo)線。
38.根據(jù)權(quán)利要求37所述的組合件，其中所述第二互連器包括一接合至所述第一跡線及所述第二電路小片觸點(diǎn)的導(dǎo)線。
39.根據(jù)權(quán)利要求25所述的組合件，其中所述第一互連器包括一帶狀跡線。
40.根據(jù)權(quán)利要求39所述的組合件，其中所述帶狀跡線接合至所述第一跡線及所述第一電路小片觸點(diǎn)。
41.根據(jù)權(quán)利要求39所述的組合件，其中所述第一跡線及所述帶狀跡線組成一單一整體跡線。
42.根據(jù)權(quán)利要求25所述的組合件，其中所述襯底包括一薄的撓性襯底薄膜。
43.根據(jù)權(quán)利要求25所述的組合件，其進(jìn)一步包括用于電屏蔽所述第一跡線、所述第一互連器及所述第二互連器的構(gòu)件。
44.根據(jù)權(quán)利要求25所述的組合件，其進(jìn)一步包括用于控制所述第一跡線、所述第一互連器及所述第二互連器的阻抗的構(gòu)件。
45.根據(jù)權(quán)利要求25所述的組合件，其中所述第一電路小片及所述第二電路小片均未封裝。
全文摘要
在一集成電路組合件中，在一襯底上裝配已知優(yōu)良電路小片(know－good－die，KGD)?；ミB元件將附著在所述襯底上的電路小片上的襯墊電連接至所述襯底上的跡線或其它電導(dǎo)體或連接至附著在所述襯底上的另一電路小片上的襯墊。所述襯底可具有一個(gè)或多個(gè)開口，以暴露所述電路小片的襯墊。所述組合件可包括一個(gè)或多個(gè)電路小片。
文檔編號(hào)H01L23/495GK1742372SQ200380109216
公開日2006年3月1日 申請(qǐng)日期2003年12月12日 優(yōu)先權(quán)日2002年12月12日
發(fā)明者伊戈?duì)枴·漢德羅斯, 本杰明·N·埃爾德里奇, 查爾斯·A·米勒, A·尼古拉斯·斯珀克, 加里·W·格魯比, 加埃唐·L·馬蒂厄 申請(qǐng)人:佛姆費(fèi)克托公司