專利名稱：半導體裝置的制造方法
技術領域：
本發(fā)明涉及半導體裝置的制造方法，具體地說，涉及雙重鑲嵌構(gòu)造的形成方法。
背景技術：
近來，采用一體形成通孔(連接孔)和溝渠(配線溝渠)的雙重鑲嵌工藝來形成半導體裝置的配線構(gòu)造。在溝渠之前先對通孔開口的先通孔法與先溝渠法相比較，具有當通孔與溝渠不重合時可確保開口余量的優(yōu)點(例如，參照專利文獻1)。
但是，先通孔法中，為了防止溝渠形成用的蝕刻對Cu配線造成蝕刻損壞，必須如下所述地在通孔填充抗蝕劑、有機ARC等的填充材料。
圖5是說明傳統(tǒng)的半導體裝置的制造方法的工序的截面圖。
首先，如圖5(a)所示，形成覆蓋Cu配線1的層間絕緣膜2。接著，如圖5(b)所示，通過照片制版和蝕刻，在層間絕緣膜2內(nèi)形成通孔3。然后，如圖5(c)所示，在包含通孔3內(nèi)側(cè)的層間絕緣膜2上通過旋涂法等形成填充材料21。
接著，圖5(d)所示，進行填充材料21的內(nèi)刻蝕。然后，如圖5(e)所示，在層間絕緣膜2上形成抗蝕圖案22。而且，如圖5(f)所示，通過以抗蝕圖案22為掩模的刻蝕形成溝渠23。
接著，如圖5(g)所示，除去抗蝕圖案22和填充材料21。然后，通過在溝渠23及通孔3內(nèi)填充Cu等的配線材料，形成配線構(gòu)造。
特開2002-203898號公報(第2頁)上述傳統(tǒng)的方法中，由于通過旋涂法形成了填充材料21，因而必須進行填充材料21的刻蝕。
但是，難以高精度地控制刻蝕工序中的填充材料21的膜厚，如圖6(a)所示，基板面內(nèi)填充材料21的高度發(fā)生變化，導致溝渠形成用的抗蝕層22的高度也變化的問題。
若該狀態(tài)下進行照片制版，則如圖6(b)所示，抗蝕圖案22的開口寬度A產(chǎn)生差異，從而有溝渠配線的尺寸變動的問題。
本發(fā)明鑒于解決上述傳統(tǒng)的問題而提出，目的在于提高溝渠形成用抗蝕圖案的尺寸控制性。
發(fā)明內(nèi)容
本發(fā)明的半導體裝置的制造方法，是具有雙重鑲嵌構(gòu)造的半導體裝置的制造方法，包括在覆蓋下地配線的層間絕緣膜內(nèi)，形成與該下地配線連接的通孔的工序；在上述通孔內(nèi)，通過電解形成導電性高分子的工序；形成上述導電性高分子后，在上述層間絕緣膜上形成抗蝕圖案的工序；通過以上述抗蝕圖案為掩模的蝕刻，形成與上述通孔連接的溝渠的工序。
圖1是說明本發(fā)明實施例1的半導體裝置的制造方法的工序的截面圖。
圖2是說明本發(fā)明的實施例1的變形例的工序的截面圖。
圖3是說明本發(fā)明實施例2的半導體裝置的制造方法的工序的截面圖。
圖4是說明本發(fā)明實施例3的半導體裝置的制造方法的工序的截面圖。
圖5是說明傳統(tǒng)的半導體裝置的制造方法的工序的截面圖。
圖6是傳統(tǒng)的制造方法中的抗蝕圖案尺寸變動的示意圖。
符號說明1下地配線(Cu配線)，2層間絕緣膜，3通孔，4導電性高分子，5抗蝕圖案，6溝渠，8有機ARC，9導電性高分子，11、12下地配線(Cu配線)，13、14通孔，15掩模(抗蝕圖案)，16導電性高分子，17抗蝕圖案，18溝渠。
具體實施例方式
以下，參照圖面說明本發(fā)明的實施例。圖中，同一或相當部分附上同一符號，其說明簡化或省略。
實施例1圖1是說明本發(fā)明實施例1的半導體裝置的制造方法的工序的截面圖。詳細地說，是說明采用先通孔法的雙重鑲嵌構(gòu)造的形成方法的圖。
首先，如圖1(a)所示，在基板(圖示省略)形成下地配線(下層配線)1即Cu配線，在整個基板形成層間絕緣膜2，以覆蓋Cu配線1。
接著，圖1(b)所示，在層間絕緣膜2上通過照片制版形成抗蝕圖案(圖示省略)后，通過以該抗蝕圖案為掩模的蝕刻，在層間絕緣膜2內(nèi)形成與Cu配線1頂面連接的通孔3。然后除去抗蝕圖案。
接著，如圖1(c)所示，通過電解僅僅在通孔3內(nèi)形成導電性高分子4。通過調(diào)節(jié)該電解的時間，使導電性高分子4的填充停止在層間絕緣膜2的頂面。這里，導電性高分子4是例如苯胺、吡咯或噻吩聚合物等的導電性聚合物。苯胺聚合物通過在電解液即碳酸丙烯溶液中電解0.14mol/l的苯胺單體和0.05mol/l的p-甲苯磺酸鹽而形成。
接著，如圖1(d)所示，在層間絕緣膜2上通過照片制版形成溝渠形成用的抗蝕圖案5。此時，層間絕緣膜2頂面和導電性高分子4頂面具有相同高度，由于基板面內(nèi)導電性高分子4頂面的高度相同，因而不必象傳統(tǒng)一樣進行內(nèi)刻蝕。因而，不會有因?qū)щ娦愿叻肿?面的高度控制困難性導致抗蝕層膜厚改變的問題和抗蝕圖案的尺寸變動的問題。
然后，如圖1(e)所示，通過以抗蝕圖案5為掩模對層間絕緣膜2及導電性高分子4進行蝕刻，形成上層配線用的溝渠6。
接著，如圖1(f)所示，除去抗蝕圖案5和導電性高分子4。然后，通過在溝渠6及通孔3內(nèi)填充Cu等的配線材料，形成雙重鑲嵌構(gòu)造。
如上所述，本實施例1中，在通孔3的形成后，通過電解在該通孔3內(nèi)填充導電性高分子4。由于導電性高分子4僅僅填充在通孔3內(nèi)而不形成于層間絕緣膜2上，因而不必象傳統(tǒng)一樣進行填充材料的刻蝕。從而，與傳統(tǒng)相比可以減少制造工序數(shù)，降低半導體裝置的制造成本。
另外，導電性高分子4的內(nèi)刻蝕量的控制變得不必要，因而可以降低內(nèi)刻蝕量的不均一性導致的溝渠形成用抗蝕圖案5的尺寸偏差。即，提高了溝渠形成用抗蝕圖案5的尺寸控制性。本發(fā)明者確認，0.14μm的線/空間圖案的線圖案的尺寸偏差可以從傳統(tǒng)的0.14±0.02μm降低到0.14±0.01μm。通過采用該尺寸控制性佳的抗蝕圖案5，可高精度形成溝渠6的圖案，并高精度形成雙重鑲嵌構(gòu)造。
另外，本實施例1中，為了使層間絕緣膜2頂面和導電性高分子4頂面成為同一面(同一高度)，向通孔3內(nèi)填充導電性高分子4，通過控制電解的時間等的條件，可容易地控制導電性高分子4的頂面位置(填充高度)。
另外，對電解獲得的導電性高分子4進行刻蝕，可容易地降低通孔3中的導電性高分子4的填充高度。
接著，說明本實施例1的變形例。
圖2是說明本實施例1的變形例的工序的截面圖。
本變形例與實施例1大致相同，本變形例中，如圖2(c)所示在通孔3內(nèi)通過電解形成導電性高分子4后，如圖2(d)所示，在層間絕緣膜2及導電性高分子4上形成有機ARC(anti-reflective coating抗反射涂層)8。然后，如圖2(e)所示，在有機ARC8上形成溝渠形成用的抗蝕圖案5。此時，有機ARC8可以用作通過照片制版形成抗蝕圖案5時的反射防止膜。因而，與實施例1相比，可以進一步提高抗蝕圖案5的尺寸控制性，可高精度形成溝渠6的圖案。
實施例2圖3是說明本發(fā)明實施例2的半導體裝置的制造方法的工序的截面圖。
首先，與前述實施例1的制造方法同樣，在Cu配線1上形成層間絕緣膜2，在該層間絕緣膜2內(nèi)形成通孔3(參照圖3(a)、(b))。
接著，如圖3(c)所示，在通孔3內(nèi)及層間絕緣膜2上，形成具有反射防止膜的機能的導電性高分子9。這里，導電性高分子9是例如蒽衍生物等吸收KrF準分子激光的波長的物質(zhì)。
接著，如圖3(d)所示，通過例如以KrF準分子激光為光源的照片制版，在導電性高分子9上形成抗蝕圖案5。這里，進行照片制版時，由于抗蝕層下層中存在作為反射防止膜機能的導電性高分子9，可以提高抗蝕圖案5的尺寸控制性。另外，由電解形成的導電性高分子9具有優(yōu)良的平坦性，因而不必象傳統(tǒng)一樣進行內(nèi)刻蝕。
然后，如圖3(e)所示，通過以抗蝕圖案5為掩模對層間絕緣膜2及導電性高分子9進行蝕刻，形成上層配線用的溝渠6。
接著，如圖3(f)所示，除去抗蝕圖案5和導電性高分子9和。然后，在溝渠6及通孔3內(nèi)通過填充Cu等的配線材料，形成雙重鑲嵌構(gòu)造。
如上所述，本實施例2中，通過控制電解時間等，在通孔3內(nèi)及層間絕緣膜2形成導電性高分子9，使該導電性高分子9具有反射防止膜的機能。從而，導電性高分子9可以用作溝渠形成用抗蝕圖案5形成時的反射防止膜。從而，可以提高抗蝕圖案5的尺寸控制性。另外，不必象傳統(tǒng)一樣對填充材料刻蝕，可以減少制造工序數(shù)，降低半導體裝置的制造成本。
實施例3圖4是說明本發(fā)明實施例3的半導體裝置的制造方法的工序的截面圖。
首先，如圖4(a)所示，在基板上形成多個Cu配線11、12，在整個基板形成層間絕緣膜2以覆蓋這些Cu配線11、12。然后通過照片制版及蝕刻，形成與Cu配線11、12連接的通孔13、14。接著，形成作為掩模15的抗蝕圖案，其覆蓋未形成包含通孔13內(nèi)側(cè)的雙重鑲嵌構(gòu)造的區(qū)域，且不覆蓋形成雙重鑲嵌構(gòu)造的區(qū)域。
接著，如圖4(b)所示，僅僅在抗蝕圖案15未覆蓋的通孔14內(nèi)通過電解形成導電性高分子16。
接著，如圖4(c)所示，用有機溶劑除去抗蝕圖案15。這里，由于導電性高分子16不溶于該有機溶劑，因而僅選擇性地除去抗蝕圖案15。
接著，如圖4(d)所示，在包含通孔14內(nèi)側(cè)的層間絕緣膜2上，通過照片制版形成溝渠形成用的抗蝕圖案17。
接著如圖4(e)所示，通過以抗蝕圖案17為掩模對層間絕緣膜2及導電性高分子16進行的蝕刻，形成上層配線用的溝渠18。然后，除去抗蝕圖案17和導電性高分子16。然后，通過在通孔13以及溝渠18及通孔14內(nèi)填充Cu等的配線材料，形成配線構(gòu)造。
如上所述，本實施例3中，多個通孔13、14中未形成溝渠的通孔13用抗蝕圖案15覆蓋后，在該抗蝕圖案15未覆蓋的通孔14內(nèi)通過電解形成導電性高分子16。從而，可以在多個通孔中有必要用填充材料填充的通孔中用掩模選擇性地填充導電性高分子。
另外，本實施例3中說明了形成2個通孔的情況，也可以形成更多的通孔。
根據(jù)本發(fā)明，可以提高溝渠形成用抗蝕圖案的尺寸控制性。
權利要求
1.一種具有雙重鑲嵌構(gòu)造的半導體裝置的制造方法，包括在覆蓋下地配線的層間絕緣膜內(nèi)，形成與該下地配線連接的通孔的工序；在上述通孔內(nèi)，通過電解形成導電性高分子的工序；形成上述導電性高分子后，在上述層間絕緣膜上形成抗蝕圖案的工序；通過以上述抗蝕圖案為掩模的蝕刻，形成與上述通孔連接的溝渠的工序。
2.權利要求1所述的制造方法，其特征在于，上述導電性高分子是苯胺、吡咯或噻吩聚合物。
3.權利要求1或2所述的制造方法，其特征在于，上述導電性高分子也在上述層間絕緣膜上形成，吸收在形成上述抗蝕圖案的工序中采用的曝光光線。
4.權利要求3所述的制造方法，其特征在于，上述曝光光線是KrF準分子激光，上述導電性高分子含有蒽衍生物。
5.權利要求1或2所述的制造方法，其特征在于，還包括在形成上述導電性高分子后，在上述層間絕緣膜及上述導電性高分子上形成反射防止膜的工序，在上述反射防止膜上形成上述抗蝕圖案。
6.權利要求1或2所述的制造方法，其特征在于，在形成上述通孔的工序中形成多個通孔，還包括在上述導電性高分子的形成之前，對上述多個通孔中未形成上述導電性高分子的通孔進行掩模的工序。
全文摘要
本發(fā)明可提高溝渠形成用抗蝕圖案的尺寸控制性。在覆蓋Cu配線1的層間絕緣膜2內(nèi)，形成與Cu配線1連接的通孔3。通過電解在通孔3內(nèi)填充導電性高分子4。在層間絕緣膜2上通過照片制版形成抗蝕圖案5，通過以抗蝕圖案5為掩模的蝕刻，形成與通孔3連接的溝渠6。然后，除去抗蝕圖案5及導電性高分子4。
文檔編號H01L21/70GK1523657SQ200410002759
公開日2004年8月25日 申請日期2004年1月14日 優(yōu)先權日2003年2月20日
發(fā)明者齊藤隆幸 申請人:株式會社瑞薩科技