專利名稱：0.35μm LDMOS高壓功率顯示驅(qū)動器件的設(shè)計方法
技術(shù)領(lǐng)域：
0.35μm LDMOS高壓功率顯示驅(qū)動器件的設(shè)計方法，屬于高壓功率顯示驅(qū)動器件制作技術(shù)領(lǐng)域，尤其是設(shè)計有機(jī)發(fā)光二極管OLED(Organic Light Emission Diode)黑白、彩色顯示屏用的高壓功率顯示驅(qū)動技術(shù)領(lǐng)域。
背景技術(shù)：
經(jīng)檢索，國家知識產(chǎn)權(quán)局網(wǎng)中，相似領(lǐng)域的專利為TFT(Thin Film Transistor)LCD(LiquidCrystal Display)驅(qū)動電路。電壓最高達(dá)70V左右，電流為毫安級。個別專利涉及PDP(PlasmaDisplay Panel)驅(qū)動電路，高壓80V，單管輸出電流40mA。
未見有關(guān)OLED驅(qū)動電路方面的授權(quán)專利。


圖1是2002年文章“High-Voltage Device for 0.5μm Standard CMOS Technology”報道的，利用標(biāo)準(zhǔn)0.5μm CMOS工藝制造HV-NMOS高壓器件，擊穿電壓可達(dá)100V。柵氧化層100，溝道長度3μm，漂移區(qū)Ldd＝6.5μm。需在標(biāo)準(zhǔn)0.5μm CMOS工藝基礎(chǔ)上增加兩塊掩膜版和兩次離子注入。圖1，是論文提供的器件結(jié)構(gòu)圖，其中，Sub為溝道襯底引出端，Ldd為漂移區(qū)二極管長度，Lg為柵覆蓋漂移區(qū)的幾何參數(shù)。HV-PMOS器件尚未見研究報告。
上述技術(shù)方案適合于高壓小電流LCD驅(qū)動電路。3μm溝道將顯著降低器件的跨導(dǎo)。要提高電流輸出，必須加大溝道寬度，從而加大器件總面積。長溝道，長漂移區(qū)將使器件飽和壓降增加，功耗加大，降低電流驅(qū)動能力。
國內(nèi)文章“PDP選址驅(qū)動芯片的HV-CMOS器件設(shè)計”以0.6μm標(biāo)準(zhǔn)CMOS工藝為基礎(chǔ)，設(shè)計了PDP顯示驅(qū)動高壓器件，單管高壓80V，N管輸出電流40mA。高壓輸出管溝道1.5μm，漂移區(qū)7.5μm，N管柵氧化層為200，P管1600。文章介紹的技術(shù)方案適合于中電流(40mA)PDP顯示驅(qū)動電路。
根據(jù)圖2和文章給出的工藝流程來看，高壓N管是典型的DMOS(Doublediffused MOSFET)器件，而不是文中提到的LDMOS(Lateral Double diffusedMOSFET)。另外，HV-PMOS使用1600的厚柵氧化層，與低壓管200氧化層相差甚遠(yuǎn)，增加了工藝難度，降低了器件跨導(dǎo)。
現(xiàn)有OLED驅(qū)動電路采用了2μm常規(guī)溝道和漏擴(kuò)展技術(shù)或DMOS技術(shù)，高壓功率驅(qū)動器件的擊穿電壓20-40V，實際工作電壓大多在15-30V之間。
由此可見1).現(xiàn)在能查到的專利和文獻(xiàn)關(guān)于顯示驅(qū)動電路中，高壓輸出管設(shè)計制造的報道，都采用了普通雙擴(kuò)散DMOS器件，溝道長度為1.5～3μm，使用漂移區(qū)(drift)、輕攙雜漏(LDD)和擴(kuò)展漏(EDMOS)等結(jié)構(gòu)驅(qū)動電流在40mA或以下。
2).以上結(jié)構(gòu)的缺點a.溝道長，跨導(dǎo)低，單位溝道寬度的電流小。
b.雙阱擴(kuò)散難以縮短溝道長度，現(xiàn)有長度為1.5～3μm。
c.因工作電流大(150mA)，器件數(shù)量多(100以上)，管芯總面積過大。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于OLED顯示屏的，驅(qū)動電流大、管芯面積小，導(dǎo)通電阻低的，與0.5μm CMOS工藝兼容的，0.35μm LDMOS高壓功率顯示驅(qū)動器件的設(shè)計方法。
本發(fā)明的特征在于它是一種與0.5μm標(biāo)準(zhǔn)CMOS工藝兼容的，自對準(zhǔn)0.3-0.4μm量級溝道、橫向擴(kuò)散LD-NMOS器件的設(shè)計方法，它依次含有以下步驟(1)在N型硅片上，分區(qū)形成P型和N型深阱，典型值4-6μm；(2)P阱內(nèi)，注磷形成N漂移區(qū)，典型劑量3.5-7.5E12，典型結(jié)深0.8-2μm；(3)選擇性場氧化4500，在硅片其他部分上，形成厚度為100的柵氧化層；(4)淀積多晶硅，然后進(jìn)行磷擴(kuò)散攙雜；(5)刻蝕形成硅柵電極，柵電極在P阱和阱內(nèi)的N漂移區(qū)交界處，典型覆蓋P阱和N漂移區(qū)分別為0-1μm和1-2μm；(6)在多晶柵電極的P型區(qū)一側(cè)，注入硼雜質(zhì)，典型劑量為2-4E13，橫向擴(kuò)散自對準(zhǔn)形成0.3-0.4μm量級的溝道；(7)N管注磷，在硅柵兩側(cè)形成N型輕攙雜漏區(qū)，即LDD和側(cè)墻，與0.5μm低壓CMOS同時進(jìn)行；(8)在多晶柵電極的P型區(qū)一側(cè)，注入磷雜質(zhì)，典型劑量為3E15，形成源電極；(9)在源電極外側(cè)，注入硼雜質(zhì)，典型劑量2E14，形成溝道襯底接觸區(qū)；(10)溝道襯底接觸區(qū)和源區(qū)，形成N+、P+相間的布局。
(11)在上述N漂移區(qū)中，在距離溝道邊沿2-5μm的地方，注入劑量為3E15的磷雜質(zhì)，形成漏接觸區(qū)，同時形成2-5μm漏漂移區(qū)；
(12)在金屬化時，將源區(qū)和溝道襯底接觸區(qū)短接，在源、漏、柵金屬化，并合金退火后，形成LD-NMOS器件。見圖3和圖10。
2. 0.35μm LD-PMOS高壓顯示驅(qū)動器件的設(shè)計方法，其特征在于，它是一種與0.5μm標(biāo)準(zhǔn)CMOS工藝兼容的自對準(zhǔn)0.3-0.4μm量級溝道、橫向擴(kuò)散LDPMOS器件的設(shè)計方法，它依次含有以下步驟(1)在N型硅片上，分區(qū)形成P型和N型深阱，典型值4-6μm；(2)在N阱上，注硼形成P阱，典型劑量3.5-7.5E12，典型結(jié)深0.8-2μm；(3)選擇性場氧化4500，在硅片其他部分上，形成厚度為100的柵氧化層；(4)淀積多晶硅，然后，擴(kuò)磷攙雜；(5)刻蝕形成柵電極；(6)在多晶硅柵電極的N區(qū)一側(cè)，注入N型雜質(zhì)磷，典型劑量為2-4e13，橫向擴(kuò)散、自對準(zhǔn)形成0.3-0.4μm量級的溝道；(7)P管注硼，在硅柵兩側(cè)形成P型輕攙雜漏區(qū)，即LDD和側(cè)墻，與0.5μm低壓CMOS同時進(jìn)行；(8)在多晶柵電極的N區(qū)一側(cè)，注入典型劑量為1E15的硼雜質(zhì)，形成P+源區(qū)；(9)在源區(qū)外側(cè)，注入磷雜質(zhì)，典型劑量2E15，形成N+溝道襯底接觸區(qū)；(10)N+溝道襯底接觸區(qū)和P+源區(qū)間形成N+、P+相間的布局；(11)在上述P阱中，在距離溝道邊沿2-5μm的地方，注入典型劑量為1E15的硼雜質(zhì)，形成P+漏接觸區(qū)，同時形成2-5μm長度的P型漏漂移區(qū)；(12)在金屬化時將源區(qū)和溝道襯底接觸區(qū)短接，在源、漏、柵金屬化并合金退火后，形成LD-PMOS器件。見圖4和圖10。
實驗證明，它可以做到用于OLED的驅(qū)動電路，其驅(qū)動電流能力可達(dá)1～2mA/μm，比現(xiàn)有的高壓驅(qū)動電流能力100～200μA/μm高一個量級，面積減少50-60％以上。
驅(qū)動級工作電壓15～30V，LDNMOS管驅(qū)動電流150mA，導(dǎo)通電阻小于20Ω，面積比現(xiàn)有器件明顯縮小。與標(biāo)準(zhǔn)0.5μm CMOS工藝兼容。
LDPMOS器件工作低壓15～30V，驅(qū)動電流無特殊要求。
附圖證明圖1.現(xiàn)有的HV-NMOS結(jié)構(gòu)圖。
圖2.現(xiàn)有的普通DMOS器件結(jié)構(gòu)圖。
圖3.0.35μm LD-NMOS器件結(jié)構(gòu)圖。
圖4.0.35μm LD-PMOS器件結(jié)構(gòu)圖。
圖5.4個0.35μm LD-NMOS單元并聯(lián)組成的驅(qū)動器件外觀圖。
圖6.源區(qū)設(shè)計示意圖。
圖7.單元器件平面圖和光刻版示意圖。
圖8.0.35μm LDNMOS工藝模擬結(jié)果(SILVACO Athena)示意圖。
圖9.0.35μm LDNMOS虛擬器件擊穿特性(SILVACO ATLAS)曲線圖。
圖10.0.35μm LDPMOS和LDNMOS工藝流程示意圖。
圖11高壓LDMOS器件和低壓0.5μm CMOS兼容示意圖。
圖12.OLED用的驅(qū)動電路原理圖。
具體實施例方式本發(fā)明采用LDMOS結(jié)構(gòu)，與0.5μm標(biāo)準(zhǔn)CMOS工藝兼容，設(shè)計制造高壓功率驅(qū)動級的驅(qū)動管，可顯著增加電流驅(qū)動能力，縮小管芯面積，降低導(dǎo)通電阻。
實施實例圖5是4個0.35μm，LD-NMOS單元并聯(lián)組成的驅(qū)動器件實際使用的版圖(為清楚起見，柵掉一些細(xì)節(jié))。其中單元器件溝道長度為L＝0.35μm，總寬度W＝160μm，柵氧化層dox＝100，開啟電壓VT＝0.7V。在柵電壓VG＝4V時，漏電流ID＝1mA/μm。160行驅(qū)動陣列，單元面積28×40＝1120μm2，總面積160×28×40＝4480×40μm2。根據(jù)需要可改為160×14×80＝2240×80μm2排列。后一種排列，導(dǎo)線電流密度達(dá)1.6×106/cm2，但由于占空比小于0.01，本方案可行。
LDPMOS的平面圖和剖面結(jié)構(gòu)圖類似，只是攙雜不同。最重要的差別是P管的溝道總寬度約為20μm，是N管的1/8，因它不需承擔(dān)太大的電流。
圖6是源和溝道襯底的引線接觸區(qū)的布局圖。N+為源接觸區(qū)，P+為溝道襯底接觸區(qū)。
圖7為0.35μm LDMOS單元器件平面圖和光刻版示意圖，參見圖5方框內(nèi)圖形(轉(zhuǎn)90度)。其中，D為漏區(qū)，G為多晶柵，虛框為溝道雜質(zhì)注入?yún)^(qū)，中間部分為圖6所示。
圖8是LDNMOS器件的工藝仿真圖。即用實際使用的工藝作為輸入條件，進(jìn)行工藝仿真后得到的虛擬器件剖面圖(SILVACO，ATHENA工藝仿真軟件)。
由圖可知，它具有0.35μm的溝道，漂移區(qū)長2.5μm結(jié)深0.8μm。
基本工藝參數(shù)條件
(1)P阱表面濃度5E15/cm3(5)溝道注硼劑量4e13/cm2，40KeV(2)漂移區(qū)注磷4E12，(6)源漏N+注入注磷劑量1e15/cm2，40KeV 40KeV(3)場氧4900(7)P+注入注硼劑量5e14/cn2，40KeV(8)N基片(4)柵氧100圖9是對虛擬器件件測試的結(jié)果，圖中顯示，擊穿電壓為30V。與實際測試結(jié)果相符。
圖10為0.35um LDPMOS和LDNMOS工藝流程示意圖。分步驟說明器件制造工藝流程和器件結(jié)構(gòu)形成過程。
圖11說明了高壓LDMOS器件和低壓0.5μm CMOS兼容示意圖。
圖12的虛線部分是一個用于OLED驅(qū)動的基本電路。P3、N3分別是PMOS和NMOS驅(qū)動管，組成驅(qū)動級。
權(quán)利要求
1. 0.3-0.4μm量級LDNMOS高壓功率顯示驅(qū)動器件的設(shè)計方法，其特征在于，它是一種與0.5μm標(biāo)準(zhǔn)CMOS工藝兼容的，自對準(zhǔn)0.3-0.4μm量級溝道、橫向擴(kuò)散(LD)NMOS器件的設(shè)計方法，它依次含有以下步驟(1)在N型硅片上，分區(qū)形成P型和N型深阱，典型值4-6μm；(2)P阱內(nèi)，注磷形成N漂移區(qū)，典型劑量3.5-7.5E12，典型結(jié)深0.8-2μm；(3)選擇性場氧化4500，在硅片其他部分上，形成厚度為100的柵氧化層；(4)淀積多晶硅，然后進(jìn)行磷擴(kuò)散攙雜；(5)刻蝕形成硅柵電極，柵電極在P阱和阱內(nèi)的N漂移區(qū)交界處，典型覆蓋P阱和N漂移區(qū)分別為0-1μm和1-2μm；(6)在多晶柵電極的P型區(qū)一側(cè)，注入硼雜質(zhì)，典型劑量為2-4E13，橫向擴(kuò)散自對準(zhǔn)形成0.3-0.4μm量級的LDNMOS器件溝道；(7)N管注磷，在硅柵兩側(cè)形成N型輕攙雜漏區(qū)，即LDD和側(cè)墻，與0.5μm低壓CMOS同時進(jìn)行；(8)在多晶柵電極的P型區(qū)一側(cè)，注入磷雜質(zhì)，典型劑量為3E15，形成源電極；(9)在源電極外側(cè)，注入硼雜質(zhì)，典型劑量2E14，形成溝道襯底接觸區(qū)；(10)溝道襯底接觸區(qū)和源區(qū)，形成N+、P+相間的布局。(11)在上述N漂移區(qū)中，在距離溝道邊沿2-5μm的地方，注入劑量為3E15的磷雜質(zhì)，形成漏接觸區(qū)，同時形成2-5μm漏漂移區(qū)；(12)在金屬化時，將源區(qū)和溝道襯底接觸區(qū)短接，在源、漏、柵金屬化，并合金退火后，形成LD-NMOS器件。
2. 0.3-0.4μm量級LD-PMOS高壓顯示驅(qū)動器件的設(shè)計方法，其特征在于，它是一種與0.5μm標(biāo)準(zhǔn)CMOS工藝兼容的自對準(zhǔn)0.3-0.4μm量級溝道、橫向擴(kuò)散LDPMOS器件的設(shè)計方法，它依次含有以下步驟(1)在N型硅片上，分區(qū)形成P型和N型深阱，典型值4-6μm；(2)在N阱內(nèi)，注硼形成P阱，典型劑量3.5-7.5E12，典型結(jié)深0.8-2μm；(3)選擇性場氧化4500，在硅片其他部分上，形成厚度為100的柵氧化層；(4)淀積多晶硅，然后，擴(kuò)磷攙雜；(5)刻蝕形成柵電極；(6)在多晶硅柵電極的N區(qū)一側(cè)，注入N型雜質(zhì)磷，典型劑量為2-4e13，橫向擴(kuò)散、自對準(zhǔn)形成0.3-0.4μm量級的溝道；(7)P管注硼，在硅柵兩側(cè)形成P型輕攙雜漏區(qū)，即LDD和側(cè)墻，與0.5μm低壓CMOS同時進(jìn)行；(8)在多晶柵電極的N區(qū)一側(cè)，注入典型劑量為1E15的硼雜質(zhì)，形成P+源區(qū)；(9)在源區(qū)外側(cè)，注入磷雜質(zhì)，典型劑量2E15，形成N+溝道襯底接觸區(qū)；(10)N+溝道襯底接觸區(qū)和P+源區(qū)間形成N+、P+相間的布局；(11)在上述P阱中，在距離溝道邊沿2-5μm的地方，注入典型劑量為1E15的硼雜質(zhì)，形成P+漏接觸區(qū)，同時形成2-5μm長度的P型漏漂移區(qū)；(12)在金屬化時將源區(qū)和溝道襯底接觸區(qū)短接，在源、漏、柵金屬化并合金退火后，形成LD-PMOS器件。
全文摘要
0.35μm LDMOS高壓功率顯示驅(qū)動器件的設(shè)計方法屬于高壓功率顯示驅(qū)動陣列技術(shù)領(lǐng)域，其特征在于在標(biāo)準(zhǔn)的0.5μm工藝兼容的基礎(chǔ)上增加兩次P、N溝道區(qū)離子注入和兩次P、N漂移區(qū)離子注入，即使柵氧化層厚度到達(dá)100并接著形成多晶硅柵后，分別注入硼和磷雜質(zhì)，橫向擴(kuò)散自對準(zhǔn)形成0.3－0.4μm量級的溝道，短漂移區(qū)2－5um，形成N、P兩種MOS器件；在制作PMOS器件時要在P阱上作一次漂移區(qū)離子注入和一次溝道攙雜注入，在制作NMOS器件時，要在N阱上作一次P漂移區(qū)離子注入和一次溝道攙雜注入。它具有管芯面積小而驅(qū)動電流大的特點。
文檔編號H01L21/70GK1564318SQ200410003469
公開日2005年1月12日 申請日期2004年3月26日 優(yōu)先權(quán)日2004年3月26日
發(fā)明者王紀(jì)民, 曹林, 肖文銳 申請人:清華大學(xué)