專利名稱：半導(dǎo)體組件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體組件，尤其涉及半導(dǎo)體組件的制造方法。
背景技術(shù)：
許多年來，對(duì)電子組件的市場(chǎng)期盼就是不斷小型化。在為了滿足這種期盼的嘗試中，電子組件的設(shè)計(jì)者和制造商尋找在芯片上減小晶體管和其它電子器件空間的辦法。但是，隨著電子器件開始變得彼此越來越接近，在這些器件之間的電子干擾問題變得非常突出。使用深溝槽隔離結(jié)構(gòu)來電隔離在芯片上鄰近間隔的電子器件，而且在如動(dòng)態(tài)隨機(jī)存取器(DRAM)和結(jié)合射頻(RF)的雙極互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)工藝流程這樣的應(yīng)用中深溝槽處理已經(jīng)是常見的。然而當(dāng)需要深溝槽用作高壓(大約50伏或更高)隔離結(jié)構(gòu)時(shí)，深溝槽制造的現(xiàn)有工藝不是很適合整合到深亞微米淺溝槽工藝中。這些工藝都趨向于使半導(dǎo)體晶片受到過量的熱預(yù)算的作用，且趨向于干擾淺溝槽隔離(STI)結(jié)構(gòu)的形成或使淺溝槽隔離(STI)結(jié)構(gòu)的形成變復(fù)雜。因此，需要一種在深亞微米幾何結(jié)構(gòu)中淺溝槽內(nèi)部制造高壓深溝槽的方法，該制造方法減小了使半導(dǎo)體晶片受到的熱預(yù)算，并由附加最少的新工藝步驟順利地把深溝槽結(jié)構(gòu)的形成整合到現(xiàn)有的工藝模式中。該制造方法還應(yīng)該與功率集成電路(IC)技術(shù)相兼容，以使利用深溝槽作為隔離的制造的半導(dǎo)體組件能夠維持高壓而不被擊穿。


閱讀以下參照附圖的詳細(xì)介紹將會(huì)更好地理解發(fā)明，附圖中圖1是按照本發(fā)明的實(shí)施例在制造工藝中的特定點(diǎn)部分半導(dǎo)體組件的剖面圖；圖2是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖1的半導(dǎo)體組件的剖面圖；圖3是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖2的半導(dǎo)體組件的剖面圖；圖4是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖3的半導(dǎo)體組件的剖面圖；圖5是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖4的半導(dǎo)體組件的剖面圖；圖6是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖5的半導(dǎo)體組件的剖面圖；圖7是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖6的半導(dǎo)體組件的剖面圖；圖8是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖7的半導(dǎo)體組件的剖面圖；圖9是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖8的半導(dǎo)體組件的剖面圖；圖10是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖9的半導(dǎo)體組件的剖面圖；圖11是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖10的半導(dǎo)體組件的剖面圖；圖12是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖11的半導(dǎo)體組件的剖面圖；圖13是按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)圖12的半導(dǎo)體組件的剖面圖；圖14是說明按照本發(fā)明的實(shí)施例的半導(dǎo)體組件制造方法的流程圖；和圖15是說明按照本發(fā)明的實(shí)施例的半導(dǎo)體組件制造方法的流程圖。
為了使說明簡(jiǎn)明清楚，

了結(jié)構(gòu)的一般形式，并省略了公知特征和技術(shù)的介紹和詳述以避免不必要地使發(fā)明難以理解。此外，附圖中的元件無需按比例示出。例如，附圖中某些元件的尺寸可以相對(duì)于另一些元件被放大以有助于提高對(duì)本發(fā)明實(shí)施例的理解。在不同的附圖中相同的參考標(biāo)號(hào)代表相同的元件。
如果有的話，在介紹和權(quán)利要求中術(shù)語“第一”、“第二”、“第三”、“第四”等用于區(qū)分相似的元件并不必介紹特定的順序或時(shí)序次序。應(yīng)理解所用的術(shù)語在適當(dāng)條件下是可交換的，以使例如這里介紹的發(fā)明實(shí)施例能夠以不同于這里說明或另外介紹的順序來操作。而且，術(shù)語“包含”、“包括”、“具有”及其任意變型意為非排它的包括，以使包括一系列元件的工藝、方法、制品或設(shè)備不必限于那些元件，而可以包括沒有明確列出或這些工藝、方法、制品或設(shè)備固有的其它元件。
如果有的話，在介紹和權(quán)利要求中術(shù)語“左”、“右”、“前”、“后”、“頂”、“底”、“上”、“下”等是用于介紹的目的而未必是介紹固定不變的相對(duì)位置。應(yīng)理解在適當(dāng)條件下所用的術(shù)語是可交換的，以使例如這里介紹的發(fā)明實(shí)施例能夠以不同于這里說明或另外介紹的其它定位來操作。這里所用的術(shù)語“連接(coupled)”被限定為以電或非電方式直接或間接地連接。
具體實(shí)施例方式
在這里公開的本發(fā)明的實(shí)施例中，半導(dǎo)體組件的制造方法包括提供具有上表面的半導(dǎo)體襯底；在上表面上形成第一電絕緣層；并在第一電絕緣層上形成第二電絕緣層。該方法還包括穿過第一和第二電絕緣層并進(jìn)到半導(dǎo)體襯底中蝕刻第一溝槽和第二溝槽；和穿過第二溝槽的底表面并進(jìn)到半導(dǎo)體襯底中蝕刻第三溝槽。該第三溝槽具有第一部分和在第一部分內(nèi)的第二部分。該方法還包括形成填充第一溝槽和第三溝槽的第一部分、而不填充第三溝槽的第二部分的第三電絕緣層，而且還包括在第三溝槽的第二部分中形成插塞層。
現(xiàn)在參照?qǐng)D1，其為按照本發(fā)明的實(shí)施例在制造工藝中的特定點(diǎn)部分半導(dǎo)體組件的剖面圖，半導(dǎo)體組件100包括半導(dǎo)體襯底110、在半導(dǎo)體襯底110上的電絕緣層120和在電絕緣層120上的電絕緣層130。半導(dǎo)體襯底110包括支撐襯底111和在支撐襯底111上的外延半導(dǎo)體層112。半導(dǎo)體襯底110具有上表面113。半導(dǎo)體組件100還包括溝槽140和溝槽150。溝槽140和150穿過電絕緣層120和130延伸并進(jìn)到半導(dǎo)體襯底110中。溝槽150具有底表面151。在一個(gè)實(shí)施例中，蝕刻溝槽140和150以具有彼此大體上相近的深度，而且溝槽150寬于溝槽140。在相同或另外的實(shí)施例中，與溝槽150同時(shí)蝕刻溝槽140。
在一個(gè)實(shí)施例中，半導(dǎo)體襯底110包括硅。在不同的實(shí)施例中，半導(dǎo)體襯底110包括不同的半導(dǎo)體材料。電絕緣層120和130包括電絕緣材料。例如，在一個(gè)實(shí)施例中，電絕緣層120包括氧化物材料。例如，電絕緣層120大體上由二氧化硅、原硅酸四乙酯(TEOS)或磷硅酸鹽玻璃構(gòu)成。在另一個(gè)實(shí)施例中，電絕緣層120包括高介電常數(shù)材料，例如氧化鉿。作為另一個(gè)實(shí)例，在一個(gè)實(shí)施例中電絕緣層130包括氮化物材料，例如氮化硅或氧氮化硅。電絕緣層120和130由對(duì)不同蝕刻劑具有不同蝕刻選擇性的不同材料構(gòu)成?？梢杂没瘜W(xué)氣相淀積工藝來淀積電絕緣層120和130或通過其它方法來形成電絕緣層120和130。電絕緣層120和130共同包括有源區(qū)存儲(chǔ)棧。電絕緣層120可以以本領(lǐng)域公知的方式對(duì)電絕緣層130提供應(yīng)力釋放。
在一個(gè)實(shí)施例中，電絕緣層120具有大約10-20納米的厚度，而電絕緣層130具有大約130-150納米的厚度，且溝槽140和150具有大約340-360納米的深度。以標(biāo)準(zhǔn)構(gòu)圖工藝形成溝槽140和150，其中在半導(dǎo)體襯底110的上表面113上形成光刻蝕刻掩模以限定溝槽140和150的位置。
現(xiàn)在參照?qǐng)D2，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，半導(dǎo)體組件100還包括在電絕緣層130上和在溝槽140和150中的電絕緣層210。半導(dǎo)體組件100還包括在電絕緣層210上的電絕緣層220。電絕緣層210和220可以分別與電絕緣層120和130相似。作為實(shí)例，電絕緣層210可以是氧化硅層，電絕緣層220可以是氮化硅層。在一個(gè)實(shí)施例中，電絕緣層210在隨后介紹的蝕刻工藝期間用作氧化蝕刻停止層。電絕緣層220在不同的隨后介紹的蝕刻工藝期間保護(hù)半導(dǎo)體組件100的有源區(qū)。電絕緣層210和220結(jié)合到一起包括復(fù)合層230。在特定實(shí)施例中，電絕緣層210是大約15納米厚的TEOS層，電絕緣層220是大約17納米厚的氮化硅層。
現(xiàn)在參照?qǐng)D3，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，半導(dǎo)體組件100還包括在電絕緣層220上的電絕緣層310。電絕緣層310可以與電絕緣層120和130相似。在一個(gè)實(shí)施例中，電絕緣層310可以是氧化硅層。電絕緣層310在隨后的蝕刻步驟期間用作蝕刻掩模。在特定實(shí)施例中，電絕緣層310可以包括具有大約650納米厚度的氧化層。
現(xiàn)在參照?qǐng)D4，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，在電絕緣層310上形成光刻蝕刻掩模410以限定在半導(dǎo)體組件100中隨后形成的溝槽位置。更具體地說，在電絕緣層310上那些在隨后處理步驟期間保留在原位的部分上形成光刻蝕刻掩模410。光刻蝕刻掩模410包括在電絕緣層310的那些將設(shè)置隨后形成的溝槽的部分上的間隙420。
現(xiàn)在參照?qǐng)D5，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，在電絕緣層310中設(shè)置開口510。由本領(lǐng)域公知的蝕刻工藝產(chǎn)生開口510，且開口510穿過電絕緣層210和220以及電絕緣層310延伸并延伸到部分半導(dǎo)體襯底110中。作為實(shí)例，可以使用包括反應(yīng)離子蝕刻(RIE)的干法蝕刻技術(shù)和/或包括氫氧化鉀(KOH)、四甲基氫氧化銨(TMAH)和氫氟酸(HF)或緩沖HF的濕法蝕刻技術(shù)來蝕刻開口510。在形成開口510之后，使用本領(lǐng)域公知合適的工藝剝離掉光刻蝕刻掩模410(圖4)，并仍使用本領(lǐng)域公知合適的工藝清洗半導(dǎo)體組件100。
現(xiàn)在參照?qǐng)D6，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，半導(dǎo)體組件100還包括在半導(dǎo)體襯底110中的溝槽610。使用本領(lǐng)域公知的蝕刻技術(shù)，穿過溝槽150的底表面151、穿過外延半導(dǎo)體層112并進(jìn)到支撐襯底111中蝕刻溝槽610。溝槽610可以形成有傾斜的側(cè)壁以便于對(duì)半導(dǎo)體組件100隨后的處理步驟。在特定實(shí)施例中，溝槽150的底表面151和溝槽610的側(cè)壁之間的夾角620大約等于92度，而不是在真正垂直溝槽情況下的90度。
現(xiàn)在參照?qǐng)D7，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，可以看出已經(jīng)從半導(dǎo)體組件100去除了電絕緣層310(圖6)。在一個(gè)實(shí)施例中，使用緩沖氧化蝕刻(BOE)工藝去除全部或基本上全部的電絕緣層310。在特定實(shí)施例中，BOE工藝可以持續(xù)大約360秒的時(shí)間。去除電絕緣層310的結(jié)果是可以部分去除電絕緣層210和220。作為實(shí)例，通過去除電絕緣層310的蝕刻工藝蝕刻掉部分鄰近溝槽610設(shè)置的電絕緣層210和220，在半導(dǎo)體組件100中留有邊緣710。但是應(yīng)該注意到，電絕緣層210和220保護(hù)電絕緣層120和130以使去除電絕緣層310(圖6)的蝕刻工藝不會(huì)影響電絕緣層120和130。
在去除電絕緣層310(圖6)之后，在一個(gè)實(shí)施例中使用本領(lǐng)域公知的合適工藝去除復(fù)合層230。作為實(shí)例，可以使用HF/熱磷酸蝕刻工藝去除復(fù)合層230。在另一個(gè)實(shí)施例中，不去除復(fù)合層230，而在其余工藝中將其保留在溝槽140和150中。
現(xiàn)在參照?qǐng)D8，其為按照發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，半導(dǎo)體組件100還包括位于電絕緣層130上、溝槽140中、溝槽150中和溝槽610中的電絕緣層810。因?yàn)樽鳛椴糠謫为?dú)處理步驟在溝槽140、150和610中形成電絕緣層810，所以與如果以單獨(dú)步驟來對(duì)溝槽140、150和610設(shè)置它們自己的電絕緣層所需的熱預(yù)算和步驟數(shù)量相比，減小了熱預(yù)算和形成半導(dǎo)體組件100所需的步驟數(shù)量。在一個(gè)實(shí)施例中，電絕緣層810包括在氧化爐中熱生長(zhǎng)的氧化物襯里。在特定實(shí)施例中，電絕緣層810具有大約50納米的厚度，且可以在大約1100攝氏度下生長(zhǎng)，與經(jīng)常在非易失性存儲(chǔ)器(NVM)工藝中所做的一樣。在相同或另外的實(shí)施例中，電絕緣層810同時(shí)嵌入溝槽140、150和610。
現(xiàn)在參照?qǐng)D9，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，半導(dǎo)體組件100還包括位于電絕緣層810上的電絕緣層910。本領(lǐng)域普通技術(shù)人員可以理解，淀積層910之后，層810和910融合且變得不易區(qū)別。因此，在圖9或隨后的附圖中沒有單獨(dú)說明層810。電絕緣層910完全填充溝槽140和150，并填充溝槽610的一部分920。電絕緣層910沒有填充位于部分920內(nèi)部的溝槽610的一部分930。在一個(gè)實(shí)施例中，電絕緣層910包括TEOS層。在特定實(shí)施例中，電絕緣層910可以具有大約600納米的厚度。淀積電絕緣層910之后是在標(biāo)準(zhǔn)1000攝氏度的密化工藝。在一個(gè)實(shí)施例中，電絕緣層910在溝槽610中提供能夠承受50伏以上的場(chǎng)氧化物，由此使半導(dǎo)體組件100與高壓IC技術(shù)相容。
現(xiàn)在參照?qǐng)D10，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，半導(dǎo)體組件100還包括位于溝槽610一部分930中的插塞層1010。在一個(gè)實(shí)施例中，插塞層1010包括摻雜或未摻雜的多晶硅。在特定實(shí)施例中，電絕緣層910具有大約450納米的厚度。
現(xiàn)在參照?qǐng)D11，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，插塞層1010凹陷進(jìn)溝槽150內(nèi)，可以凹陷在層130之下，并從半導(dǎo)體組件100的所有其它區(qū)域去除插塞層1010。在一個(gè)實(shí)施例中，通過在去耦等離子體源(DPS)室中執(zhí)行的蝕刻工藝實(shí)現(xiàn)插塞層1010的凹陷和去除。在相同或另外的實(shí)施例中，可以不使用蝕刻掩模蝕刻插塞層1010。在圖11中所說明的實(shí)施例中，蝕刻插塞層1010以使頂表面1111在溝槽150的底表面151上突出。在相同或另外的實(shí)施例中，蝕刻插塞層1010以在溝槽150的底表面151之下形成插塞層1010的頂表面1111。在相同或另外的實(shí)施例中，插塞層1010可以電偏置。
現(xiàn)在參照?qǐng)D12，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，在電絕緣層910上形成電絕緣層1210。電絕緣層1210包括氧化物材料。在特定實(shí)施例中，電絕緣層1210是TEOS層并具有大約250納米的厚度。在相同或另外的實(shí)施例中，電絕緣層1210通過把插塞層1010密封在溝槽610中來把插塞層1010固定在原位，并使插塞層1010與外界電連接隔離。將理解到如果只用電絕緣層910填充溝槽610，那么在半導(dǎo)體組件100上的最終壓力將引起翹曲和其它與壓力有關(guān)的問題。為了減輕這些與壓力有關(guān)的問題，使用插塞層1010作為壓力釋放層。
現(xiàn)在參照?qǐng)D13，其為按照本發(fā)明的實(shí)施例在制造工藝中的另一點(diǎn)半導(dǎo)體組件100的剖面圖，示出了在橫過半導(dǎo)體組件100去除電絕緣層1210(圖12)并整平電絕緣層910以使電絕緣層910的頂表面1310和插塞層1010的頂表面1111與電絕緣層130基本水平或在一個(gè)平面之后的半導(dǎo)體組件100。作為實(shí)例，可以使用本領(lǐng)域公知的化學(xué)機(jī)械拋光(CMP)工藝去除電絕緣層1210(圖12)并整平電絕緣層910。作為另一個(gè)實(shí)例，不淀積電絕緣層1210，并在淀積和蝕刻插塞1010之后整平電絕緣層910。在一個(gè)實(shí)施例中，在溝槽610的一部分930中形成插塞層1010之前整平電絕緣層910。
在相同或另外的實(shí)施例中，半導(dǎo)體組件100還可以包括在半導(dǎo)體襯底110的外延半導(dǎo)體層112中的半導(dǎo)體器件1320。圖13中沒有示出半導(dǎo)體器件1320的詳細(xì)情況，但本領(lǐng)域普通技術(shù)人員應(yīng)理解半導(dǎo)體器件1320可以是雙極或場(chǎng)效應(yīng)晶體管。作為實(shí)例，通過溝槽150和610分隔開兩個(gè)半導(dǎo)體器件1320。本領(lǐng)域公知，在這里介紹的制造中的各個(gè)不同點(diǎn)可以形成半導(dǎo)體器件1320，但是優(yōu)選在形成并填充溝槽140、150和160之后形成半導(dǎo)體器件1320。
現(xiàn)在參照?qǐng)D14，其為說明按照本發(fā)明的實(shí)施例的半導(dǎo)體組件制造方法的流程圖，介紹了方法1400。方法1400的步驟1401是提供具有上表面的半導(dǎo)體襯底。作為實(shí)例，半導(dǎo)體襯底可以與圖1中的半導(dǎo)體襯底110相似，上表面與圖1中的上表面113相似。在一個(gè)實(shí)施例中，步驟1401還包括在支撐襯底上提供由外延半導(dǎo)體層構(gòu)成的半導(dǎo)體襯底。作為實(shí)例，外延半導(dǎo)體層與圖1中的外延半導(dǎo)體層112相似，支撐襯底還與圖1中的支撐襯底111相似。方法1400的步驟1402是在上表面上形成第一電絕緣層。作為實(shí)例，第一電絕緣層與圖1中的電絕緣層120相似。方法1400的步驟1403是在第一電絕緣層上形成第二電絕緣層。作為實(shí)例，第二電絕緣層與圖1中的電絕緣層130相似。
仍然參照?qǐng)D14，方法1400的步驟1404是穿過第一和第二電絕緣層并進(jìn)到半導(dǎo)體襯底中蝕刻第一溝槽和第二溝槽，第二溝槽具有底表面。作為實(shí)例，第一溝槽與圖1中的溝槽140相似，第二溝槽還與圖1中的溝槽150相似。方法1400的步驟1405是在第二電絕緣層上和第一和第二溝槽中形成第三電絕緣層、第四電絕緣層和第五電絕緣層。作為實(shí)例，第三和第四電絕緣層分別與圖2中的電絕緣層210和220相似，第五電絕緣層與圖3中的電絕緣層310相似。方法1400的步驟1406是蝕刻第五、第四和第三電絕緣層以在第二溝槽的底表面中限定半導(dǎo)體組件隨后形成的裝置的位置。在步驟1406之后是框A，代表從方法1400到在圖15中介紹的延續(xù)部分的轉(zhuǎn)移步驟。
現(xiàn)在參照15，其為說明按照本發(fā)明的實(shí)施例的半導(dǎo)體組件制造方法的流程圖，介紹了方法1500。方法1500是圖14中介紹的方法1400的延續(xù)部分，并起始于圖15中的框A。圖15中的框A代表的轉(zhuǎn)移步驟與圖14中的框A代表的轉(zhuǎn)移步驟相同。方法1500的步驟1501是穿過第二溝槽的底表面并進(jìn)到半導(dǎo)體襯底中蝕刻具有第一部分和在第一部分內(nèi)部的第二部分的第三溝槽。作為實(shí)例，第三溝槽與圖6中的溝槽610相似，第一和第二部分分別與圖9中的部分920和930相似。方法1500的步驟1502是從半導(dǎo)體組件去除第五、第四和第三電絕緣層。方法1500的步驟1503是在第二電絕緣層上、第三溝槽的第一部分中和第一和第二溝槽中形成第六電絕緣層，而不填充第三溝槽的第二部分。作為實(shí)例，第六電絕緣層與圖9中的電絕緣層910相似。方法1500的步驟1504是在第三溝槽的第二部分中形成插塞層。作為實(shí)例，插塞層與圖10和11中的插塞層1010相似。方法1500的步驟1505是在半導(dǎo)體襯底中形成半導(dǎo)體器件以通過第二和第三溝槽使兩個(gè)半導(dǎo)體器件彼此分隔開。作為實(shí)例，半導(dǎo)體器件與圖13中的半導(dǎo)體器件1320相似。
雖然參照特定實(shí)施例介紹了發(fā)明，與本發(fā)明有關(guān)領(lǐng)域的普通技術(shù)人員應(yīng)理解，在不脫離發(fā)明的精神和范圍的前提下可以做出各種變型。因此，本發(fā)明實(shí)施例的公開意為發(fā)明范圍的說明而不作為限制。本發(fā)明的范圍應(yīng)僅限于所附權(quán)利要求要求的范圍。對(duì)于本領(lǐng)域普通技術(shù)人員來說，這里討論的發(fā)明可以以許多實(shí)施例實(shí)現(xiàn)，并且這些實(shí)施例的某種前述討論無須代表所有可能實(shí)施例的完整介紹，這一點(diǎn)是顯而易見的。
此外，參照特定實(shí)施例介紹了優(yōu)點(diǎn)、其它好處以及對(duì)問題的解決方案。但是優(yōu)點(diǎn)、好處、對(duì)問題的解決方案和可以引起任何優(yōu)點(diǎn)、好處或問題解決方案，或者使之變得突出的任何要素都不應(yīng)理解為任何或所有權(quán)利要求的嚴(yán)格、所需或必要特征或要素。而且，在專有原則下這里公開的實(shí)施例和限制不專用于公眾，即使這些實(shí)施例和/或限制(1)在權(quán)利要求中沒有明確要求，和(2)在等同原則下是或可能是權(quán)利要求中明確的要素和/或限制的等同。
權(quán)利要求
1.一種半導(dǎo)體組件的制造方法，該方法包括提供具有上表面的半導(dǎo)體襯底；在上表面上形成第一電絕緣層；在第一電絕緣層上形成第二電絕緣層；穿過第二電絕緣層和第一電絕緣層并進(jìn)到半導(dǎo)體襯底中蝕刻第一溝槽和第二溝槽，其中第二溝槽包括底表面；穿過第二溝槽的底表面并進(jìn)到半導(dǎo)體襯底中蝕刻第三溝槽，其中第三溝槽具有第一部分和在第一部分內(nèi)部的第二部分；在第二電絕緣層上、第三溝槽的第一部分中和第一溝槽中形成第三電絕緣層，而不填充第三溝槽的第二部分；和在第三溝槽的第二部分中形成插塞層。
2.如權(quán)利要求1所述的方法，還包括在第二電絕緣層上和第一和第二溝槽中提供第四電絕緣層、第五電絕緣層和第六電絕緣層；和蝕刻第四、第五和第六電絕緣層以在第二溝槽的底表面中限定第三溝槽的位置。
3.如權(quán)利要求1所述的方法，其中形成插塞層還包括提供由多晶硅構(gòu)成的插塞層。
4.如權(quán)利要求1所述的方法，其中形成插塞層還包括不使用蝕刻掩模來蝕刻插塞層。
5.如權(quán)利要求1所述的方法，其中蝕刻插塞層還包括蝕刻插塞層以在第二溝槽的底表面之下形成插塞層的頂表面。
6.如權(quán)利要求1所述的方法，還包括使插塞層凹陷到第二溝槽的底表面之下；淀積第四電絕緣層以填充第二溝槽；和整平第三和第四電絕緣層。
7.如權(quán)利要求1所述的方法，還包括在第三溝槽的第二部分中形成插塞層之前，整平第三電絕緣層。
8.如權(quán)利要求1所述的方法，其中形成插塞層包括形成插塞層以使插塞層的一部分在第二溝槽的底表面上突出。
9.如權(quán)利要求1所述的方法，其中提供半導(dǎo)體襯底還包括在支撐襯底上提供由外延半導(dǎo)體層構(gòu)成的半導(dǎo)體襯底；和蝕刻第三溝槽還包括穿過第二溝槽的底表面、穿過外延半導(dǎo)體層并進(jìn)到支撐襯底中蝕刻第三溝槽。
10.如權(quán)利要求1所述的方法，包括在半導(dǎo)體襯底中形成半導(dǎo)體器件，其中由第三溝槽使兩個(gè)半導(dǎo)體器件彼此分隔開。
11.一種半導(dǎo)體組件的制造方法，該方法包括在支撐襯底上提供外延半導(dǎo)體層，該外延半導(dǎo)體層具有上表面；在上表面上形成第一電絕緣氧化硅層；在第一電絕緣氧化硅層上形成第一電絕緣氮化硅層；穿過第一電絕緣氮化硅層、穿過第一電絕緣氧化硅層、穿過外延半導(dǎo)體層和并進(jìn)到支撐襯底中蝕刻第一溝槽和第二溝槽，其中第二溝槽包括底表面并且比第一溝槽寬；在第一電絕緣氮化硅層上和第一和第二溝槽中形成第二電絕緣氧化硅層、第二電絕緣氮化硅層和第三電絕緣氧化硅層；蝕刻第三電絕緣氧化硅層、第二電絕緣氮化硅層和第二電絕緣氧化硅層以在第二溝槽的底表面中限定第三溝槽的位置；穿過第二溝槽的底表面、穿過外延半導(dǎo)體層并進(jìn)到支撐襯底中蝕刻第三溝槽，其中第三溝槽具有第一部分和在第一部分內(nèi)部的第二部分；在蝕刻第三溝槽之后，去除第三電絕緣氧化硅層和第二電絕緣氮化硅層；在去除第二和第三電絕緣氧化硅層和第二電絕緣氮化硅層之后，形成填充第三溝槽第一部分并填充第一溝槽、而不填充第三溝槽的第二部分的第四電絕緣氧化硅層；在第三溝槽的第二部分中形成多晶硅插塞層以使多晶硅插塞層填充第三溝槽的第二部分；和在外延半導(dǎo)體層中形成半導(dǎo)體器件，其中由第二和第三溝槽把兩個(gè)半導(dǎo)體器件彼此分隔開。
全文摘要
一種半導(dǎo)體組件的制造方法，包括在半導(dǎo)體襯底(110)上形成第一電絕緣層(120)和第二電絕緣層(130)。該方法還包括穿過第一和第二電絕緣層并進(jìn)到半導(dǎo)體襯底中蝕刻第一溝槽(140)和第二溝槽(150)，并穿過第二溝槽的底表面并進(jìn)到半導(dǎo)體襯底中蝕刻第三溝槽(610)。該第三溝槽具有第一部分(920)和在第一部分內(nèi)部的第二部分(930)。該方法進(jìn)而包括形成填充第一溝槽和第三溝槽的第一部分、而不填充第三溝槽的第二部分的第三電絕緣層(910)，還包括在第三溝槽的第二部分中形成插塞層(1010)。
文檔編號(hào)H01L21/02GK1527374SQ20041000524
公開日2004年9月8日 申請(qǐng)日期2004年2月17日 優(yōu)先權(quán)日2003年2月18日
發(fā)明者維賈·帕塔薩拉蒂, 維什努·凱姆卡, 祝榮華, 阿米塔瓦·鮑斯, 托德·羅根保爾, 保羅·休, 邁克爾·C·布特訥, C 布特訥, 凱姆卡, 休, 瓦 鮑斯, 維賈 帕塔薩拉蒂, 羅根保爾 申請(qǐng)人:摩托羅拉公司