專利名稱：半導(dǎo)體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法，特別涉及一種具有高介電常數(shù)(High-k)閘極介電層以及金屬閘極的半導(dǎo)體結(jié)構(gòu)的制造方法。
背景技術(shù)：
隨著集成電路組件尺寸的微縮化趨勢，閘極氧化層的厚度也需持續(xù)縮減才能符合組件性能的需求。然而，閘極氧化層厚度的持續(xù)下降，將導(dǎo)致閘極漏電流(Leakage Current)以及摻質(zhì)滲透的情況日益惡化，嚴重影響集成電路組件的電性表現(xiàn)。
為了解決極薄的閘極氧化層所引發(fā)的漏電流以及摻質(zhì)滲透問題，目前發(fā)展出以高介電常數(shù)介電薄膜取代一般的氧化層來作為閘極介電層。除了可改善集成電路組件的電子特性外，由于高介電常數(shù)介電薄膜的介電值為一般氧化層的介電值的數(shù)倍大，因此以高介電常數(shù)介電薄膜作為閘極介電層時，厚度可為一般閘極氧化層的數(shù)倍大，而有較廣的制程窗。此外，為了進一步提升集成電路組件的性能，目前發(fā)展出以金屬取代多晶硅(Polysilicon)來制作閘極。由于金屬的導(dǎo)電性明顯優(yōu)于多晶硅的導(dǎo)電性，因此以金屬來作為閘極的材料，可大幅提升集成電路組件的電性性能。
然而，以高介電常數(shù)介電材料作為閘極介電層的材料，并以金屬作為閘極的材料時，在進行閘極與閘極介電層的圖案定義時，會遭遇蝕刻選擇比(Selectivity)的問題，而無法順利完成閘極與閘極介電層的堆棧結(jié)構(gòu)的圖案定義，甚至會傷害到底下的基材。因此，在目前的半導(dǎo)體制程中，具高介電常數(shù)的閘極介電層與金屬閘極在發(fā)展上，面臨制作瓶頸。
發(fā)明內(nèi)容
鑒于上述現(xiàn)有的技術(shù)制作具高介電常數(shù)的閘極介電層以及金屬閘極時，面臨蝕刻選擇比問題，而無法順利蝕刻出閘極與閘極介電層的圖案，甚至影響底下的基材的品質(zhì)。
因此，本發(fā)明的主要目的在于提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，其在介電薄膜上形成金屬閘極結(jié)構(gòu)后，再進行后處理，以使金屬閘極中的金屬原子擴散到位于其下方的介電薄膜中，而使此部分的介電薄膜的性質(zhì)改變并轉(zhuǎn)變成高介電常數(shù)介電薄膜。
本發(fā)明的又一目的在于提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，可順利形成金屬閘極，因此可大幅提升半導(dǎo)體組件的電性性能。
本發(fā)明的再一目的在于提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，通過擴散的方式，可于金屬閘極下方順利形成高介電常數(shù)閘極介電層。因此，可提高對等效氧化膜厚度(Effective Oxide Thickness；EOT)的控制能力，進而可輕易符合不同閘極關(guān)鍵尺寸(Critical Dimension；CD)的需求。
根據(jù)以上所述的目的，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，至少包括提供一基材，其中此基材上至少已形成依序堆棧的一第一介電層以及一第二介電層，且此第二介電層中至少包括一開口暴露出部分的第一介電層；形成一閘極位于上述的開口中，其中此閘極的材料為金屬；移除上述的第二介電層，而暴露出另一部分的第一介電層；以及進行一后處理步驟，而使閘極與第一介電層反應(yīng)，而使位于閘極下方的第一介電層轉(zhuǎn)變成一高介電常數(shù)材料層。
根據(jù)以上所述的目的，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，至少包括提供一基材，其中此基材上至少已形成一犧牲層，且此犧牲層上至少包括一開口暴露出部分的基材；形成一介電層覆蓋在上述的犧牲層以及開口上；形成至少一金屬層覆蓋在上述的介電層上，并填滿開口；移除開口外的至少一金屬層以及介電層；移除上述的犧牲層而暴露出另一部分的基材；以及進行一后處理步驟，使至少一金屬層與介電層反應(yīng)，而使位于此至少一金屬層下方的介電層轉(zhuǎn)變成一高介電常數(shù)材料層。
其中，上述的后處理步驟可利用例如熱處理技術(shù)，而使閘極中的金屬原子擴散至其底下或周圍的介電層中，進而使閘極底下或周圍的介電層轉(zhuǎn)變成高介電常數(shù)介電層。由于經(jīng)熱處理后，閘極底下或周圍的介電層的性質(zhì)已改變，因此可順利將介電層轉(zhuǎn)化獲得具有高介電常數(shù)閘極介電層以及金屬閘極的半導(dǎo)體結(jié)構(gòu)，達到大幅提升半導(dǎo)體組件的電性性能的目的。
圖1至圖4是繪示本發(fā)明的第一較佳實施例的半導(dǎo)體結(jié)構(gòu)的制程剖面圖；以及圖5至圖9是繪示本發(fā)明的第二較佳實施例的半導(dǎo)體結(jié)構(gòu)的制程剖面圖。
具體實施例方式
本發(fā)明揭露一種半導(dǎo)體結(jié)構(gòu)的制造方法，其在金屬閘極形成后，進行后處理以使金屬閘極的金屬原子擴散至底下的介電薄膜中而轉(zhuǎn)變成高介電常數(shù)介電薄膜。如此一來，介電薄膜可順利轉(zhuǎn)化，而形成具有高介電常數(shù)閘極介電層以及金屬閘極的半導(dǎo)體結(jié)構(gòu)，進而達到提升組件性能的目的。為了使本發(fā)明的敘述更加詳盡與完備，可參照下列描述并配合圖1至圖9的圖標。
請參照圖1至圖4，圖1至圖4繪示本發(fā)明的第一較佳實施例的半導(dǎo)體結(jié)構(gòu)的制程剖面圖。首先，在半導(dǎo)體的基材100上以例如熱氧化或化學氣相沉積(Chemical Vapor Deposition；CVD)的方式形成厚度較薄的介電層102。其中，基材100的材料可例如為硅(Si)，而介電層102的材料可例如為氮(N)、碳(C)、氧(O)、或硅等所構(gòu)成。接著，利用例如化學氣相沉積的方式形成犧牲層104覆蓋在介電層102上。其中，此犧牲層104的材料可例如為介電材料，且犧牲層104的蝕刻速率與介電層102的蝕刻速率不同。再利用例如微影以及蝕刻方式在犧牲層104上定義出閘極圖案，而去除部分的犧牲層104并暴露出部分的介電層102，而在犧牲層104中形成具有閘極圖案的開口106，如圖1所示。
接著，利用例如物理氣相沉積(Physical Vapor Deposition；PVD)的方式于犧牲層104以及開口106上覆蓋閘極材料層(僅繪示其中的閘極108)，并使此閘極材料層填滿開口106。其中，此閘極材料層可為單一材料層，也可為多重材料層所構(gòu)成的堆棧結(jié)構(gòu)，此閘極材料層的材料較佳可為金屬，且此閘極材料層的材料可例如為鉿(Hf)、鋯(Zr)、鑭(La)、鉭(Ta)、釕(Ru)、鈦(Ti)、鋇(Ba)、鍶(Sr)、或過渡金屬(Transition Metal)等。待閘極材料層形成后，利用例如化學機械研磨(Chemical Mechanical Polishing；CMP)的方式移除開口106外的閘極材料層，而在開口106中形成閘極108，如圖2所示。
閘極108結(jié)構(gòu)完成后，利用例如濕蝕刻的方式去除剩余的犧牲層104，而暴露出另一部分的介電層102。然后，進行后處理步驟，使閘極108與其底下的介電層102反應(yīng)。如此一來，閘極108下方的介電層102的性質(zhì)會產(chǎn)生改變，而轉(zhuǎn)變成高介電常數(shù)介電層110，如圖3所示。其中，此高介電常數(shù)介電層110的介電常數(shù)高于4。上述的后處理步驟可例如使用熱處理方式，且較佳是將反應(yīng)溫度控制在介于400℃至800℃之間，反應(yīng)時間則控制在介于2小時至4小時之間。在本發(fā)明的實施例中，于熱處理期間，閘極108中的金屬原子會擴散至其底下的介電層102中，而形成具有高介電常數(shù)的金屬氧化物。在此實施例中，高介電常數(shù)介電層110可作為半導(dǎo)體組件的閘極介電層。
由于，經(jīng)后處理之后，所形成的高介電常數(shù)介電層110的性質(zhì)產(chǎn)生變化而與原本的介電層102的性質(zhì)不同，而使得高介電常數(shù)介電層110與介電層102之間具有不同的蝕刻速率。因此，此時可以例如蝕刻的方式，利用高介電常數(shù)介電層110與介電層102之間的蝕刻選擇性差異，順利地去除其余的介電層102，而完成具有由金屬組成的閘極108與高介電常數(shù)介電層110所構(gòu)成的半導(dǎo)體結(jié)構(gòu)，如圖4所示。
請參照圖5至圖9，它們繪示本發(fā)明的第二較佳實施例的半導(dǎo)體結(jié)構(gòu)的制程剖面圖。先利用例如化學氣相沉積的方式形成犧牲層202覆蓋在半導(dǎo)體的基材200上。其中，基材200的材料可例如為硅，而犧牲層202的材料可例如為介電材料。再利用例如微影以及蝕刻的方式，去除部分的犧牲層202并暴露出部分的基材200，以將閘極圖案轉(zhuǎn)移至犧牲層202中，而在犧牲層202中形成具有閘極圖案的開口204，所形成的結(jié)構(gòu)如圖5所示。
接著，利用例如化學氣相沉積的方式形成沉積厚度較薄的介電層206覆蓋在犧牲層202以及開口204上，而形成如圖6所示的結(jié)構(gòu)。其中，介電層206的材料可例如為氮、碳、氧、或硅等所構(gòu)成，且介電層206的蝕刻速率與犧牲層202的蝕刻速率不同。待此薄薄的介電層206形成后，利用例如物理氣相沉積的方式形成閘極材料層(僅繪示其中的閘極208)覆蓋在介電層206上并填滿開口204。其中，此閘極材料層的材料較佳為金屬，且此閘極材料層的材料可例如為鉿、鋯、鑭、鉭、釕、鈦、鋇、鍶或過渡金屬等。隨后，利用例如化學機械研磨的方式去除開口204外的閘極材料層以及介電層206，并暴露出犧牲層202，而在開口204中形成閘極208的結(jié)構(gòu)，如圖7所示。
閘極208結(jié)構(gòu)形成后，利用例如蝕刻的方式移除其余的犧牲層202，而暴露出基材200，所形成的結(jié)構(gòu)如圖8所示。其中，由于介電層206的蝕刻速率與犧牲層202的蝕刻速率不同，因此可順利移除犧牲層202。然后，進行后處理步驟，使閘極208與位于其周圍的介電層206反應(yīng)。經(jīng)后處理的介電層206的性質(zhì)會產(chǎn)生改變并轉(zhuǎn)變成高介電常數(shù)介電層210，而完成具有由金屬組成的閘極208與高介電常數(shù)介電層210所構(gòu)成的半導(dǎo)體結(jié)構(gòu)，如圖9所示。其中，高介電常數(shù)介電層210的介電常數(shù)高于4。在此實施例中，后處理步驟可例如使用熱處理方式，且較佳是將反應(yīng)溫度控制在介于400℃至800℃之間，反應(yīng)時間則控制在介于2小時至4小時之間。于熱處理期間，閘極208中的金屬原子會擴散至四周的介電層206中，而使介電層206形成具有高介電常數(shù)的金屬氧化物。在此實施例中，高介電常數(shù)介電層210可用來作為半導(dǎo)體組件的閘極介電層。
值得注意的一點是，在此實施例中，若犧牲層202的材料為介電材料時，可不需另外形成介電層206。也就是說，可于犧牲層202中形成閘極208的結(jié)構(gòu)后，直接進行后處理步驟，而使閘極208直接與其周圍的犧牲層202以及基材200反應(yīng)，進而在閘極208的側(cè)邊與底部形成高介電常數(shù)介電薄膜(圖未示)。然后，再將未轉(zhuǎn)變成高介電常數(shù)介電薄膜的其余犧牲層202去除，也可形成本發(fā)明的具有高介電常數(shù)閘極介電層與金屬閘極所構(gòu)成的半導(dǎo)體結(jié)構(gòu)。
另外，在此實施例中，也可先形成沉積厚度較薄的金屬薄膜覆蓋在具有閘極圖案的開口上，再進行后處理步驟，以使此金屬薄膜與周圍的材料反應(yīng)而轉(zhuǎn)變成高介電常數(shù)介電薄膜。然后，于開口中填入多晶硅等閘極材料后，再進行如同上述的移除步驟而形成本發(fā)明的具有高介電常數(shù)閘極介電層的半導(dǎo)體結(jié)構(gòu)。
本發(fā)明的一特征就是通過對兩堆棧材料層進行例如使用熱處理技術(shù)的后處理步驟，來使兩堆棧材料層的其中一材料層改變性質(zhì)并轉(zhuǎn)變成高介電常數(shù)介電層。
綜合以上所述，本發(fā)明的一優(yōu)點就是因為在介電薄膜上形成金屬閘極結(jié)構(gòu)后，再進行后處理，可使金屬閘極下方的介電薄膜的性質(zhì)改變并轉(zhuǎn)變成高介電常數(shù)介電薄膜。因此，可使高介電常數(shù)介電薄膜與原本的介電薄膜間具有蝕刻選擇比，而可達到順利將介電薄膜移除的目的。
本發(fā)明的又一優(yōu)點就是因為運用本發(fā)明可順利制作出金屬閘極，因此可達到提升半導(dǎo)體組件的電性性能的目的。
本發(fā)明的又一優(yōu)點就是因為通過擴散的方式，可于金屬閘極下方或周圍順利形成高介電常數(shù)閘極介電層。因此，不僅可擴展制程窗，更可提高對等效氧化膜厚度的控制能力，相當輕易即可符合不同閘極關(guān)鍵尺寸的需求。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，至少包括提供一基材，其中該基材上至少已形成依序堆棧的一第一材料層以及一第二材料層；以及進行一后處理步驟，使該第二材料層與該第一材料層反應(yīng)而使該第一材料層轉(zhuǎn)變成一高介電常數(shù)材料層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該第一材料層的材料為介電材料。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該第一材料層至少包括一材料選自于由氮(N)、碳(C)、氧(O)以及硅(Si)所組成的一族群。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該第二材料層的材料為金屬。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該第二材料層的材料選自于由鉿(Hf)、鋯(Zr)、鑭(La)、鉭(Ta)、釕(Ru)、鈦(Ti)、鋇(Ba)、鍶(Sr)以及過渡金屬(Transition Metal)所組成的一族群。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該第二材料層為一閘極。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該后處理步驟是一熱處理(Thermal Treatment)步驟。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該熱處理步驟的反應(yīng)溫度介于400℃至800℃之間。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該熱處理步驟的反應(yīng)時間介于2小時至4小時之間。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該高介電常數(shù)材料層為一閘極介電層，且該高介電常數(shù)材料層的介電常數(shù)大于4。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)的制造方法，其在部分的閘極介電薄膜上形成金屬閘極后，利用例如熱處理(Thermal Treatment)的方式使位于金屬閘極下方的閘極介電薄膜轉(zhuǎn)變成高介電常數(shù)(High－k)介電層。如此一來，即可順利地將閘極介電薄膜轉(zhuǎn)化形成具有高介電常數(shù)閘極介電層以及金屬閘極的半導(dǎo)體結(jié)構(gòu)。
文檔編號H01L29/51GK1523644SQ20041000529
公開日2004年8月25日 申請日期2004年2月18日 優(yōu)先權(quán)日2003年2月19日
發(fā)明者劉埃森, 彭寶慶, 雷明達, 萬文愷, 林正忠, 黃桂武, 林義雄, 林佳惠 申請人:臺灣積體電路制造股份有限公司