專利名稱：半導(dǎo)體電路裝置以及該電路仿真方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種由多個MIS晶體管集成而形成的半導(dǎo)體電路裝置，特別涉及降低晶體管特性的分散性的對策。
背景技術(shù)：
近年來，微處理器所代表的LSI(Large Scale Integration大規(guī)模集成)，一般由被稱作單元的基本功能單位電路組合而成。在單元上配置MIS晶體管、電容、電阻等多個元件。所以，伴隨LSI性能的提高和集成度的提高，決定LSI性能的單元的電路設(shè)計變得非常重要。同時，為了高精度進行單元的電路設(shè)計，CAD(Computer Aided Design計算機輔助設(shè)計)工具的作用更加突出。
電路仿真器是與設(shè)計精度密切相關(guān)的CAD工具之一。電路仿真器是以所設(shè)計的單元和LSI為對象，根據(jù)包括晶體管、電容、電阻等元件的連接信息，和晶體管尺寸，電容值，電阻值等元件的特性信息在內(nèi)的網(wǎng)表，想定根據(jù)設(shè)計制造的單元以及LSI的電路動作，對電路進行仿真。例如，網(wǎng)表可以從所設(shè)計的單元的掩模布局中由電路的提取裝置提取出來。并且，在晶體管的特性信息中，為了在電路仿真器上高精度再現(xiàn)晶體管復(fù)雜的電特性，開發(fā)了多組電特性公式(以下稱為晶體管模型)。另外，為了根據(jù)晶體管模型再現(xiàn)所期望的晶體管特性，需要讓晶體管模型所包含的模型參數(shù)符合所期望的晶體管特性進行最優(yōu)化(以下簡稱為“模型參數(shù)的提取”)。
以下，就以往半導(dǎo)體電路裝置和單元的布局，以及以往在單元設(shè)計時使用的晶體管模型加以說明。
圖8表示在半導(dǎo)體基板的一部分上設(shè)置的以往的單元100的布局的一例的平面示意圖。在半導(dǎo)體基板上設(shè)置有在阱界110相鄰的N阱102和P阱103。在N阱102上設(shè)置由溝槽分離Ris圍繞的第1～第3PMIS用活性區(qū)域Rtp1～Rtp3。在P阱103上設(shè)置由溝道隔離帶Ris圍繞的第1～第3NMIS用活性區(qū)域Rtn1～Rtn3。在圖8中，在N阱102和P阱103中雖然分別例示了三個活性區(qū)域，在實際的半導(dǎo)體電路裝置中設(shè)置有極其眾多的活性區(qū)域。在第1、第2、第3PMIS用活性區(qū)域Rtp1、Rtp2、Rtp3上分別設(shè)置P溝道型晶體管的柵極107。在第1、第2、第3NMIS用活性區(qū)域Rtn1、Rtn2、Rtn3上分別設(shè)置N溝道型晶體管的柵極109。另外，圖中雖然未畫出，與周知的晶體管一樣，各柵極具有由柵絕緣膜、柵電極構(gòu)成的所謂絕緣柵結(jié)構(gòu)。
另外，設(shè)置有為向單元100上的元件提供電源電壓的N型基板活性區(qū)域104、和為向單元100上的元件提供基準(zhǔn)電位的P型基板活性區(qū)域105。
在各活性區(qū)域中位于各柵極的側(cè)面的區(qū)域是源·漏區(qū)域，如果在各源·漏區(qū)域間施加電壓，在柵極上施加偏置電壓，則在各活性區(qū)域中位于各柵極下方的區(qū)域形成溝道，這些溝道有電流流過。
一般情況下，由于在LIS中需要多個種類的單元組合在一起，N型基板活性區(qū)域104的Y方向的寬度YN+、P型基板活性區(qū)域105的Y方向的寬度YP+、以及N型基板活性區(qū)域104和P型基板活性區(qū)域105之間的間隔Dsell，在各單元群中統(tǒng)一成共同的值。另外，根據(jù)形成單元100的過程的布局規(guī)則，分別規(guī)定N型基板活性區(qū)域104和第1～第3的PMIS用活性區(qū)域Rtp1～Rtp3之間的間隔的下限值S1、第1～第3PMIS用活性區(qū)域Rtp1～Rtp3和阱界110之間的間隔的下限值S2、阱界110和第1～第3NMIS用活性區(qū)域Rtn1～Rtn3之間的間隔的下限值S3、以及第1～第3NMIS用活性區(qū)域Rtn1～Rtn3和P型基板活性區(qū)域105之間的間隔的下限值S4。因此，第1～第3PMIS用活性區(qū)域Rtp1～Rtp3，在Y方向上，可以距離N型基板活性區(qū)域104和阱界110在下限值S1、S2以上的范圍SP內(nèi)布局。同樣，第1～第3NMIS用活性區(qū)域Rtn1～Rtn3，在Y方向上，可以距離P型基板活性區(qū)域105和阱界110在下限值S3、S4以上的范圍SN內(nèi)布局。
圖9表示用于說明以往晶體管模型的晶體管結(jié)構(gòu)示意圖。如圖所示，晶體管模型包括由溝槽分離Ris包圍的活性區(qū)域Rt、橫跨活性區(qū)域Rt到達兩側(cè)的溝槽分離Ris的柵電極112、在活性區(qū)域Rt內(nèi)位于柵電極112兩側(cè)區(qū)域的源·漏區(qū)域114a和114b、以及在活性區(qū)域Rt內(nèi)位于柵電極112下面的溝道區(qū)域113。如圖9的斜線部分所示，晶體管的溝道區(qū)域113，在晶體管模型中定義為活性區(qū)域Rt和柵電極112的交疊區(qū)域。另外，在晶體管模型中，晶體管的電流驅(qū)動能力，由溝道區(qū)域113的寬W(溝道寬度)和長度L(溝道長度)、活性區(qū)域Rt的電阻、以及附加在活性區(qū)域Rt的電阻(圖中未畫出)決定，而有關(guān)晶體管周圍的布局的信息沒有被考慮。
以往的半導(dǎo)體電路裝置，按照上述方法設(shè)計的理由，可以認為是以半導(dǎo)體電路裝置的性能由各晶體管的柵極長度和柵極寬度確定為前提。
但是，本發(fā)明者們從實驗中發(fā)現(xiàn)，在搭載了最近的微細化后的晶體管的半導(dǎo)體電路裝置中，其性能不僅與晶體管的柵極長度和柵極寬度有關(guān)，而且根據(jù)活性區(qū)域的布局形狀也可能變化。也就是說，電路結(jié)構(gòu)相同的情況下，布局不同，各晶體管的電流驅(qū)動能力也會變化，半導(dǎo)體電路裝置的整體性能受到布局的影響。因此，根據(jù)上述以往單元100的布局、或者以往的在設(shè)計單元100時所使用的晶體管模型的模型參數(shù)提取方法，多種情況按照設(shè)計形成的半導(dǎo)體電路裝置的性能與設(shè)計目標(biāo)有偏差，很難保證半導(dǎo)體電路裝置設(shè)計有高精度。
這里，從溝道隔離影響溝道的壓縮應(yīng)力(以下稱為溝槽分離應(yīng)力)對晶體管特性的影響，即便是相同柵極長度、相同柵極寬度的晶體管也會產(chǎn)生能力上的差別。以下，說明溝槽分離應(yīng)力對晶體管特性的影響。在晶體管的溝道區(qū)域，由于溝槽分離應(yīng)力產(chǎn)生晶格應(yīng)變。因此，在N溝道型晶體管中，表現(xiàn)出溝道部分的實際移動度降低，N溝道型晶體管的性能降低的趨勢。在P溝道型晶體管中，由于柵極寬度方向的溝槽分離應(yīng)力，溝道部分的實際移動度降低。
為此，特別是在溝道寬度方向，晶體管和與該晶體管上設(shè)置的活性區(qū)域相鄰接的另一活性區(qū)域之間在距離上的不同，有可能表現(xiàn)出在晶體管的電流驅(qū)動能力上的差異。
以下，參照圖10，詳細說明即使是相同溝道、溝道長度的晶體管，與該晶體管上設(shè)置的活性區(qū)域相鄰的活性區(qū)域之間在距離上的差異，引起在晶體管的電流驅(qū)動能力上的差異的情況。圖10表示用于仿真上述以往半導(dǎo)體電路裝置的布局的平面圖。
如圖10所示，3種P溝道型晶體管TrpA、TrpB、TrpC分別具有相同的溝道長度和溝道寬度Wp。3種N溝道型晶體管TrnA、TrnB、TrnC分別具有相同的溝道長度和溝道寬度Wn。設(shè)置有晶體管TrpA的活性區(qū)域RtpA與N型基板活性區(qū)域104之間的間隔DpA，和設(shè)置有晶體管TrpC的活性區(qū)域RtpC與N型基板活性區(qū)域104之間的間隔DpC相同，和設(shè)置有晶體管TrpB的活性區(qū)域RtpB與N型基板活性區(qū)域104之間的間隔DpB不同。活性區(qū)域RtpA與活性區(qū)域RtnA之間的間隔DpnA，和活性區(qū)域RtpB與活性區(qū)域RtnB之間的間隔DpnB不同?；钚詤^(qū)域RtpC與活性區(qū)域RtnC之間的間隔DpnC，和活性區(qū)域RtpB與活性區(qū)域RtnB之間的間隔DpnB相同。活性區(qū)域RtnA與P型基板活性區(qū)域105之間的間隔DnA，和活性區(qū)域RtnB與P型基板活性區(qū)域105之間的間隔DnB相同。活性區(qū)域RtnC與P型基板活性區(qū)域105之間的間隔DnC，與間隔DnA以及間隔DnB不同。
在以上那樣的布局中，比較各個晶體管TrpA～TrpC、TrnA～TrnC的特性。
首先，對P溝道型晶體管TrpA和P溝道型晶體管TrpB的特性比較。在Y方向上，與N溝道型晶體管TrnA相向的P溝道型晶體管TrpA的特性，由P溝道型晶體管TrpA的溝道長度、溝道寬度Wp、和間隔DpA、DpnA決定。在Y方向上，與N溝道型晶體管TrnB相向的P溝道型晶體管TrpB的特性，由P溝道型晶體管TrpB溝道長度、溝道寬度Wp、和間隔DpB、DpnB決定。設(shè)置有N溝道型晶體管TrnA的活性區(qū)域RtnA與P型基板活性區(qū)域105之間的間隔DnA，和設(shè)置有N溝道型晶體管TrnB的活性區(qū)域RtnB與P型基板活性區(qū)域105之間的間隔DnB相同。即N溝道型晶體管TrnA、TrnB在單元100上Y方向的設(shè)置位置相同。在此，DpA≠DpBDpnA≠DpnB即在P溝道型晶體管TrpA和P溝道型晶體管TrpB中，由于在Y方向上設(shè)置有該晶體管的活性區(qū)域、和與其相鄰的活性區(qū)域之間的間隔DpnA、DpnB相互不同，因此施加在兩個P溝道型晶體管TrpA、TrpB的各溝道區(qū)域上的溝道分離應(yīng)力相互不同。其結(jié)果，在2個P溝道型晶體管TrpA、TrpB的電流驅(qū)動能力等特性上產(chǎn)生差異。也就是說，即使2個與PMIS用活性區(qū)域分別相向的NMIS用活性區(qū)域在Y方向的設(shè)置位置相同，但如果該PMIS用活性區(qū)域在Y方向的設(shè)置位置不同，則根據(jù)在Y方向上各PMIS用活性區(qū)域和各NMIS用活性區(qū)域之間的間隔，在2個PMIS用活性區(qū)域設(shè)置的P溝道型晶體管的電流驅(qū)動能力等特性發(fā)生變化。
下面比較P溝道型晶體管TrpA和P溝道型晶體管TrpC的特性。在Y方向上，與N溝道型晶體管TrnC相向的P溝道型晶體管TrpC的特性，由P溝道型晶體管TrpC的溝道長度、溝道寬度Wp、和間隔DpC、DpnC決定。設(shè)置有P溝道型晶體管TrpA的活性區(qū)域RtpA與N型基板活性區(qū)域104之間的間隔DpA，和設(shè)置有P溝道型晶體管TrpC的活性區(qū)域RtpC與N型基板活性區(qū)域104之間的間隔DpC相同。即P溝道型晶體管TrpA、TrpC在單元100內(nèi)的Y方向上的設(shè)置位置相同。因此，雖然DpA＝DpC，而DpnA≠DpnC。
即在P溝道型晶體管TrpA和P溝道型晶體管TrpC中，由于在Y方向上設(shè)置有該晶體管的活性區(qū)域、和與其相鄰的活性區(qū)域之間的間隔DpnA、DpnC相互不同，因此施加在2個P溝道型晶體管TrpA、TrpC的各溝道區(qū)域上的溝道分離應(yīng)力相互不同。其結(jié)果，在2個P溝道型晶體管TrpA、TrpC的電流驅(qū)動能力等特性上產(chǎn)生差異。也就是說，即使2個PMIS用活性區(qū)域在Y方向上的設(shè)置位置相同，如果與該PMIS用活性區(qū)域相向的NMIS用活性區(qū)域在Y方向的設(shè)置位置不同，則根據(jù)在Y方向上各PMIS用活性區(qū)域和各NMIS用活性區(qū)域之間的間隔，在2個PMIS用活性區(qū)域設(shè)置的P溝道型晶體管的電流驅(qū)動能力能等特性發(fā)生變化。
下面比較P溝道型晶體管TrpB和P溝道型晶體管TrpC的特性。設(shè)置有P溝道型晶體管TrpB的活性區(qū)域RtpB與設(shè)置有N溝道型晶體管TrnB的活性區(qū)域RtnB之間的間隔DpnB，和設(shè)置有P溝道型晶體管TrpC的活性區(qū)域RtpC與設(shè)置有N溝道型晶體管TrnC的活性區(qū)域RtnC之間的間隔DpnC相等。但是，設(shè)置有P溝道型晶體管TrpB的活性區(qū)域RtpB與N型基板活性區(qū)域104之間的間隔DpB，和設(shè)置有P溝道型晶體管TrpC的活性區(qū)域RtpC與N型基板活性區(qū)域104之間的間隔DpC不同。因此，由于DpB≠DpC，在P溝道型晶體管TrpB與P溝道型晶體管TrpC中，從N型基板活性區(qū)域104施加的溝道分離應(yīng)力相互不同，兩者的晶體管特性也產(chǎn)生差異。因此，即使設(shè)置有2個P溝道型晶體管的PMIS用活性區(qū)域，和分別與各PMIS用活性區(qū)域相向的各NMIS用活性區(qū)域在Y方向的間隔相互相同，如果設(shè)置有2個P溝道型晶體管的活性區(qū)域在Y方向上的設(shè)置位置不同，P溝道型晶體管的電流驅(qū)動能力等特性發(fā)生變化。
此外，雖然省略了對N溝道型晶體管的特性變化的說明，對于N溝道型晶體管，溝道區(qū)域的溝道分離應(yīng)力越大，電流驅(qū)動能力就越小，在這一點上也和P溝道型晶體管同樣。
如上所述，對于以往的半導(dǎo)體電路裝置，即便設(shè)計了相同溝道寬度、溝道長度，由于溝道分離應(yīng)力在單元100上的相同溝道寬度的晶體管特性存在大的分散偏差，LSI的優(yōu)化設(shè)計非常困難。
另外，在以往晶體管模型的模型參數(shù)的提取方法中，由于晶體管模型自身沒有考慮溝道分離應(yīng)力帶來的晶體管特性的變化，無法體現(xiàn)單元上晶體管特性的分散偏差，單元的電路仿真誤差變大。
專利文獻1特開平10-162047號公報(摘要)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種著眼于具有晶體管的電流驅(qū)動能力由于在活性區(qū)域存在的應(yīng)變而變化的特性，通過實現(xiàn)利用該變化特性的布局形狀，減小與設(shè)計目標(biāo)的偏差的半導(dǎo)體電路裝置以及該電路仿真方法。
本發(fā)明的半導(dǎo)體電路裝置，包括在由溝槽分離包圍的多個活性區(qū)域上設(shè)置有MIS型晶體管的單元，上述單元包括設(shè)置有至少一個P溝道型晶體管的柵極，并在溝道長度方向排列的多個PMIS用活性區(qū)域；和設(shè)置有至少一個N溝道型晶體管的柵極，并在溝道長度方向排列的多個NMIS用活性區(qū)域；上述多個PMIS用活性區(qū)域和上述多個NMIS用活性區(qū)域，在溝道寬度方向上對向配置；上述多個PMIS用活性區(qū)域以及上述多個NMIS用活性區(qū)域的至少任一方活性區(qū)域，按照與另一方的活性區(qū)域?qū)ο蛞粋?cè)的端部實質(zhì)上位于1條直線上那樣進行設(shè)計。
這樣，半導(dǎo)體電路裝置即便是微細化、高密度化，由于從溝槽分離對各MISFET用形成區(qū)域配置的柵極下方的溝道區(qū)域施加的應(yīng)力被均等化，可以降低由該應(yīng)力的分散性所引起的晶體管的電流驅(qū)動能力的分散性。因此，可以得到具有接近預(yù)期設(shè)計目標(biāo)的特性的半導(dǎo)體電路裝置。
作為上述一方活性區(qū)域，優(yōu)選設(shè)置至少3個以上的活性區(qū)域。
在上述一方活性區(qū)域上形成的晶體管的溝道寬度，優(yōu)選按照在1.0μm以下的范圍內(nèi)進行設(shè)計。
上述各PMIS用活性區(qū)域與上述各NMIS用活性區(qū)域之間在溝道寬度方向上的間隔，優(yōu)選按照在0.8μm以下的范圍內(nèi)進行設(shè)計。
上述另一方活性區(qū)域中的至少一個活性區(qū)域，也可以是沒有設(shè)置晶體管的柵極的虛設(shè)活性區(qū)域。
也可以多個另一方活性區(qū)域，與上述一方活性區(qū)域的一個活性區(qū)域?qū)ο颉?br> 本發(fā)明的半導(dǎo)體電路裝置的電路仿真方法，是包括在由溝槽分離包圍的多個活性區(qū)域上設(shè)置有MIS型晶體管的單元的半導(dǎo)體電路裝置的電路仿真方法，包括制作布局的步驟(a)，上述布局包含設(shè)置有至少一個晶體管的柵極并在溝道長度方向排列的上述MIS晶體管用的多個第1活性區(qū)域、和在上述柵極的溝道寬度方向上與上述多個第1活性區(qū)域?qū)ο蛟O(shè)置并在上述柵極的溝道長度方向排列的多個第2活性區(qū)域；將由上述步驟(a)所制作的布局保存在單元庫中的步驟(b)；從上述單元庫中，根據(jù)上述第1活性區(qū)域的晶體管的溝道長度以及溝道寬度、上述第1活性區(qū)域和上述第2活性區(qū)域之間在溝道寬度方向上的間隔，抽出晶體管的模型參數(shù)，仿真上述半導(dǎo)體電路裝置的電路動作的步驟(c)。
依據(jù)該方法，在設(shè)計微細化、高密度化的半導(dǎo)體電路裝置時，由于從溝槽分離對各MISFET用形成區(qū)域配置的柵極下方的溝道區(qū)域施加的應(yīng)力被均等化，可以降低由該應(yīng)力的分散性所引起的晶體管的電流驅(qū)動能力的分散性。因此，可以提高設(shè)計精度。
在上述步驟(a)，上述多個第1活性區(qū)域以及上述多個第2活性區(qū)域的至少任一方活性區(qū)域，優(yōu)選按照與另一方活性區(qū)域?qū)ο蛞粋?cè)的端部實質(zhì)上位于1條直線上那樣進行布局。
作為上述一方活性區(qū)域，優(yōu)選設(shè)置至少3個以上的活性區(qū)域。
在上述步驟(a)，在上述第1活性區(qū)域上形成的晶體管的溝道寬度，優(yōu)選按照在1.0μm以下的范圍內(nèi)進行布局。
在上述步驟(a)，上述第1活性區(qū)域與上述第2活性區(qū)域之間在溝道寬度方向上的間隔，優(yōu)選按照在1.0μm以下的范圍內(nèi)進行布局，更優(yōu)選按照在0.6μm以下的范圍內(nèi)進行布局。
在上述步驟(a)，上述多個第2活性區(qū)域中的至少一個，優(yōu)選按照設(shè)置與上述第1活性區(qū)域中的晶體管成相反導(dǎo)電型的MIS晶體管的柵極那樣進行布局。
在上述步驟(a)，上述多個第2活性區(qū)域中的至少一個，也可以作為沒有配置晶體管的柵極的虛設(shè)活性區(qū)域進行布局。
在上述步驟(a)，上述多個第2活性區(qū)域，優(yōu)選按照與上述多個第1活性區(qū)域中的一個活性區(qū)域?qū)ο蚰菢舆M行布局。


圖1表示在本發(fā)明第1實施方式中的半導(dǎo)體電路裝置的單元的布局平面示意圖。
圖2表示第1實施方式的半導(dǎo)體電路裝置的電路仿真用的布局平面圖。
圖3表示第1實施方式的變形例中的半導(dǎo)體電路裝置的單元的布局平面示意圖。
圖4(a)、(b)分別依次表示在本發(fā)明第2實施方式中的晶體管模型的布局平面圖，以及P溝道型晶體管的模型參數(shù)的提取中簡化后的晶體管模型的布局平面圖。
圖5表示在本發(fā)明第3實施方式的模型參數(shù)的提取用的含有晶體管的單元的布局平面示意圖。
圖6表示本發(fā)明的半導(dǎo)體電路裝置的電路仿真的流程圖。
圖7表示晶體管的電流驅(qū)動能力對活性區(qū)域與活性區(qū)域之間在柵極寬度方向上的間隔的依賴關(guān)系。
圖8表示在半導(dǎo)體基板的一部分上設(shè)置的以往的單元的布局的一例的平面示意圖。
圖9表示用于說明以往的晶體管模型的晶體管結(jié)構(gòu)的示意圖。
圖10表示用于的以往半導(dǎo)體電路裝置的電路仿真的布局平面圖。
圖中1-單元，2-N阱，3-P阱，4-N型基板活性區(qū)域，5-P型基板活性區(qū)域，Rtp-PMIS用活性區(qū)域，Rtn-NMIS用活性區(qū)域，7-柵極，9-柵極，10-阱界。
具體實施例方式
(第1實施方式)圖1表示在本發(fā)明第1實施方式中的半導(dǎo)體電路裝置的單元1的布局平面示意圖。
如該圖所示，在半導(dǎo)體基板上，設(shè)置有在阱界10相鄰的N阱2和P阱3。在N阱2，設(shè)置有由溝槽分離Ris包圍的第1～第3PMIS活性區(qū)域Rtp1～Rtp3。在P阱3，設(shè)置有由溝槽分離Ris包圍的第1～第3NMIS活性區(qū)域Rtn1～Rtn3。在圖1中，在N阱2和P阱3中雖然分別例示了3個活性區(qū)域，在實際的半導(dǎo)體電路裝置中，設(shè)置有極多的活性區(qū)域。在第1、第2、第3PMIS活性區(qū)域Rtp1、Rtp2、Rtp3中分別設(shè)置有P溝道型晶體管的柵極7。在第1、第2、第3NMIS活性區(qū)域Rtn1、Rtn2、Rtn3中分別設(shè)置有N溝道型晶體管的柵極9。此外，雖然圖中未畫出，與周知的晶體管同樣，各柵極具有由柵絕緣膜和柵電極構(gòu)成的所謂絕緣柵結(jié)構(gòu)。
另外，設(shè)置有為向單元1上的元件提供電源電壓的N型基板活性區(qū)域4、和為向單元1上的元件提供基準(zhǔn)電位的P型基板活性區(qū)域5。
在各活性區(qū)域中位于各柵極的側(cè)面的區(qū)域是源·漏區(qū)域，如果在各源·漏區(qū)域間施加電壓，在柵極上施加偏置電壓，則在各活性區(qū)域中位于各柵極下方的區(qū)域形成溝道，這些溝道有電流流過。
溝槽分離Ris，在除去N阱2和P阱3中的第1～第3PMIS用活性區(qū)域Rtp1～Rtp3和第1～第3N型活性區(qū)域Rtn1～Rtn3以外的區(qū)域上形成。
一般情況下，由于在LIS中需要多個種類的單元組合在一起，N型基板活性區(qū)域4的Y方向的寬度YN+、P型基板活性區(qū)域5的Y方向的寬度YP+、以及N型基板活性區(qū)域4和P型基板活性區(qū)域5之間的間隔Dsell，至少在X方向上相鄰組合在一起的單元群中統(tǒng)一成共同的值。
本實施方式的半導(dǎo)體電路裝置的特征，如下所示。
第1～第3PMIS用活性區(qū)域Rtp1～Rtp3在Y方向上的設(shè)置位置，與活性區(qū)域Rtp1～Rtp3的大小無關(guān)，為讓各活性區(qū)域Rtp1～Rtp3的阱界10側(cè)的邊與N型基板活性區(qū)域4之間的間隔Dp成為一定，X方向相鄰組合的單元群統(tǒng)一成共同的值。再有，第1～第3NMIS用活性區(qū)域Rtn1～Rtn3在Y方向上的設(shè)置位置與活性區(qū)域Rtn1～Rtn3的大小無關(guān)，為了讓各活性區(qū)域Rtn1～Rtn3的阱界10側(cè)的邊與P型基板活性區(qū)域5之間的間隔Dn成為一定，X方向相鄰組合的單元群統(tǒng)一成共同的值。特別是在本實施方式中，第1～第3PMIS用活性區(qū)域Rtp1～Rtp3的與第1～第3NMIS用活性區(qū)域Rtn1～Rtn3相向側(cè)的端部(內(nèi)側(cè)端部)按照實質(zhì)上在一條直線上進行設(shè)計。另外，第1～第3NMIS用活性區(qū)域Rtn1～Rtn3的與第1～第3PMIS用活性區(qū)域Rtp1～Rtp3相向側(cè)的端部(內(nèi)側(cè)端部)按照實質(zhì)上在一條直線上進行設(shè)計。其結(jié)果，第1～第3NMIS用活性區(qū)域Rtn1～Rtn3、和第1～第3PMIS用活性區(qū)域Rtp1～Rtp3之間在Y方向的間隔Dpn按照實質(zhì)上成為恒定值進行布局。
下面詳細說明在上述那樣構(gòu)成的本實施方式中的半導(dǎo)體電路裝置的單元1的晶體管的特性。
—第1實施方式的半導(dǎo)體電路裝置中的晶體管模型—圖2表示第1實施方式的半導(dǎo)體電路裝置的電路仿真用的布局平面圖。
如該圖所示，在半導(dǎo)體基板上，設(shè)置有在阱界10相鄰的N阱2和P阱3。在N阱2，設(shè)置有由溝槽分離Ris包圍的第1～第3PMIS活性區(qū)域RtpA～RtpC。在P阱3，設(shè)置有由溝槽分離Ris包圍的第1～第3NMIS活性區(qū)域RtnA～RtnC。在第1、第2、第3PMIS活性區(qū)域RtpA、RtpB、RtpC中分別設(shè)置有P溝道型晶體管TrpA、TrpB、TrpC的柵極7A、7B、7C。在第1、第2、第3NMIS活性區(qū)域RtnA、RtnB、RtnC中設(shè)置有N溝道型晶體管TrnA、TrnB、TrnC的柵極9A、9B、9C。此外，雖然圖中未畫出，與周知的晶體管同樣，各柵極具有由柵絕緣膜和柵電極構(gòu)成的所謂絕緣柵結(jié)構(gòu)。
另外，設(shè)置有為向單元1上的元件提供電源電壓的N型基板活性區(qū)域4、和為向單元1上的元件提供基準(zhǔn)電位的P型基板活性區(qū)域5。
3種P溝道型晶體管TrpA、TrpB、TrpC分別具有相同的溝道長度。并且，晶體管TrpA、TrpB的各溝道寬度WpA、WpB相互相等。再有，3種N溝道型晶體管TrnA、TrnB、TrnC也分別具有相同的溝道長度，晶體管TrnA、TrnC的溝道寬度WnA、WnB相互相等。
設(shè)置有晶體管TrpA的活性區(qū)域RtpA和N型基板活性區(qū)域4之間的間隔DpA，和設(shè)置有晶體管TrpB的活性區(qū)域RtpB和N型基板活性區(qū)域4之間的間隔DpB相等。另一方面，活性區(qū)域RtpA和N型基板活性區(qū)域4之間的間隔DpA(以及活性區(qū)域RtpB和N型基板活性區(qū)域4之間的間隔DpB)，和設(shè)置有晶體管TrpC的活性區(qū)域RtpC和N型基板活性區(qū)域4之間的間隔DpC不相等。因此，在單元1中，N型基板活性區(qū)域4和P型基板活性區(qū)域5之間的間隔Dsell、N型基板活性區(qū)域4與各設(shè)置有晶體管的活性區(qū)域RtpA、RtpB、RtpC的與阱界10相向的邊之間的間隔Dp、P型基板活性區(qū)域5與設(shè)置有各晶體管的活性區(qū)域RtnA、RtnB、RtnC的與阱界10相向的邊之間的間隔Dn都統(tǒng)一成共同的值。
也就是說，活性區(qū)域RtpA、RtnA之間的間隔DpnA，活性區(qū)域RtpB、RtnB之間的間隔DpnB，活性區(qū)域RtpC、RtnC之間的間隔DpnC全部等于Dpn。
另外，設(shè)置有晶體管TrnA的活性區(qū)域RtnA和P型基板活性區(qū)域5之間的間隔DnA，和設(shè)置有晶體管TrnC的活性區(qū)域RtnC和P型基板活性區(qū)域5之間的間隔DnC相等，設(shè)置有晶體管TrnB的活性區(qū)域RtnB和P型基板活性區(qū)域5之間的間隔DnB、間隔DnA、間隔DnC分別各不相同。
在以上那樣的布局，比較各個晶體管TrpA～TrpC，TrnA～TrnC的特性。
首先，比較相互溝道寬度相等的P溝道型晶體管TrpA和P溝道型晶體管TrpB的特性。在Y方向與N溝道型晶體管TrnA相向的P溝道型晶體管TrpA的特性由P溝道型晶體管TrpA的溝道長度，溝道寬度WpA，和間隔DpA、DpnA決定。在Y方向與N溝道型晶體管TrnB相向的P溝道型晶體管TrpB的特性由P溝道型晶體管TrpB的溝道長度，溝道寬度WpB、間隔DpB、DpnB決定。另一方面，由于N溝道型晶體管TrnA和N溝道型晶體管TrnB的溝道寬度WnA和WnB不同，因此間隔DnA和DnB也相互不同，而間隔DpnA和DpnB相互相等的情況沒有改變。因此，DpA＝DpBDpnA＝DpnB即在P溝道型晶體管TrpA和P溝道型晶體管TrpB，與設(shè)置有該晶體管的活性區(qū)域以及N型基板活性區(qū)域4在Y方向上的間隔DpA、DpB相互相等，設(shè)置有該晶體管的活性區(qū)域和相鄰活性區(qū)域在Y方向的間隔DpnA和DpnB相互相等。因此，在2個P溝道型晶體管TrpA和TrpB的各溝道區(qū)域上施加的溝槽分離應(yīng)力也沒有差異。即在與2個PMIS用活性區(qū)域相向的NMIS活性區(qū)域設(shè)置的N溝道型晶體管的溝道寬度即使相互不同，在各PMIS用活性區(qū)域設(shè)置的P溝道型晶體管的電流驅(qū)動能力等特性不會產(chǎn)生變化。
同樣，比較N溝道型晶體管TrnA和N溝道型晶體管TrnC的特性可以知道，在Y方向上各晶體管TrnA、TrnC相對向的P溝道型晶體管TrpA、TrpC的溝道寬度WpA和WpC即使N相互不同，對各個晶體管TrnA、TrnC的特性不產(chǎn)生任何影響。
另一方面，比較P溝道型晶體管TrpA和P溝道型晶體管TrpC的溝道寬度WpA和WpC可以知道，由于各晶體管TrpA、TrpC的溝道寬度WpA、WpC相互不同，各個間隔DpA、DpC也相互不同。因此，各晶體管TrpA、TrpC的溝道區(qū)域受到的來自N型基板活性區(qū)域4的溝槽分離應(yīng)力相互不同，由于各晶體管TrpA、TrpC的溝道寬度相互不同，當(dāng)然兩者要出現(xiàn)特性差異，這對本發(fā)明的效果不產(chǎn)生任何影響。
如上所述，根據(jù)本實施方式，晶體管的溝道寬度方向的溝槽分離應(yīng)力不受設(shè)置有晶體管的活性區(qū)域周圍的布局的影響，只由晶體管自身的溝道寬度唯一決定，可以獲得降低了單元內(nèi)相同溝道寬度的晶體管的特性隨溝槽分離應(yīng)力而變化的高性能的半導(dǎo)體電路裝置。
圖6表示本發(fā)明的半導(dǎo)體電路裝置的電路仿真流程圖。
首先，在步驟ST11作成例如如圖2所示的用于電路仿真的晶體管模型，在步驟ST12將晶體管模型保存到單元庫中。然后，在步驟ST13提取模型參數(shù)。這些模型參數(shù)包括晶體管的溝道寬度，溝道長度，間隔Dpn、DpA、DpB、DpC、DnA、DnB、DnC、Dsell等。
然后，用提取出來的模型參數(shù)對晶體管的電流驅(qū)動能力、動作速度等規(guī)定的電路動作進行電路仿真。
圖7表示根據(jù)本發(fā)明者們的試驗得到的數(shù)據(jù)，是晶體管的電流驅(qū)動能力對活性區(qū)域和活性區(qū)域在柵極寬度方向中的間隔的依賴關(guān)系。圖7所示的數(shù)據(jù)，是對溝道長度L具有共同的值0.12μm，溝道寬度W分別為1μm、0.4μm、0.28μm的3種N溝道型晶體管的數(shù)據(jù)。在圖7中，橫軸表示活性區(qū)域和活性區(qū)域在溝道寬度方向上的間隔D，縱軸表示晶體管的電流驅(qū)動能力，是以D＝2(μm)時為100的相對值。從圖7中可以看出在溝道長度、溝道寬度為一定時晶體管的電流驅(qū)動能力對間隔D的依賴關(guān)系。
晶體管的電流驅(qū)動能力，當(dāng)溝道寬度在1.0μm以下時，隨間隔D而降低。首先，在溝道寬度為1.0μm的晶體管，即使間隔D變小，電流驅(qū)動能力的降低也不大。但是，在溝道寬度為0.4μm的晶體管，隨著間隔D的減小，電流驅(qū)動能力的降低增大。進一步，在溝道寬度為0.28μm的晶體管，比0.4μm的晶體管更容易受到間隔D的影響，間隔D越小，電流驅(qū)動能力的降低更加增大。因此，溝道寬度越小，就越容易受到間隔D的影響，間隔D越小，電流驅(qū)動能力的減小程度就越大。即隨著半導(dǎo)體電路裝置的微型化、高密度化，溝槽分離應(yīng)力帶來的影響就越大。
因此，在上述各晶體管中最小溝道寬度為W時，各PMIS用活性區(qū)域和各NMIS用活性區(qū)域在溝道寬度方向上的間隔，優(yōu)選設(shè)計在一定值±0.5W的范圍內(nèi)，更優(yōu)選設(shè)計在一定值±0.2W范圍內(nèi)。
具體地說，間隔D小于0.8μm時電流驅(qū)動能力對D的依賴性較大，當(dāng)間隔D的差超過0.4μm時，相對電流驅(qū)動能力的分散性增大。因此，間隔D優(yōu)選設(shè)計為一定值±0.2μm，更優(yōu)選設(shè)計成一定值±0.1μm。
另外，3個以上的PMIS用活性區(qū)域3的與NMIS用活性區(qū)域相向一側(cè)的端部(內(nèi)側(cè)端部)，優(yōu)選設(shè)計成實質(zhì)上在一條直線上。根據(jù)這樣的配置，電路仿真的處理較為簡單，可以進行快速的電路仿真。同樣，3個以上的NMIS用活性區(qū)域的與PMIS用活性區(qū)域相向一側(cè)的端部(內(nèi)側(cè)端部)，優(yōu)選設(shè)計成實質(zhì)上在一條直線上—第1實施方式的變形例—圖3表示第1實施方式的變形例，是半導(dǎo)體電路裝置的單元1的布局的平面示意圖。
如該圖所示，在半導(dǎo)體基板上，設(shè)置有在阱界10相鄰的N阱2和P阱3。在N阱2，設(shè)置有由溝槽分離Ris包圍的第1～第3PMIS活性區(qū)域Rtp1～Rtp3。在P阱3，設(shè)置有由溝槽分離Ris包圍的虛設(shè)活性區(qū)域Rtd和第1～第4NMIS活性區(qū)域Rtn1～Rtn4。然后，在第1～第3PMIS活性區(qū)域Rtp1～Rtp3中分別設(shè)置有P溝道型晶體管的柵極7。在第1～第4NMIS活性區(qū)域Rtn1～Rtn4中分別設(shè)置有N溝道型晶體管的柵極9，而虛設(shè)活性區(qū)域Rtd沒有設(shè)置晶體管。此外，雖然圖中未畫出，與周知的晶體管同樣，各柵極具有由柵絕緣膜和柵電極構(gòu)成的所謂絕緣柵結(jié)構(gòu)。另外，設(shè)置有為向單元1上的元件提供電源電壓的N型基板活性區(qū)域4、和為向單元1上的元件提供基準(zhǔn)電位的P型基板活性區(qū)域5。
第1～第3PMIS用活性區(qū)域Rtp1～Rtp3在Y方向的設(shè)置位置，與各活性區(qū)域Rtp1～Rtp3的大小無關(guān)，讓各活性區(qū)域Rtp1～Rtp3的阱界10一側(cè)的邊和N型基板活性區(qū)域4之間的間隔Dp為一個定值，在X方向相鄰組合的單元群統(tǒng)一成共同的值。另外，虛設(shè)活性區(qū)域Rtd以及第1～第4NMIS用活性區(qū)域Rtn1～Rtn4在Y方向上的設(shè)置位置，與Rtd、Rtn1～Rtn4的大小無關(guān)，各活性區(qū)域Rtd、Rtn1～Rtn4的阱界10一側(cè)的邊和P型基板活性區(qū)域5之間的間隔Dn為一個定值，在X方向相鄰組合的單元群統(tǒng)一成共同的值。
這里，在本變形例中，第1PMIS用活性區(qū)域Rtp1中設(shè)置有2個P溝道型MISFET的柵極，設(shè)置與第1PMIS用活性區(qū)域Rtp1的2個柵極分別相向的虛設(shè)活性區(qū)域Rtd以及第1NMIS用活性區(qū)域Rtn1。即，按照由沒有設(shè)置晶體管的虛設(shè)活性區(qū)域Rtd和第1NMIS用活性區(qū)域Rtn1，向第1PMIS用活性區(qū)域Rtp1中的2個柵極下方的各溝道區(qū)域施加相同的溝槽分離應(yīng)力的原則進行設(shè)計。
另外，設(shè)置在Y方向上與第3PMIS用活性區(qū)域Rtp3中的2個柵極相向的2個第3、第4NMIS用活性區(qū)域Rtn3、Rtn4。相對于在第3PMIS用活性區(qū)域Rtp3中設(shè)置有2個P溝道型晶體管的柵極7，在第3和第4NMIS用活性區(qū)域Rtn3和Rtn4中分別設(shè)置有1個N溝道型晶體管的柵極9。在這種情況下，根據(jù)第3、第4的NMIS用活性區(qū)域Rtn3、Rtn4，第3PMIS用活性區(qū)域Rtp3中2個柵極下方的各溝道區(qū)域可以施加相同的溝槽分離應(yīng)力。
因此，對于該變形例的半導(dǎo)體電路裝置，1個活性區(qū)域中設(shè)置有多個晶體管的柵極的情況下，由于在Y方向與各柵極分別相向的位置上分別設(shè)置活性區(qū)域，各晶體管的溝道區(qū)域上可以施加幾乎均勻的溝槽分離應(yīng)力，可以抑制由于各晶體管的溝道區(qū)域受到的溝槽分離應(yīng)力的大小有差異而引起的晶體管特性的分散性。也就是說，可以發(fā)揮與第1實施方式相同的效果。
在圖3所示的例中，雖然對在PMIS用活性區(qū)域中設(shè)置了多個柵極的例子進行了說明，對于在NMIS用活性區(qū)域中設(shè)置多個柵極的情況，也可以將PMIS用活性區(qū)域分割成多個，通過設(shè)置PMIS用活性區(qū)域和在X方向上并列的虛設(shè)活性區(qū)域，可以發(fā)揮第1實施方式的效果。
作為結(jié)果，在第1實施方式中，PMIS用活性區(qū)域Rtp的X方向的長度，在Y方向與PMIS用活性區(qū)域Rtp相向的MNIS用活性區(qū)域Rtn的X方向的長度即使不相等，也可以維持這種效果。
(第2實施方式)在本實施方式中，對晶體管模型的模型參數(shù)的提取方法進行說明。
圖4(a)、(b)分別依次表示在本發(fā)明第3實施方式中包含模型參數(shù)提取用晶體管的單元的布局平面示意圖，以及為提取P溝道型晶體管的模型參數(shù)而簡化的晶體管的布局平面示意圖。
圖4(a)表示具有已經(jīng)說明的第1實施方式相同構(gòu)造的晶體管的模型參數(shù)提取用單元的布局例。如該圖所示，在半導(dǎo)體基板上，設(shè)置有在阱界10相鄰的N阱2和P阱3。在N阱2，設(shè)置有由溝槽分離Ris包圍的第1～第3PMIS活性區(qū)域RtpA～RtpC。在P阱3，設(shè)置有由溝槽分離Ris包圍的第1～第3NMIS活性區(qū)域RtnA～RtnC。在第1、第2、第3PMIS活性區(qū)域RtpA、RtpB、RtpC中分別設(shè)置有P溝道型晶體管TrpA、TrpB、TrpC的柵極7A、7B、7C。在第1、第2、第3NMIS活性區(qū)域RtnA、RtnB、RtnC中設(shè)置有N溝道型晶體管TrnA、TrnB、TrnC的柵極9A、9B、9C。此外，雖然圖中未畫出，與周知的晶體管同樣，各柵極具有由柵絕緣膜和柵電極構(gòu)成的所謂絕緣柵結(jié)構(gòu)。
另外，設(shè)置有為向單元1上的元件提供電源電壓的N型基板活性區(qū)域4、和為向單元1上的元件提供基準(zhǔn)電位的P型基板活性區(qū)域5。
3種P溝道型晶體管TrpA、TrpB、TrpC分別具有相同的溝道長度。還有，晶體管TrpA、TrpB、TrpC的各溝道寬度WpA、WpB、WpC相互不同，具有WpA＜WpB＜WpC的關(guān)系。3種N溝道型晶體管TrnA、TrnB、TrnC分別具有相同的溝道長度。還有，晶體管TrnA、TrnB、TrnC的各溝道寬度WnA、WnB、WnC相互不同，具有WnA＜WnB＜WnC的關(guān)系。即晶體在管模型中包含3種溝道寬度的P溝道型晶體管和N溝道型晶體管。
因此，單元1中，N型基板活性區(qū)域4與P型活性區(qū)域5之間的間隔Dsell、N型基板活性區(qū)域4與設(shè)置有各晶體管的活性區(qū)域TrpA、TrpB、TrpC的阱界10相向的邊之間的間隔Dp、以及P型基板活性區(qū)域5與設(shè)置有各晶體管的活性區(qū)域TrnA、TrnB、TrnC的阱界10相向的邊之間的間隔Dn統(tǒng)一成共同的值。即，活性區(qū)域RtpA、RtnA之間的間隔，活性區(qū)域RtpB、RtnB之間的間隔，活性區(qū)域RtpC、RtnC之間的間隔均為共同的值Dpn。
如圖4(a)所示，對于晶體管模型的模型參數(shù)的提取，需要至少一種溝道長度以及溝道寬度的晶體管，特別是為了提取與依賴于溝道寬度的參數(shù)，需要至少2種以上的溝道寬度的晶體管參數(shù)。
圖4(b)表示具有簡化P溝道型晶體管的模型參數(shù)的提取的結(jié)構(gòu)的單元的布局例。
如圖4(b)所示，第1、第2、第3的PMIS用活性區(qū)域RtpA、RtpB、RtpC中分別設(shè)置有P溝道型晶體管的柵極7A、7B、7C。然而，沒有設(shè)置P阱、P型基板活性區(qū)域、設(shè)置有N溝道晶體管的NMIS用活性區(qū)域。然后，僅僅設(shè)置有第1、第2、第3虛設(shè)活性區(qū)域RtdA、RtdB、RtdC。
因此，第1、第2、第3的PMIS用活性區(qū)域RtpA、RtpB、RtpC與第1、第2、第3虛設(shè)活性區(qū)域RtdA、RtdB、RtdC之間的間隔均為Dpn。因此，在圖4(b)所示的晶體管模型中，在溝道寬度方向，各P溝道型晶體管RtpA、RtpB、RtpC的柵極下方的溝道區(qū)域所受到的溝道寬度方向的溝槽分離應(yīng)力與圖4(a)所示的晶體管模型沒有變化。即，如圖4(a)所示，如果遵守PMIS用活性區(qū)域-NMIS用活性區(qū)域之間的間隔均統(tǒng)一成共同的值的原則，晶體管的溝道寬度方向的溝槽分離應(yīng)力，與設(shè)置有晶體管的活性區(qū)域相鄰接的活性區(qū)域的布局無關(guān)，可以僅僅由晶體管自身的溝道寬度唯一確定。因此，如圖7所示，根據(jù)溝道長度、溝道寬度和間隔D提取晶體管的模型參數(shù)，據(jù)此進行電路仿真，可以求出根據(jù)溝道長度、溝道寬度分類的各種晶體管的正確反映電流驅(qū)動能力的電路動作。
以上，根據(jù)本實施方式，晶體管的溝道寬度方向的溝槽分離應(yīng)力與設(shè)置有晶體管的活性區(qū)域相鄰接的活性區(qū)域的布局無關(guān)，僅僅由晶體管自身的溝道寬度確定，因此從晶體管模型的與溝道寬度相關(guān)聯(lián)的參數(shù)中，可以迅速提取包括各種溝道寬度固有的溝道寬度方向的溝槽分離應(yīng)力的模型參數(shù)。
另外，在本實施方式中的模型參數(shù)的提取方法提取的晶體管模型參數(shù)，可以在第1實施方式的半導(dǎo)體電路裝置的電路仿真中適用，可以抑制單元中具有共同的溝道寬度的晶體管群的特性由溝槽分離應(yīng)力的差異引起的分散性，可以實現(xiàn)高精度半導(dǎo)體電路裝置的設(shè)計。
圖4(b)表示為簡化P溝道型晶體管的模型參數(shù)提取的模型參數(shù)提取用晶體管的布局圖，取代P溝道型晶體管，通過與設(shè)置有多個N溝道型晶體管的柵極的NMIS用活性區(qū)域相對，分別設(shè)置間隔D相同的虛設(shè)活性區(qū)域，可以得到簡化了N溝道型晶體管的模型參數(shù)的提取的含有模型參數(shù)提取用晶體管的單元的布局。
另外，在圖4(b)中，模型參數(shù)的提取所用的晶體管，雖然按每個溝道極性設(shè)置在相同阱上，即使各個晶體管獨立設(shè)置在阱內(nèi)也可以得到本實施方式的效果。
另外，在圖4(a)中，PMIS用活性區(qū)域Rtp的X方向的長度、和在Y方向上與PMIS用活性區(qū)域Rtp相向的虛設(shè)活性區(qū)域Rtd的X方向上的長度，也可以相互不相等。
另外，在圖4(b)中，PMIS用活性區(qū)域Rtp的X方向的長度、和在Y方向上與PMIS用活性區(qū)域Rtp相向的虛設(shè)活性區(qū)域Rtd的X方向上的長度，也可以相互不相等。
對于按照圖4(b)可形成的、簡化N溝道型晶體管的模型參數(shù)的提取的單元的布局也相同。
(第3實施方式)在本實施方式中，對晶體管模型的模型參數(shù)的提取方法的另一實施方式進行說明。
圖5表示在本發(fā)明第3實施方式中的包含模型參數(shù)提取用晶體管的單元的布局平面示意圖。
如圖所示，本實施方式的半導(dǎo)體電路裝置，含有2類單元1S以及1L。在半導(dǎo)體基板上，設(shè)置有與阱界10S相鄰的N阱2S和P阱3S，設(shè)置有與阱界10L相鄰的N阱2L和P阱3L。在N阱2S上設(shè)置有PMIS用活性區(qū)域RtpS，在P阱3S上設(shè)置有NMIS用活性區(qū)域RtnS。在N阱2L上設(shè)置有PMIS用活性區(qū)域RtpL，在P阱3L上設(shè)置有NMIS用活性區(qū)域RtnL。PMIS用活性區(qū)域RtpS、RtpL中分別設(shè)置有P溝道型晶體管的柵極7S、7L。NMIS用活性區(qū)域RtnS、RtnL中分別設(shè)置有N溝道型晶體管的柵極9S、9L。另外，雖然圖中未畫出，與周知的晶體管同樣，各柵極具有由柵絕緣膜和柵電極構(gòu)成的所謂絕緣柵結(jié)構(gòu)。
另外，設(shè)置有為向單元1上的元件提供電源電壓的N型基板活性區(qū)域4S、4L、和為向單元1上的元件提供基準(zhǔn)電位的P型基板活性區(qū)域5，2類單元1S、1L被設(shè)置成夾持P型基板活性區(qū)域5。
這里，本實施方式的單元1S、1L，具有按照第1的實施方式單元的布局的布局，各單元1S、1L中N型基板活性區(qū)域4S、4L與P型基板活性區(qū)域5之間的間隔DsellS、DsellL具有不同的數(shù)值。間隔DsellS、DsellL的差，是各個單元1S、1L的PMIS用活性區(qū)域RtpS、RtpL的各個阱界10S、10L側(cè)的邊與N型基板活性區(qū)域4S、4L之間的間隔DpS、DpL之間的差。另外，各個PMIS用活性區(qū)域RtpS、RtpL與NMIS用活性區(qū)域RtnS、RtnL之間的間隔為共同的值Dpn，各個單元1S、1L的NMIS用活性區(qū)域RtnS、RtnL的各個阱界10S、10L側(cè)的邊與P型基板活性區(qū)域5之間的間隔為共同的值Dn。因此，在單元1S、1L上設(shè)置的N溝道型晶體管，在溝道寬度方向上受到的溝槽分離應(yīng)力的影響相同，如果溝道長度、溝道寬度為共同的值，N溝道型晶體管的特性也相同。另外，P型基板活性區(qū)域5因為共有2個單元1S和1L，單元1S和1L在X方向具有與平行線對稱得布局。另外，單元1S、單元1L由于均具有按照第1實施方式單元的布局進行的布局，對在各單元1S、1L內(nèi)設(shè)置的晶體管施加的溝道寬度方向的溝槽分離應(yīng)力由晶體管自身的溝道寬度唯一決定。即各單元1S、1L中的一方單元中設(shè)置的晶體管的特性，由晶體管自身的溝道寬度唯一決定，不會受到另一單元的布局的影響。
這里，在本實施方式中，如圖5所示，在間隔Dsell相互不同的多個單元混合存在而構(gòu)成半導(dǎo)體電路裝置時，對溝道寬度方向的溝槽分離應(yīng)力為共同的晶體管群的每一個，根據(jù)第2實施方式的晶體管模型的參數(shù)提取方法，提取模型參數(shù)。但是，如圖5所表示的N溝道型晶體管的例所示，對于即使單元不同而特性也不變化的晶體管，由于可以使用相同的模型參數(shù)，因此沒有必要個別提取晶體管的模型參數(shù)。
如上所述，根據(jù)本實施方式，即使半導(dǎo)體電路裝置由間隔Dsell不同的多個單元混合存在所構(gòu)成的情況下，由于晶體管的溝道寬度方向的溝槽分離應(yīng)力，與和設(shè)置有晶體管的活性區(qū)域相鄰接的其它活性區(qū)域的形狀無關(guān)，而僅由晶體管自身的溝道寬度唯一確定，因此可以抑制各單元中具有共同溝道寬度的晶體管的特性由溝槽分離應(yīng)力相差引起的分散性，可以得到高性能的半導(dǎo)體電路裝置。
再有，根據(jù)本實施方式，即使半導(dǎo)體電路裝置由間隔Dsell不同的多個單元混合存在所構(gòu)成的情況下，由于晶體管的溝道寬度方向的溝槽分離應(yīng)力，與和設(shè)置有晶體管的活性區(qū)域相鄰接的其它活性區(qū)域的形狀無關(guān)，而僅由晶體管自身的溝道寬度唯一確定，因此可以從與各單元的晶體管模型的溝道寬度相關(guān)聯(lián)的參數(shù)中，提取包含各個溝道寬度固有的溝道寬度方向的溝槽分離應(yīng)力的模型參數(shù)。
另外，通過將本實施方式中由模型參數(shù)提取方法提取的包括多種單元的單元群的晶體管模型的模型參數(shù)，在包含N基板活性區(qū)域與P基板活性區(qū)域之間的間隔D不同的多種單元的單元群組合所構(gòu)成的半導(dǎo)體電路裝置的電路仿真中，適用于各個單元群中的每一個，因此可以抑制單元群中相同溝道寬度的晶體管的特性由溝槽分離應(yīng)力引起的分散性，可以實現(xiàn)LSI整體的高精度電路仿真。
在本實施方式中，可以設(shè)置如圖3所示的虛設(shè)活性區(qū)域Rtn1，也可以采用在Y方向上與N溝道型晶體管相向的PMIS用活性區(qū)域Rtp中沒有PMIS用柵電極7的結(jié)構(gòu)，即可以采用沒有P溝道型晶體管的結(jié)構(gòu)。
另外，PMIS用活性區(qū)域Rtp的X方向的長度，和在Y方向上與PMIS用活性區(qū)域Rtp相向的NMIS用活性區(qū)域Rtn的X方向的長度也可以相互不相等。如圖3所示，當(dāng)在一個PMIS用活性區(qū)域Rtp中形成多個P溝道型晶體管時，也可以按照在Y方向上與各個P溝道型晶體管相向那樣，配置多個NMIS用活性區(qū)域Rtn。
根據(jù)本發(fā)明的半導(dǎo)體電路裝置及其電路仿真方法，晶體管的溝道寬度方向的溝槽分離應(yīng)力被均等化，可以提供一種由溝槽分離應(yīng)力的差異引起的晶體管特性的分散性小的半導(dǎo)體電路裝置。
權(quán)利要求
1.一種半導(dǎo)體電路裝置，包括在由溝槽分離包圍的多個活性區(qū)域上設(shè)置有MIS型晶體管的單元，其特征在于，所述單元包括設(shè)置有至少一個P溝道型晶體管的柵極，并在溝道長度方向排列的多個PMIS用活性區(qū)域；和設(shè)置有至少一個N溝道型晶體管的柵極，并在溝道長度方向排列的多個NMIS用活性區(qū)域；所述多個PMIS用活性區(qū)域和所述多個NMIS用活性區(qū)域，在溝道寬度方向上對向配置；所述多個PMIS用活性區(qū)域以及所述多個NMIS用活性區(qū)域的至少任一方活性區(qū)域，按照與另一方的活性區(qū)域?qū)ο蛞粋?cè)的端部實質(zhì)上位于1條直線上那樣進行設(shè)計。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，作為所述一方活性區(qū)域，設(shè)置至少3個以上的活性區(qū)域。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路裝置，其特征在于，在所述一方活性區(qū)域上形成的晶體管的溝道寬度，按照在1.0μm以下的范圍內(nèi)進行設(shè)計。
4.根據(jù)權(quán)利要求1～3中任一項所述的半導(dǎo)體電路裝置，其特征在于，所述各PMIS用活性區(qū)域與所述各NMIS用活性區(qū)域之間在溝道寬度方向上的間隔，按照在0.8μm以下的范圍內(nèi)進行設(shè)計。
5.根據(jù)權(quán)利要求1～3中任一項所述的半導(dǎo)體電路裝置，其特征在于，所述另一方活性區(qū)域中的至少一個活性區(qū)域，是沒有設(shè)置晶體管的柵極的虛設(shè)活性區(qū)域。
6.根據(jù)權(quán)利要求1～3中任一項所述的半導(dǎo)體電路裝置，其特征在于，多個另一方活性區(qū)域，與所述一方活性區(qū)域的一個活性區(qū)域?qū)ο颉?br> 7.一種半導(dǎo)體電路裝置的電路仿真方法，是包括在由溝槽分離包圍的多個活性區(qū)域上設(shè)置有MIS型晶體管的單元的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，包括制作布局的步驟(a)，所述布局包含設(shè)置有至少一個晶體管的柵極并在溝道長度方向排列的所述MIS晶體管用的多個第1活性區(qū)域、和在所述柵極的溝道寬度方向上與所述多個第1活性區(qū)域?qū)ο蛟O(shè)置并在所述柵極的溝道長度方向排列的多個第2活性區(qū)域；將由所述步驟(a)所制作的布局保存在單元庫中的步驟(b)；從所述單元庫中，根據(jù)所述第1活性區(qū)域的晶體管的溝道長度以及溝道寬度、所述第1活性區(qū)域和所述第2活性區(qū)域之間在溝道寬度方向上的間隔，抽出晶體管的模型參數(shù)，仿真所述半導(dǎo)體電路裝置的電路動作的步驟(c)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，所述多個第1活性區(qū)域以及所述多個第2活性區(qū)域的至少任一方活性區(qū)域，按照與另一方活性區(qū)域?qū)ο蛞粋?cè)的端部實質(zhì)上位于1條直線上那樣進行布局。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，作為所述一方活性區(qū)域，設(shè)置至少3個以上的活性區(qū)域。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，在所述第1活性區(qū)域上形成的晶體管的溝道寬度，按照在1.0μm以下的范圍內(nèi)進行布局。
11.根據(jù)權(quán)利要求7～10中任一項所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，所述第1活性區(qū)域與所述第2活性區(qū)域之間在溝道寬度方向上的間隔，按照在1.0μm以下的范圍內(nèi)進行布局。
12.根據(jù)權(quán)利要求7～10中任一項所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，所述第1活性區(qū)域與所述第2活性區(qū)域之間在溝道寬度方向上的間隔，按照在0.6μm以下的范圍內(nèi)進行布局。
13.根據(jù)權(quán)利要求7～10中任一項所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，所述多個第2活性區(qū)域中的至少一個，按照設(shè)置與所述第1活性區(qū)域中的晶體管成相反導(dǎo)電型的MIS晶體管的柵極那樣進行布局。
14.根據(jù)權(quán)利要求7～10中任一項所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，所述多個第2活性區(qū)域中的至少一個，作為沒有配置晶體管的柵極的虛設(shè)活性區(qū)域進行布局。
15.根據(jù)權(quán)利要求7～10中任一項所述的半導(dǎo)體電路裝置的電路仿真方法，其特征在于，在所述步驟(a)，所述多個第2活性區(qū)域，按照與所述多個第1活性區(qū)域中的一個活性區(qū)域?qū)ο蚰菢舆M行布局。
全文摘要
一種半導(dǎo)體電路裝置及其電路仿真方法，在半導(dǎo)體電路裝置的N阱(2)中設(shè)置由溝槽分離(Ris)包圍的PMIS用活性區(qū)域(Rtp)，而在P阱(3)中設(shè)置由溝槽分離(Ris)包圍的NMIS用活性區(qū)域(Rtn)。在各活性區(qū)域(Rtp、Rtn)中，分別設(shè)置有P溝道型或者N溝道型的柵極(7、9)。NMIS用活性區(qū)域(Rtn)和PMIS用活性區(qū)域(Rtp)之間在Y方向上的間隔(Dpn)按照實質(zhì)上為一定值進行布局。這樣，從溝槽分離(Ris)施加到柵極下方的溝道區(qū)域的溝槽分離應(yīng)力，對各晶體管被均等化，從而提高了電路仿真的精度。
文檔編號H01L27/092GK1519936SQ20041000532
公開日2004年8月11日 申請日期2004年2月5日 優(yōu)先權(quán)日2003年2月5日
發(fā)明者佐原康之, 大谷一弘, 中田和久, 關(guān)戶真策, 久, 弘, 策 申請人:松下電器產(chǎn)業(yè)株式會社