專利名稱：半導(dǎo)體保護(hù)元件、半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體保護(hù)元件、半導(dǎo)體器件及其制造方法，具體地說，即涉及半導(dǎo)體保護(hù)元件和半導(dǎo)體器件，其中形成了用于保護(hù)半導(dǎo)體保護(hù)元件或半導(dǎo)體器件免受靜電放電(ESD)的靜電保護(hù)電路，以及涉及制造它們的方法。
本發(fā)明要求提交日期為2003年3月12日的日本專利申請?zhí)?003-066161所申請的優(yōu)先權(quán)，其內(nèi)容在這里作為參考。
背景技術(shù)：
近年，為了滿足將半導(dǎo)體保護(hù)元件按比例縮小的需要，有必要形成組成源區(qū)和漏區(qū)的雜質(zhì)擴(kuò)散層，以便雜質(zhì)擴(kuò)散層具有較淺的深度。
不過，具有較淺深度的雜質(zhì)擴(kuò)散層的形成使源區(qū)和漏區(qū)的電阻值增高，使晶體管的電流驅(qū)動能力顯著惡化。
為了解決這一問題，提出了一種晶體管，它的結(jié)構(gòu)中具有有選擇地形成于源區(qū)和漏區(qū)的硅化物層，用于降低源區(qū)和漏區(qū)上的電阻值。這種結(jié)構(gòu)一般稱為硅化物結(jié)構(gòu)。
不過，硅化物所具有的問題是，盡管它有可能降低源區(qū)和漏區(qū)的電阻值，但是它對于靜態(tài)電流卻十分脆弱。
一般地，為了使集成電路能夠?qū)o態(tài)電流具有抵抗，必須滿足如下兩個條件(1)置于集成電路上的保護(hù)元件能夠有效去除靜態(tài)電流，以便由靜態(tài)電流所引起的過電壓和過電流不會施加于待保護(hù)的目標(biāo)元件上。
(2)置于集成電路上的保護(hù)元件本身能夠抵抗靜電電流。
在具有硅化物結(jié)構(gòu)的集成電路中，上面的條件(2)將是一個大問題。保護(hù)元件對靜態(tài)電流的抵抗是根據(jù)從漏區(qū)到源區(qū)的電阻值分布來確定的。如果存在局部區(qū)域電阻值與其他區(qū)域相比過大的情況，則會產(chǎn)生局部熱量，增加靜電崩潰的發(fā)生概率。
在具有硅化物結(jié)構(gòu)的晶體管中，如上所述，由于在源區(qū)和漏區(qū)中引入硅化物而使電阻值大大降低，因此會在從LDD(輕摻雜漏極)結(jié)構(gòu)的區(qū)域到在晶體管柵兩端形成的溝道區(qū)域產(chǎn)生局部的熱量，結(jié)果使靜態(tài)電流的電阻與不具有硅化物結(jié)構(gòu)的晶體管相比較而言得到顯著降低。
為了解決這些問題，提出了各種類型的半導(dǎo)體器件。
圖26示出了對應(yīng)于已公開的日本專利申請?zhí)?0271673的日本專利申請?zhí)?773220中所公開的半導(dǎo)體器件200的第一個現(xiàn)有實例。
半導(dǎo)體器件200包括P型襯底201，在其上形成有N+擴(kuò)散層202和雜質(zhì)濃度低于N+擴(kuò)散層202的LDD結(jié)構(gòu)層203，這兩層相互重疊。
在N+擴(kuò)散層202上，通過選擇性的方式形成了第一個硅化物層204a，第二個硅化物層204b，以及第三個硅化物層204c。在第一個硅化物層204a上形成了源極205，并且在第三個硅化物層204c上形成了漏極206。
在第一個硅化物層204a和第二個硅化物層204b之間的P型襯底201上形成了柵絕緣薄膜207，在柵絕緣薄膜207下面沒有形成LDD結(jié)構(gòu)層203，在柵絕緣薄膜207上面形成了柵極208。側(cè)壁209是以包圍柵極208的方式形成的。圖27為半導(dǎo)體器件210的橫截面視圖，作為第二個現(xiàn)有實例，公開于美國專利號6479870中。
如圖27所示的半導(dǎo)體器件210與圖26所示的不同之處在于，在第二個硅化物層204b和第三個硅化物層204c之間的P型襯底201表面上形成了N型阱211，并且在第二個硅化物層204b和第三個硅化物層204c之間形成了場氧化膜212，而不是LDD結(jié)構(gòu)層203和N+擴(kuò)散層202。
圖28是半導(dǎo)體器件220的橫截面視圖，作為第三個現(xiàn)有實例，公開于美國專利號5637902中。
如圖27所示的半導(dǎo)體器件220與圖26中所示的不同之處在于，在第二個硅化物層204b和第三個硅化物層204c之間的P型襯底201表面上形成了N型阱221，并且在第二個硅化物層204b和第三個硅化物層204c之間形成了由柵氧化物膜、柵極和側(cè)壁構(gòu)成的柵極結(jié)構(gòu)222，而不是LDD結(jié)構(gòu)層203和N+擴(kuò)散層202。
如圖26、27和28分別所示的半導(dǎo)體器件200、210和220具有區(qū)域230a、230b和230c，在在第二個硅化物層204b和第三個硅化物層204c之間的這些區(qū)域上均沒有形成硅化物層。這樣，在沒有硅化物層形成的這些區(qū)域230a、230b和230c上，就有可能在到源極和漏極的各自一端的布線材料(圖中未示出)之間形成均一的電阻分布，增加了對靜電電流的抵抗。
在如圖26所示的半導(dǎo)體器件200中，在作為高濃度雜質(zhì)注入?yún)^(qū)域的N+擴(kuò)散層202上形成了區(qū)域230d，其中沒有形成硅化物層204b和204c，并且硅化物層204b和204c作為具有低電阻值的區(qū)域，區(qū)域230a作為具有中間電阻值的區(qū)域。
在如圖26所示的半導(dǎo)體器件210中和如圖28所示的半導(dǎo)體器件220中，諸如N型阱211和221等區(qū)域，或者有低濃度雜質(zhì)注入的LDD結(jié)構(gòu)層203，可以作為具有高電阻值的區(qū)域。
不過，在如圖26所示的半導(dǎo)體器件200中，由于有高濃度雜質(zhì)注入的N+擴(kuò)散層202直接位于沒有形成硅化物層的區(qū)域230a的下面，因此在半導(dǎo)體器件200中的每單位面積的電阻值較小。因此，如果制造的電阻器元件僅由具有小電阻值的區(qū)域組成，正如半導(dǎo)體器件200的例子一樣，則為了獲得預(yù)想的電阻值，必須將電阻器元件，也就是區(qū)域230a的面積，制造得大到能夠?qū)?yīng)于預(yù)想的電阻值，這樣不可能制造出具有小面積的半導(dǎo)體器件，結(jié)果才能很難滿足近年的按比例縮小半導(dǎo)體器件的需求。
在這一點上，如果電阻器元件由具有高電阻值的區(qū)域組成，正如如圖27所示的半導(dǎo)體器件210和如圖28所示的半導(dǎo)體器件220的例子一樣，而不像如圖28所示的半導(dǎo)體器件220的例子那樣，則有可能減少半導(dǎo)體器件的面積。不過，如果有由施加靜態(tài)電流所引起的大電流發(fā)生流動，則將存在電阻器元件本身容易崩潰的問題。
下面將參考圖29來講述這一問題。圖29A為一個橫截面視圖，示出了場氧化膜212和包圍組成如圖27所示的半導(dǎo)體器件210的場氧化膜212的區(qū)域。圖29B為一圖形，示出了對應(yīng)于如圖29A所示區(qū)域的位置與所施加的電壓之間的關(guān)系。
從圖29B中明顯可以看出，如果因施加靜態(tài)電流而導(dǎo)致大電流的流動，則在具有高電阻值的區(qū)域230b發(fā)生從V1到V2的快速壓降。結(jié)果，在具有高電阻值的區(qū)域230b中以集中的方式產(chǎn)生局部熱量。特別是，為了減少半導(dǎo)體器件的面積，所形成的具有高電阻值的區(qū)域230b具有小的面積，因此，每單位面積上產(chǎn)生的熱量就很大了。因此，電阻器元件本身發(fā)生熱崩潰的概率就會很大。

發(fā)明內(nèi)容
基于上面所述，本發(fā)明的一個目標(biāo)是提出半導(dǎo)體保護(hù)元件和半導(dǎo)體器件，其中在沒有增加半導(dǎo)體器件面積的情況下，在具有高電阻值的區(qū)域甚至當(dāng)施加靜態(tài)電流時，也沒有熱量以集中的方式產(chǎn)生，以及用于制造半導(dǎo)體保護(hù)元件和半導(dǎo)體器件的方法。
根據(jù)本發(fā)明的第一個方面，提出了半導(dǎo)體保護(hù)元件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域和一對具有第二雜質(zhì)濃度的第二區(qū)域，其雜質(zhì)濃度高于第一區(qū)域的雜質(zhì)濃度；硅化物層，每個硅化物層的形成均是以與每一個第二區(qū)域的表面相接觸的方式；其中第一區(qū)域具有不為硅化物層所覆蓋的第一表面區(qū)域，第二區(qū)域具有不為硅化物層所覆蓋的第二表面區(qū)域，并且第一表面區(qū)域被夾于兩個第二表面區(qū)域之間；其中每一個硅化物層的形成均是以每一個第二表面區(qū)域以連續(xù)的方式與第一表面區(qū)域相接觸并且暴露出每一個第二表面區(qū)域的方式；以及其中每一個硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，每一個第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
例如，具有高電阻值的區(qū)域與具有中間電阻值的區(qū)域暴露于半導(dǎo)體襯底的表面上。因此，半導(dǎo)體保護(hù)元件的電阻值根據(jù)位置在各個階段都有變化，并且在具有高電阻值的區(qū)域沒有產(chǎn)生集中的熱量。結(jié)果，與其中通過使用具有高電阻值的區(qū)域形成電阻器元件的現(xiàn)有半導(dǎo)體保護(hù)元件的例子相比較，增加了對靜電崩潰的抵抗。而且，電阻器元件由三種電阻區(qū)域組成，包括具有高電阻值的區(qū)域，具有中間電阻值的區(qū)域，以及具有低電阻值的區(qū)域，并且因此甚至在較小區(qū)域的情況下也能夠獲得預(yù)想的抵抗，并且在當(dāng)與其中的電阻器元件由具有低電阻值或中間電阻值的區(qū)域組成時的半導(dǎo)體保護(hù)元件的例子相比較時，能夠減少半導(dǎo)體保護(hù)元件的整個區(qū)域。這樣，由于三種電阻區(qū)域是以混合的方式存在的，因此電阻器元件或靜電保護(hù)電路盡管具有小的區(qū)域，也能夠具有對靜電崩潰的高抵抗。
根據(jù)本發(fā)明的第二個方面，提出了半導(dǎo)體保護(hù)元件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域和一對具有第二雜質(zhì)濃度的第二區(qū)域，其雜質(zhì)濃度高于第一區(qū)域的雜質(zhì)濃度；以及硅化物層，每個硅化物層的形成部分地是以與第二區(qū)域表面相接觸的方式；其中第一區(qū)域具有暴露于半導(dǎo)體襯底表面的第一暴露區(qū)域，并且形成了每一個硅化物層以便具有第二暴露區(qū)域，在其中每一個第二區(qū)域以連續(xù)與第一暴露區(qū)域相接觸的方式部分地暴露于半導(dǎo)體襯底的表面；其中第一暴露區(qū)域被夾在兩個第二區(qū)域的中間；以及其中每一個硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，在第二區(qū)域中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第一區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第三個方面，提出了半導(dǎo)體保護(hù)元件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域和一對具有第二雜質(zhì)濃度的第二區(qū)域，其雜質(zhì)濃度高于第一區(qū)域的雜質(zhì)濃度；其中第一區(qū)域由阱區(qū)域組成；其中在第一區(qū)域上形成了具有比第一雜質(zhì)濃度高和比第二雜質(zhì)濃度低的第三雜質(zhì)濃度的第三區(qū)域；其中第三區(qū)域被夾于兩個第二區(qū)域中間，組成了暴露于半導(dǎo)體襯底表面的第一暴露區(qū)域，并且第三區(qū)域和第二區(qū)域在半導(dǎo)體襯底的表面上相互重疊；
其中每一個硅化物層的形成是為了具有第二暴露區(qū)域，在其中每一個第二暴露區(qū)域以便于連續(xù)與第一暴露區(qū)域相接觸的方式部分地暴露于半導(dǎo)體襯底的表面；以及其中每一個硅化物層組成具有相對低的電阻值的低電阻區(qū)域，在第二區(qū)域中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第三區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
在前面的第一、第二和/或第三個方面中的一個優(yōu)選模式，是在第一表面區(qū)域或第一暴露區(qū)域上形成場氧化膜。
一個優(yōu)選模式是第一區(qū)域由阱區(qū)域構(gòu)成。
此外，一個優(yōu)選模式是在半導(dǎo)體襯底的表面上形成第一區(qū)域，并且是以第一區(qū)域和第二區(qū)域在半導(dǎo)體襯底的表面上相互重疊的方式。
此外，一個優(yōu)選模式是當(dāng)假設(shè)在半導(dǎo)體襯底上形成阱區(qū)域時，第一區(qū)域的第一雜質(zhì)濃度高于阱區(qū)域的雜質(zhì)濃度。
一個優(yōu)選模式是在第一表面區(qū)域或第一暴露區(qū)域上形成柵極結(jié)構(gòu)。
一個優(yōu)選模式是第二個第一暴露區(qū)域所具有的表面長度等于或大于第一個暴露區(qū)域的表面長度。
一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第二區(qū)域的深度。
根據(jù)本發(fā)明的第四個方面，提出了用于制造半導(dǎo)體保護(hù)元件的方法，包括
第一步，將雜質(zhì)注入半導(dǎo)體襯底，以便形成具有第一雜質(zhì)濃度的第一區(qū)域；第二步，在半導(dǎo)體襯底的表面上形成具有比第一區(qū)域兩側(cè)上的第一雜質(zhì)濃度高的第二雜質(zhì)濃度的一對第二區(qū)域；以及第三步，形成與第二區(qū)域表面相接觸的硅化物層；其中在第三步，以第一區(qū)域具有不為硅化物層所覆蓋的第一表面區(qū)域的方式形成了每一個硅化物層，并且第二區(qū)域具有不為硅化物層所覆蓋的第二表面區(qū)域，并且第一表面區(qū)域被夾于兩個第二表面區(qū)域之間；以及其中每一個硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，每一個第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第五個方面，提出了用于制造半導(dǎo)體保護(hù)元件的方法，包括第一步，將雜質(zhì)注入半導(dǎo)體襯底，以便形成具有第一雜質(zhì)濃度的第一區(qū)域；第二步，形成具有比暴露于所述第一區(qū)域中的第一暴露區(qū)域兩側(cè)上以及所述半導(dǎo)體襯底的表面上的第一雜質(zhì)濃度高的第二雜質(zhì)濃度的一對第二區(qū)域；以及第三步，形成與第二區(qū)域表面相接觸的每一個硅化物層，以便每一個第二區(qū)域部分地連續(xù)暴露于半導(dǎo)體襯底的表面，以便與第一區(qū)域的第一暴露區(qū)域相接觸；其中每一個硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，在第二區(qū)域中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第一區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第六個方面，提出了用于制造半導(dǎo)體保護(hù)元件的方法，包括
第一步，將雜質(zhì)注入半導(dǎo)體襯底，以便形成具有第一雜質(zhì)濃度的第一區(qū)域；第二步，在半導(dǎo)體襯底的表面上以第三區(qū)域和第一區(qū)域在半導(dǎo)體襯底的表面上相互重疊的方式，形成具有比第一雜質(zhì)濃度高的第三雜質(zhì)濃度的第三區(qū)域；第三步，形成具有比暴露于所述第三區(qū)域中的第一暴露區(qū)域兩側(cè)上以及半導(dǎo)體襯底的表面上的所述第三區(qū)域的雜質(zhì)濃度高的第二雜質(zhì)濃度的一對第二區(qū)域；第四步，形成與第二區(qū)域表面相接觸的每一個硅化物層，以便每一個第二區(qū)域部分地連續(xù)暴露于半導(dǎo)體襯底的表面，以便與第一區(qū)域的第一暴露區(qū)域相接觸；其中每一個硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，在第二區(qū)域中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第三區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
在前面的第四、第五和/或第六個方面中的一個優(yōu)選模式，是每一個第二區(qū)域與第一區(qū)域在半導(dǎo)體襯底表面上相互重疊。
此外，一個優(yōu)選模式是當(dāng)假設(shè)在半導(dǎo)體襯底上形成阱區(qū)域時，第一區(qū)域的第一雜質(zhì)濃度高于阱區(qū)域的雜質(zhì)濃度。
此外，一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第一暴露區(qū)域的表面長度。
此外，一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第二區(qū)域的深度。
根據(jù)本發(fā)明的第七個方面，提出了半導(dǎo)體器件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域以及第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，其中每一個都具有比第一區(qū)域雜質(zhì)濃度高的第二雜質(zhì)濃度；硅化物層，每一個是以與第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的形式形成的；源極和漏極中的一個，形成于其中一個硅化物層上，該硅化物層的形成是以與第一個“第二區(qū)域”的表面相接觸的方式；柵極，構(gòu)造于以與第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式所形成的各硅化物層之間；以及源極和漏極中的另一個，形成于另外一個硅化物層上，該硅化物層的形成是以與第三個“第二區(qū)域”的表面相接觸的方式；其中第一區(qū)域、第二個“第二區(qū)域”和第三個“第二區(qū)域”分別具有第一表面區(qū)域、第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”，它們均位于各硅化物層之間，這些硅化物層的形成是以與第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的方式，并且它們均不為這些硅化物層所覆蓋；其中第一表面區(qū)域是以被夾于第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”之間的方式形成的；其中每一個硅化物層的制作方式是，形成第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”，以便于與第一表面區(qū)域相接觸和便于暴露第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”；其中每一個硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，每一個第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第八個方面，提出的半導(dǎo)體器件包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域以及第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，其中每一個都具有比第一區(qū)域雜質(zhì)濃度高的第二雜質(zhì)濃度；硅化物層，每一個是以與第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的方式形成的；
源極和漏極中的一個，形成于其中一個硅化物層上，該硅化物層的形成是以與第一個“第二區(qū)域”的表面相接觸的方式；柵極，構(gòu)造于以與第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式所形成的各硅化物層之間；以及源極和漏極中的另一個，形成于另外一個硅化物層上，該硅化物層的形成是以與第三個“第二區(qū)域”的表面相接觸的方式；其中第一區(qū)域在位于第二個“第二區(qū)域”和第三個“第二區(qū)域”之間的半導(dǎo)體襯底表面上具有第一暴露區(qū)域；其中每一個硅化物層的形成是以第二個“第二區(qū)域”和第三個“第二區(qū)域”連續(xù)地與第二暴露區(qū)域相接觸的方式來具有第二暴露區(qū)域的；其中第一暴露區(qū)域被夾于第二個“第二區(qū)域”和第三個“第二區(qū)域”之間；其中每一個硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在第二個“第二區(qū)域”和第三個“第二區(qū)域”中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第一區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第九個方面，提出的半導(dǎo)體器件包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域以及第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”和第三區(qū)域，其中第二區(qū)域的每一個都具有比第一區(qū)域雜質(zhì)濃度高的第二雜質(zhì)濃度，并且第三區(qū)域具有比第一雜質(zhì)濃度高和比第二雜質(zhì)濃度低的雜質(zhì)濃度；硅化物層，每一個是以與第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的方式形成的；源極和漏極中的一個，形成于其中一個硅化物層上，該硅化物層的形成是以與第一個“第二區(qū)域”的表面相接觸的方式；柵極，構(gòu)造于以與第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式所形成的各硅化物層之間；以及源極和漏極中的另一個，形成于另外一個硅化物層上，該硅化物層的形成是以與第三個“第二區(qū)域”的表面相接觸的方式；其中第一區(qū)域由阱區(qū)域構(gòu)成；其中第三區(qū)域形成于第一區(qū)域上；其中第三區(qū)域構(gòu)成暴露于位于第二個“第二區(qū)域”和第三個“第二區(qū)域”之間的半導(dǎo)體襯底表面上的第一暴露區(qū)域，并且第三區(qū)域和第二區(qū)域在半導(dǎo)體襯底表面上相互重疊；其中每一個硅化物層的形成是以第二個“第二區(qū)域”和第三個“第二區(qū)域”連續(xù)地與第一暴露區(qū)域相接觸的方式來具有第二暴露區(qū)域的；其中每一個硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在第二個“第二區(qū)域”和第三個“第二區(qū)域”中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第一區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
在前面的第七、第八和/或第九個方面中的一個優(yōu)選模式，是在第一表面區(qū)域或第一暴露區(qū)域上形成場氧化膜。
此外，一個優(yōu)選模式是在第一表面區(qū)域或第一暴露區(qū)域上形成柵極結(jié)構(gòu)。
此外，一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第一暴露區(qū)域的表面長度。
此外，一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第二區(qū)域的深度。
根據(jù)本發(fā)明的第十個方面，提出了用于制造半導(dǎo)體器件的方法，包括第一步，將雜質(zhì)注入半導(dǎo)體襯底，以便形成具有第一雜質(zhì)濃度的第一區(qū)域；
第二步，在半導(dǎo)體襯底上形成第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，每一個均具有比第一雜質(zhì)濃度高的雜質(zhì)濃度，并且在半導(dǎo)體襯底表面上的第一區(qū)域兩側(cè)，形成第二個“第二區(qū)域”和第三個“第二區(qū)域”；第三步，形成硅化物層，硅化物層的形成是通過以第一區(qū)域具有不為硅化物層所覆蓋的第一表面區(qū)域，第二個“第二區(qū)域”和第三個“第二區(qū)域”具有不為硅化物層所覆蓋的第二表面區(qū)域，以及第一表面區(qū)域被夾于兩個第二表面區(qū)域之間的方式來與第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”中每一個的表面相接觸的方式；第四步，形成構(gòu)造于硅化物層之間的柵極，其中硅化物層的形成是以與第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式；第五步，將源極和漏極中的一個形成于硅化物層上，該硅化物層的形成是以與第一個“第二區(qū)域”的表面相接觸的方式，并且將源極和漏極中的另一個形成于硅化物層上，該硅化物層的形成是以與第三個“第二區(qū)域”的表面相接觸的方式；其中每一個硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，每一個第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第十一個方面，提出了用于制造半導(dǎo)體器件的方法，包括第一步，將雜質(zhì)注入半導(dǎo)體襯底，以便形成具有第一雜質(zhì)濃度的第一區(qū)域；第二步，在半導(dǎo)體襯底上形成第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，每一個均具有比第一雜質(zhì)濃度高的雜質(zhì)濃度，并且在第一暴露區(qū)域兩側(cè)的半導(dǎo)體襯底表面上，形成第二個“第二區(qū)域”和第三個“第二區(qū)域”，以便第一區(qū)域具有暴露于半導(dǎo)體襯底表面上的第一暴露區(qū)域；
第三步，形成與第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”中每一個的表面相接觸的硅化物層，以便于第二個“第二區(qū)域”和第三個“第二區(qū)域”能夠具有連續(xù)地與第一區(qū)域的第一暴露區(qū)域相接觸的第二暴露區(qū)域；第四步，形成構(gòu)造于硅化物層之間的柵極，其中硅化物層的形成是以與第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式；第五步，將源極和漏極中的一個形成于硅化物層上，該硅化物層的形成是以與第一個“第二區(qū)域”的表面相接觸的方式，并且將源極和漏極中的另一個形成于硅化物層上，該硅化物層的形成是以與第三個“第二區(qū)域”的表面相接觸的方式；其中每一個硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在第二區(qū)域中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第一區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
根據(jù)本發(fā)明的第十二個方面，提出了用于制造半導(dǎo)體器件的方法，包括第一步，將雜質(zhì)注入半導(dǎo)體襯底，以便形成具有第一雜質(zhì)濃度的第一區(qū)域；第二步，以第三區(qū)域和第一區(qū)域在半導(dǎo)體襯底表面上相互重疊的方式形成具有比第一雜質(zhì)濃度高的第三雜質(zhì)濃度的第三區(qū)域；第三步，在半導(dǎo)體襯底表面上形成第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，每一個都具有比第三區(qū)域中的第三雜質(zhì)濃度高的第二雜質(zhì)濃度，并且在第一暴露區(qū)域兩側(cè)的半導(dǎo)體襯底表面上形成第二個“第二區(qū)域”和第三個“第二區(qū)域”，以便第三區(qū)域具有暴露于半導(dǎo)體襯底表面上的第一暴露區(qū)域；第四步，形成與第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”中每一個的表面相接觸的硅化物層，以便于第二個“第二區(qū)域”和第三個“第二區(qū)域”能夠先后暴露出來，以便能夠與第一區(qū)域的第一暴露區(qū)域相接觸；第五步，形成構(gòu)造于硅化物層之間的柵極，其中硅化物層的形成是以與第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式；第六步，將源極和漏極中的一個形成于其中一個硅化物層上，該硅化物層的形成是以與第一個“第二區(qū)域”的表面相接觸的方式，并且將源極和漏極中的另一個形成于另外一個硅化物層上，該硅化物層的形成是以與第三個“第二區(qū)域”的表面相接觸的方式；其中每一個硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在第二區(qū)域中的每一個第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在第一區(qū)域中的第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
在前面的第十、第十一和/或第十二個方面中的一個優(yōu)選模式，是以第二區(qū)域和第一區(qū)域相互重疊的方式在半導(dǎo)體襯底表面上形成第二區(qū)域。
此外，一個優(yōu)選模式是當(dāng)假設(shè)在半導(dǎo)體襯底上形成阱區(qū)域時，第一區(qū)域的第一雜質(zhì)濃度高于阱區(qū)域的雜質(zhì)濃度。
此外，一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第二區(qū)域的深度。
此外，一個優(yōu)選模式是第二暴露區(qū)域的表面長度等于或大于第二區(qū)域的深度。
此外，一個優(yōu)選模式進(jìn)而包括在第一表面區(qū)域或第一暴露區(qū)域上形成場氧化膜這一步驟。
此外，一個優(yōu)選模式進(jìn)而包括在第一表面區(qū)域或第一暴露區(qū)域上形成柵極結(jié)構(gòu)這一步驟。
有了上述結(jié)構(gòu)，在圍繞著作為具有高電阻值區(qū)域的暴露區(qū)域的地方形成了作為具有中間電阻值區(qū)域的第二暴露區(qū)域，并且在圍繞著第二暴露區(qū)域的地方形成了作為具有低電阻值區(qū)域的硅化物層。因此，半導(dǎo)體保護(hù)元件的電阻值根據(jù)位置在各個階段都有變化，結(jié)果，在具有高電阻值的區(qū)域沒有產(chǎn)生集中的熱量。這樣，就可以增加對靜電崩潰的抵抗，而不像在現(xiàn)有半導(dǎo)體保護(hù)元件僅由具有高電阻值的區(qū)域組成的實例中那樣。
有了另一種結(jié)構(gòu)，電阻器元件由三種電阻區(qū)域組成，這三種區(qū)域包括具有高電阻值的區(qū)域(暴露區(qū)域)，具有中間電阻值的區(qū)域(第二暴露區(qū)域)，以及具有低電阻值的區(qū)域，并且因此能夠在與半導(dǎo)體保護(hù)元件相比較的較小面積里取得預(yù)想的電阻值，其中在半導(dǎo)體保護(hù)元件里，電阻器元件是由具有低電阻值的區(qū)域和具有中間電阻值的區(qū)域組成的，并且整個半導(dǎo)體保護(hù)元件的面積可以做得更小。
有了另一種結(jié)構(gòu)，可以以混合的方式形成三種電阻區(qū)域，對靜電放電(ESD)具有高抵抗的電阻器元件或靜電保護(hù)電路甚至能夠在更小的區(qū)域中形成。


通過下面的講述并結(jié)合附圖，本發(fā)明的上述和其他目標(biāo)、優(yōu)勢和特征將會更加顯而易見。
圖1為橫截面圖，圖示了根據(jù)本發(fā)明第一實施例的半導(dǎo)體保護(hù)元件；圖2為一圖形，圖示了在根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的橫截面視圖中所示出的各個位置與施加于每一個位置的電壓之間的關(guān)系；
圖3A示出了在現(xiàn)有半導(dǎo)體保護(hù)元件中的電流路徑；圖3B示出了在根據(jù)第一實施例的半導(dǎo)體保護(hù)元件中的電流路徑；圖4A為一圖形，示出了在現(xiàn)有半導(dǎo)體保護(hù)元件中和在根據(jù)第一實施例的半導(dǎo)體保護(hù)元件中的電流與漏電壓之間的關(guān)系曲線；圖4B示出了根據(jù)第一實施例的半導(dǎo)體保護(hù)元件和現(xiàn)有半導(dǎo)體保護(hù)元件的等效電路圖，它們各自包含有靜電保護(hù)元件；圖5為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖6為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖7為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖8為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖9為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖10為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖11為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖12為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖13為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖14為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖15為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖16為橫截面視圖，示出了根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件的制造過程；圖16為橫截面視圖，示出了根據(jù)本發(fā)明的第一實施例的半導(dǎo)體保護(hù)元件；圖17為橫截面視圖，示出了根據(jù)本發(fā)明的第一實施例的具有半導(dǎo)體保護(hù)元件的半導(dǎo)體器件；圖18為橫截面視圖，示出了根據(jù)本發(fā)明的第二實施例的半導(dǎo)體保護(hù)元件；圖19為橫截面視圖，示出了根據(jù)本發(fā)明的第二實施例的具有半導(dǎo)體保護(hù)元件的半導(dǎo)體器件；圖20為橫截面視圖，示出了根據(jù)本發(fā)明的第三實施例的半導(dǎo)體保護(hù)元件；圖21為橫截面視圖，示出了根據(jù)本發(fā)明的第三實施例的具有半導(dǎo)體保護(hù)元件的半導(dǎo)體器件；圖22為橫截面視圖，示出了根據(jù)本發(fā)明的第四實施例的半導(dǎo)體保護(hù)元件；圖23為橫截面視圖，示出了根據(jù)本發(fā)明的第四實施例的具有半導(dǎo)體保護(hù)元件的半導(dǎo)體器件；圖24為橫截面視圖，示出了根據(jù)本發(fā)明的第五實施例的半導(dǎo)體保護(hù)元件；圖25為橫截面視圖，示出了根據(jù)本發(fā)明的第五實施例的具有半導(dǎo)體保護(hù)元件的半導(dǎo)體器件；圖26為橫截面視圖，示出了第一個現(xiàn)有半導(dǎo)體器件的結(jié)構(gòu)；圖27為橫截面視圖，示出了第二個現(xiàn)有半導(dǎo)體器件的結(jié)構(gòu)；圖28為橫截面視圖，示出了第三個現(xiàn)有半導(dǎo)體器件的結(jié)構(gòu)；圖29A為橫截面視圖，示出了場氧化膜和圍繞著構(gòu)成如圖27所示半導(dǎo)體器件的場氧化膜的區(qū)域；圖29B為一圖形，示出了對應(yīng)于如圖29A中所示區(qū)域的位置與所施加的電壓之間的關(guān)系。
具體實施例方式
下面將使用多種實施例并參考附圖，來進(jìn)一步詳細(xì)講述實施本發(fā)明的最好模式。
第一實施例圖1為橫截面圖，圖示了根據(jù)本發(fā)明第一實施例的半導(dǎo)體保護(hù)元件10。
根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10包括P型半導(dǎo)體襯底11和形成于P型半導(dǎo)體襯底11之上的硅化物層12。
在P型半導(dǎo)體襯底11中，N型阱13作為具有第一雜質(zhì)濃度的第一區(qū)域，一對N+擴(kuò)散層14和14均作為具有第二雜質(zhì)濃度的第二區(qū)域，其中第一雜質(zhì)濃度為相對較低的雜質(zhì)濃度，而第二雜質(zhì)濃度要高于第一雜質(zhì)濃度。作為第一區(qū)域的N型阱13，具有不為硅化物層12所覆蓋的第一表面區(qū)域，并且均作為第二區(qū)域的兩個N+擴(kuò)散層14和14具有不為硅化物層12所覆蓋的第二表面區(qū)域。在N型阱13上形成的第一表面區(qū)域作為第一暴露區(qū)域13R，暴露于P型半導(dǎo)體襯底11的表面上，并且在N+擴(kuò)散層14上以圍繞/夾住第一暴露區(qū)域13R這樣一種方式形成的兩個第二表面區(qū)域作為第二暴露區(qū)域14R，暴露于P型半導(dǎo)體襯底11的表面上。
每一個硅化物層12，以兩個N+擴(kuò)散層14中的每一個部分地構(gòu)成先后被暴露的第二暴露區(qū)域14R中的每一個，以便與第一暴露區(qū)域13R相接觸的這種方式，形成于作為第二區(qū)域的兩個N+擴(kuò)散層14中的每一個上。
(N型阱13的)第一雜質(zhì)濃度的一個例子和(N+型阱14的)第二雜質(zhì)濃度的一個例子如下面所示第一雜質(zhì)濃度1×1013～2×1013(cm-2)第二雜質(zhì)濃度1×1015～6×1015(cm-2)
而且，第一暴露區(qū)域13R和第二暴露區(qū)域14R的形成能夠使位于P型半導(dǎo)體襯底11表面上的第二暴露區(qū)域14R的所有長度(下面將其稱為表面長度)2W不小于位于P型半導(dǎo)體襯底11表面上的第一暴露區(qū)域13R的長度S(表面長度)。也就是說，第二暴露區(qū)域14R的表面長度2W幾乎等于第一暴露區(qū)域的13R的表面長度S，或者第二暴露區(qū)域14R的表面長度2W大于第一暴露區(qū)域13R的表面長度S。
也就是說，2W≈S或2W＞S。
當(dāng)施加ESD脈沖，就產(chǎn)生了焦耳熱。為了防止因焦耳熱而導(dǎo)致的崩潰，有必要使焦耳熱分布在更大的面積上。本發(fā)明的發(fā)明人進(jìn)行的實驗和分析結(jié)果表明，與傳統(tǒng)使用的相比，有必要將熱生成面積加倍，并且與傳統(tǒng)使用的相比，有必要將電阻器元件的崩潰電阻加倍。
在如圖27所示的半導(dǎo)體器件210中，熱量產(chǎn)生于具有高電阻值的區(qū)域230b。如果將具有高電阻值的區(qū)域230b的長度定義為“S”，則熱生成區(qū)域的長度也為“S”。
另一方面，在圖1中第一實施例的半導(dǎo)體保護(hù)元件10中，熱生成區(qū)域為第二暴露區(qū)域(每一個區(qū)域均具有中間電阻值)14R和第一暴露區(qū)域(具有高電阻值的區(qū)域)13R。也就是說，熱生成區(qū)域的長度為(2W+S)。因此，通過設(shè)定使第二暴露區(qū)域(具有中間電阻值的區(qū)域)的長度2W幾乎等于或大于第一暴露區(qū)域(具有高電阻值的區(qū)域)的長度S，則可以滿足表達(dá)式2W+S≈2S或2W+S＞2S。結(jié)果，與傳統(tǒng)使用的相比，熱生成區(qū)域面積可以加倍。
而且，形成的每一個第二暴露區(qū)域14R的表面長度W將等于或大于N+擴(kuò)散層14的深度D。也就是說，W≥D。
圖3A為一概略圖，示出了在現(xiàn)有半導(dǎo)體保護(hù)元件(構(gòu)成半導(dǎo)體器件210)中的電流路徑長度L1’，圖3B為一概略圖，示出了根據(jù)本發(fā)明第一實施例的半導(dǎo)體保護(hù)元件10中的電流路徑長度L2’。
如圖3B所示，在第一實施例的半導(dǎo)體保護(hù)元件10中的具有中間電阻值14R的區(qū)域中，電流沿著箭頭X2流動。
因此，流經(jīng)具有中間電阻值的區(qū)域14R的電流路徑長度L2’可以表達(dá)為如下方程L2’＝2×(W2+D2)1/2另一方面，甚至在現(xiàn)有的半導(dǎo)體保護(hù)元件中，也不會發(fā)生電流根本不流經(jīng)N+擴(kuò)散層202的情況，并且可以想見，在電流流經(jīng)具有低電阻值的區(qū)域的過程中，一些電流沿著箭頭X1流經(jīng)N+擴(kuò)散層202。在這種情況下，得出電流路徑L1’如下L1’＝2×D如果第二暴露區(qū)域(具有中間電阻值的區(qū)域)14R的表面長度W遠(yuǎn)小于N+擴(kuò)散層14的長度D(W＜＜D)，則得出的長度L2’如下L2’＝2×(W2+D2)1/2＝2×(D2)1/2＝2×D＝L1’也就是說，當(dāng)W＜＜D時，電流路徑的長度L2’等于現(xiàn)有半導(dǎo)體保護(hù)元件中的電流路徑的長度L1’，并且因此，根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10僅能獲取的電阻值等于在現(xiàn)有半導(dǎo)體保護(hù)元件中獲得的電阻值。
正因為此，通過設(shè)定W≥D，流經(jīng)N+擴(kuò)散層14的電流路徑的長度可以做得大于在現(xiàn)有半導(dǎo)體保護(hù)元件中使用的長度，并且因此，能夠獲得的崩潰電阻大于在現(xiàn)有半導(dǎo)體保護(hù)元件中所獲得的電阻值。
在第一實施例的半導(dǎo)體保護(hù)元件10中，每一個硅化物層12作為具有低電阻值的區(qū)域，每一個第二暴露區(qū)域14R在每一個N+擴(kuò)散層14中作為具有中間電阻值的區(qū)域，并且在N型阱13中的第一暴露區(qū)域13R作為具有高電阻值的區(qū)域。
圖2為一圖形，圖示了在根據(jù)圖1中第一實施例的半導(dǎo)體保護(hù)元件10的橫截面視圖中所示出的各個位置與施加于每一個位置的電壓之間的關(guān)系，對應(yīng)于圖29B中示出的傳統(tǒng)半導(dǎo)體保護(hù)元件的相同關(guān)系的圖。
如圖2所示，與現(xiàn)有的半導(dǎo)體保護(hù)元件(圖29B)的實例一樣，電壓降發(fā)生在作為具有中間電阻值的區(qū)域的第二暴露區(qū)域14R中和作為具有高電阻值的區(qū)域的第一暴露區(qū)域13R中。不過，在圖29B所示的圖形中，電壓降的梯度為常數(shù)，然而在圖2所示的圖形中，在作為具有中間電阻值的區(qū)域的每一個第二暴露區(qū)域14R中的電壓降的梯度θ1與在作為具有高電阻值的區(qū)域的每一個第一暴露區(qū)域13R中的電壓降的梯度θ2不同。特別是，在作為具有中間電阻值的區(qū)域的每一個第二暴露區(qū)域14R中的電壓降的梯度θ1要小于在作為具有高電阻值的區(qū)域的每一個第一暴露區(qū)域13R中的電壓降的梯度θ2。
這樣，由于在每一個第二暴露區(qū)域14R中的電壓降的梯度θ1和在每一個第一暴露區(qū)域13R中的電壓降的梯度θ2互不相同，因此在半導(dǎo)體保護(hù)元件10中V1到V2的電壓降所產(chǎn)生的熱生成區(qū)域，將比在現(xiàn)有的半導(dǎo)體保護(hù)元件中V1到V2的電壓降所產(chǎn)生的熱生成區(qū)域大。若考慮替換一個一維數(shù)值，即上述電壓降的長度，當(dāng)在現(xiàn)有的半導(dǎo)體保護(hù)元件中的熱生成區(qū)域的長度為L1，在第一實施例的半導(dǎo)體保護(hù)元件10中的熱生成區(qū)域的長度為L2時，由于電阻區(qū)域的梯度θ1不同于電阻區(qū)域的梯度θ2，則長度L2將大于長度L1。
正由于此，甚至當(dāng)在現(xiàn)有的半導(dǎo)體保護(hù)元件(構(gòu)成了半導(dǎo)體器件210)中的電壓降數(shù)值等于在第一實施例的半導(dǎo)體保護(hù)元件10中的電壓降數(shù)值時，也就是說，當(dāng)現(xiàn)有半導(dǎo)體保護(hù)元件中的電壓降生成的熱量等于第一實施例的半導(dǎo)體保護(hù)元件10中的電壓降生成的熱量時，由于在第一實施例的半導(dǎo)體保護(hù)元件10中的熱生成區(qū)域大于現(xiàn)有半導(dǎo)體器件210中的熱生成區(qū)域，則在具有高電阻值的區(qū)域(第一暴露區(qū)域13R)中的集中熱生成可以得到抑制，并且可以取得的溫度升高比現(xiàn)有半導(dǎo)體保護(hù)元件(構(gòu)成了半導(dǎo)體器件210)中發(fā)生的溫度升高小。因此，可以防止在具有高電阻值的區(qū)域中因為產(chǎn)生熱而導(dǎo)致崩潰。
這樣，在根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10中，在圍繞著具有高電阻值的區(qū)域(第一暴露區(qū)域或第一表面區(qū)域13R)的地方形成了具有中間電阻值的區(qū)域(第二暴露區(qū)域或第二表面區(qū)域14R)，并且在圍繞著具有中間電阻值的區(qū)域(第二暴露區(qū)域或第二表面區(qū)域14R)的地方形成了具有低電阻值的區(qū)域(硅化物層12)。因此，根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10的阻值根據(jù)在半導(dǎo)體保護(hù)元件10內(nèi)部的每一個位置，在各個階段都有變化，并且在具有高電阻值的區(qū)域(第一暴露區(qū)域13R或第一表面區(qū)域13R)沒有產(chǎn)生集中的熱量。結(jié)果，在第一實施例的半導(dǎo)體保護(hù)元件10中，可以增加對靜電放電(ESD)的抵抗，不像在其中形成了由具有高電阻值的區(qū)域構(gòu)成的電阻器元件的現(xiàn)有半導(dǎo)體保護(hù)元件的實例中那樣。
而且，在根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10中，由于電阻器元件由包括具有高電阻值的區(qū)域(第一暴露區(qū)域或第一表面區(qū)域13R)，具有中間電阻值的區(qū)域(第二暴露區(qū)域或第二表面區(qū)域14R)，以及具有低電阻值的區(qū)域(硅化物層12)在內(nèi)的三種電阻區(qū)域組成，不像使用僅由具有低電阻值的區(qū)域或具有中間電阻值的區(qū)域構(gòu)成的電阻器元件的半導(dǎo)體保護(hù)元件的實例中那樣，因此甚至在能夠使半導(dǎo)體保護(hù)元件的整個面積變得更小的一個較小區(qū)域中，也有可能獲得預(yù)想的電阻值。
這樣，在根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10中，由于以混合的方式形成三種電阻區(qū)域，對靜電放電(ESD)具有高抵抗的電阻器元件或靜電保護(hù)電路甚至能夠在更小的區(qū)域中形成。
下面通過參考圖4A和圖4B，來講述對靜電放電(ESD)的抵抗的提高。
在圖4A中，曲線A1示出了不具有漏電阻值的保護(hù)元件的階躍恢復(fù)特性，曲線A2示出了在現(xiàn)有半導(dǎo)體器件210中所使用的半導(dǎo)體保護(hù)元件的階躍恢復(fù)特性，并且曲線A3示出了根據(jù)第一實施例在半導(dǎo)體器件110中所使用的半導(dǎo)體保護(hù)元件10的階躍恢復(fù)特性，其中電流[A]作為縱坐標(biāo)，漏電壓[V]作為橫坐標(biāo)。圖4B示出了包含有半導(dǎo)體保護(hù)元件的半導(dǎo)體器件的等效電路圖。
在如圖4B所示的例子中，保護(hù)元件由MOS(金屬氧化物半導(dǎo)體)晶體管組成。
如果作為保護(hù)元件的MOS晶體管崩潰了，則電流從漏極流到襯底上(點A)。
如圖4B所示，由于在漏極和襯底之間存在著襯底的寄生電阻，當(dāng)電流從漏極流到襯底時，發(fā)生一種被稱為“階躍恢復(fù)”的操作，其中襯底電勢上升，并且雙極晶體管Tr被打開(點B)。
之后，電流繼續(xù)流動，直到寄生雙極晶體管Tr或漏電阻器RD崩潰為止。
在階躍恢復(fù)操作之后發(fā)生的特性曲線旁溢是根據(jù)在寄生雙極晶體管Tr被打開時出現(xiàn)的電阻值和漏極的電阻值而確定的。
圖4A中的曲線A1為在漏極沒有電阻時所獲得的特性曲線，并且因此，曲線A1的坡度較抖。不過，由于電阻器與漏極相連，因此曲線A2和曲線A3的斜坡相對較緩。
如圖4A中的曲線A2所示，在現(xiàn)有的半導(dǎo)體保護(hù)元件中，由于在漏極的電阻器元件中局部生熱，因此與不存在漏電阻器的實例(曲線A1)相比較，此時的崩潰電流較小。
如圖4A中的曲線A3所示，在根據(jù)第一實施例的半導(dǎo)體保護(hù)元件10中，由于可以提高在電阻器元件中對崩潰的抵抗，因此崩潰電流值變得比現(xiàn)有半導(dǎo)體保護(hù)元件中的電流值大。提高崩潰電流值，也能夠提高對半導(dǎo)體本身靜電崩潰的抵抗。
圖5～16為橫截面視圖，示出了第一實施例的半導(dǎo)體保護(hù)元件10的制造過程。下面通過參考圖5～16，來講述第一實施例的半導(dǎo)體保護(hù)元件10的制造方法的一個例子。
首先，如圖5所示，具有特定圖案的光致抗蝕劑15形成于P型半導(dǎo)體襯底11的表面上。
下一步，如圖6所示，通過使用光致抗蝕劑15將低濃度的N型雜質(zhì)注入P型半導(dǎo)體襯底11作為掩模，就形成了作為第一雜質(zhì)濃度的第一區(qū)域的N型阱13。
之后，如圖7所示，去除了P型半導(dǎo)體襯底11上的光致抗蝕劑15。
下一步，如圖8所示，在P型半導(dǎo)體襯底11的表面上形成具有用于形成作為第二區(qū)域的N+擴(kuò)散層14的圖案的光致抗蝕劑16。
然后，如圖9所示，通過使用光致抗蝕劑16作為掩模將高濃度的N型雜質(zhì)注入P型半導(dǎo)體襯底11，在N型阱13內(nèi)就形成了作為具有雜質(zhì)濃度高于第一雜質(zhì)濃度的第二區(qū)域的N+擴(kuò)散層14。
之后，如圖10所示，去除了P型半導(dǎo)體襯底11上的光致抗蝕劑16。在這一階段，N型阱13具有第一暴露區(qū)域(或第一表面區(qū)域)13R，暴露于P型半導(dǎo)體襯底11的表面上，并且形成時被夾于兩個N+擴(kuò)散層14中。
接下來，如圖11所示，硅氧化膜17形成于P型半導(dǎo)體襯底11的整個表面上。
然后，如圖12所示，在硅氧化膜17上形成具有用于形成第一暴露區(qū)域(或第一表面區(qū)域)13R和第二暴露區(qū)域(或第二表面區(qū)域)14R的圖案的光致抗蝕劑18。
接下來，如圖13所示，使用光致抗蝕劑18作為掩模來蝕刻硅氧化膜17。
之后，如圖14所示，去除了硅氧化膜17上的光致抗蝕劑18。
下一步，如圖15所示，通過濺射的方法將金屬膜淀積于P型半導(dǎo)體襯底11和硅氧化膜17的整個表面。然后，通過熱處理使P型半導(dǎo)體襯底11和硅氧化膜17上的金屬膜與硅發(fā)生反應(yīng)，形成硅化物層12。
然后，如圖16所示，通過蝕刻處理將硅氧化膜17和硅氧化膜17上的硅化物層12去除。在這一實例中，盡管在蝕刻處理時通過化學(xué)反應(yīng)去除了硅氧化膜17上的金屬膜，但是通過金屬和硅發(fā)生反應(yīng)所產(chǎn)生的硅化物層12不能通過蝕刻被輕易地去除，并且在P型半導(dǎo)體襯底11上只有硅化物層12駐留下來。
通過上述處理，就形成了如圖1所示的第一實施例的半導(dǎo)體保護(hù)元件10。
圖17為橫截面視圖，示出了具有第一實施例的半導(dǎo)體保護(hù)元件10的半導(dǎo)體器件110。而且在圖17中，與圖1的半導(dǎo)體保護(hù)元件10中具有相同功能的部件被分配了相同的參考號。
在半導(dǎo)體器件110中，在P型半導(dǎo)體襯底11上形成了第一N+擴(kuò)散層14A，第二N+擴(kuò)散層14B，以及第三N+擴(kuò)散層14C，在第一N+擴(kuò)散層14A上形成了第一硅化物層12A，在第二N+擴(kuò)散層14B上形成了第二硅化物層12B，并且在第三N+擴(kuò)散層14C上形成了第三硅化物層12C。
如圖17所示的半導(dǎo)體器件110由P型半導(dǎo)體襯底11，N型阱13，第二N+擴(kuò)散層14B和第三N+擴(kuò)散層14C(這兩個N+擴(kuò)散層14B和14C對應(yīng)于圖5～16中所示的N+擴(kuò)散層14)，第二硅化物層12B和第三硅化物層12C(這兩個硅化物層12B和12C對應(yīng)于圖5～16中所示的硅化物層12)組成。
第一硅化物層12A，不像第二硅化物層12B和第三硅化物層12C的實例那樣，覆蓋了第一N+擴(kuò)散層14A的整個表面。
源極111形成于第一硅化物層12A上，并且漏極112形成于第三硅化物層12C上。
所提供的柵極結(jié)構(gòu)中，柵絕緣膜113形成于第一硅化物層12A和第二硅化物層12B之間的P型半導(dǎo)體襯底11上，柵極114形成于柵絕緣膜113上，并且側(cè)壁115形成于圍繞著柵絕緣膜113和柵極114的地方。
而且，在圍繞著柵絕緣膜113的地方和在P型半導(dǎo)體襯底11的表面上，形成了LDD結(jié)構(gòu)的區(qū)域116。
半導(dǎo)體器件110由于具有第一實施例的半導(dǎo)體保護(hù)元件10的結(jié)構(gòu)，因此具有第一實施例的半導(dǎo)體保護(hù)元件10所提供的效能。也就是說，在半導(dǎo)體器件110中，由于半導(dǎo)體保護(hù)元件10具有三種以混合狀態(tài)表示的電阻區(qū)域，因此甚至能夠在較小的區(qū)域中形成對靜電放電(ESD)具有高抵抗的電阻器元件或靜電保護(hù)電路。
下面將講述半導(dǎo)體器件110的制造方法的一個例子。
首先，按照如圖5～7所示的處理過程，在P型半導(dǎo)體襯底11上形成N型阱13。
下一步，通過照相平版和干蝕刻的方式，在P型半導(dǎo)體襯底11上形成柵絕緣膜113和柵極114。
然后，通過使用柵極114作為掩模，將N型雜質(zhì)注入P型半導(dǎo)體襯底11上，以形成LDD結(jié)構(gòu)的區(qū)域116。
下一步，在圍繞著柵絕緣膜113和柵極114的地方形成側(cè)壁115。
然后，通過如圖8～10所示的相同處理，形成第一、第二和第三N+擴(kuò)散層14A、14B和14C。這里，當(dāng)形成第一和第二N+擴(kuò)散層14A和14B時，使用柵極114和側(cè)壁115作為掩模。
下一步，通過與圖11～16同樣的處理，在第一、第二和第三N+擴(kuò)散層14A、14B和14C上分別形成第一、第二和第三硅化物層12A、12B和12C。這里，當(dāng)形成第一和第二硅化物層12A和12B時，使用柵極114和側(cè)壁115作為掩模。
然后，通過照相平版和干蝕刻的方式，在第一硅化物層12A上形成源極111，并且在第三硅化物層12C上形成漏極112。
通過上述處理，就形成了如圖17中所示的半導(dǎo)體器件110。
而且，在上述實施例中，半導(dǎo)體保護(hù)元件10的制作使用了N溝道MOS晶體管，不過，通過改變每一個襯底11和其他部件的導(dǎo)電類型，可以通過使用P溝道MOS晶體管來配置根據(jù)實施例的半導(dǎo)體保護(hù)元件10。
進(jìn)而，制作了第一實施例的半導(dǎo)體保護(hù)元件10，作為在P型半導(dǎo)體襯底上的元件，不過，也可以將其制作為在N型半導(dǎo)體襯底或SOI(絕緣硅)上的元件。
第二實施例圖18為橫截面視圖，示出了根據(jù)本發(fā)明的第二實施例的半導(dǎo)體保護(hù)元件20。
第二實施例所示的半導(dǎo)體保護(hù)元件20的第一區(qū)域中的結(jié)構(gòu)與圖1中第一實施例所示的半導(dǎo)體保護(hù)元件10的第一區(qū)域中的結(jié)構(gòu)不同。
在第一實施例的半導(dǎo)體保護(hù)元件10中，第一區(qū)域僅由N型阱13構(gòu)成。不過，在第二實施例的半導(dǎo)體保護(hù)元件20中，第一區(qū)域則由N型阱13和作為第三區(qū)域的LDD結(jié)構(gòu)區(qū)域21構(gòu)成，形成的方式是LDD結(jié)構(gòu)區(qū)域和N型阱相互重疊。在作為第三區(qū)域的LDD結(jié)構(gòu)區(qū)域21中的雜質(zhì)濃度要高于在N型阱13中的雜質(zhì)濃度，并且要低于在N+擴(kuò)散層14中的雜質(zhì)濃度。因此，組成具有高電阻值的的區(qū)域的第一暴露區(qū)域13R，是由LDD結(jié)構(gòu)區(qū)域21組成的。在P型半導(dǎo)體襯底11的表面上，LDD結(jié)構(gòu)區(qū)域21、N型阱13和N+擴(kuò)散層14彼此重疊。
在LDD結(jié)構(gòu)區(qū)域21中的雜質(zhì)濃度為，例如，4×1013(cm-2)～4×1014(cm-2)。
這樣，第二實施例的半導(dǎo)體保護(hù)元件20的結(jié)構(gòu)就與第一實施例的半導(dǎo)體保護(hù)元件10的結(jié)構(gòu)一樣，區(qū)別只是兩者第一區(qū)域中的結(jié)構(gòu)相互不同。在圖20中，與圖1中半導(dǎo)體保護(hù)元件10的部件具有相同功能的部件被標(biāo)以相同的標(biāo)號。
當(dāng)將N型阱13中的雜質(zhì)濃度與LDD結(jié)構(gòu)區(qū)域21中的雜質(zhì)濃度進(jìn)行比較時，LDD結(jié)構(gòu)區(qū)域21中的雜質(zhì)濃度一般大于N型阱13中的雜質(zhì)濃度。因此，在LDD結(jié)構(gòu)區(qū)域21中每單位長度的電阻值要小于N型阱13中每單位長度的電阻值，LDD結(jié)構(gòu)區(qū)域21的占用面積大于N型阱13中的占用面積，并且LDD結(jié)構(gòu)區(qū)域21中的電勢梯度要小于N阱13中的電勢梯度。因此，在第二實施例的半導(dǎo)體保護(hù)元件20中，由于LDD結(jié)構(gòu)區(qū)域21的結(jié)構(gòu)被加到第一實施例的半導(dǎo)體保護(hù)元件10的結(jié)構(gòu)上，因此可以獲得與第一實施例的半導(dǎo)體保護(hù)元件10相比較的對靜電電流的更大抵抗。
下面將講述第二實施例的半導(dǎo)體器件20的制造方法的一個例子。
首先，按照如圖5～7所示的處理過程，在P型半導(dǎo)體襯底11上形成N型阱13。
下一步，將N型雜質(zhì)注入到P型半導(dǎo)體襯底11中，然后在P型半導(dǎo)體襯底11的表面上形成LDD結(jié)構(gòu)區(qū)域21。
按照上述處理過程，通過執(zhí)行與第一實施例的半導(dǎo)體保護(hù)元件10中所使用的相同處理，最終完成了第一實施例的半導(dǎo)體保護(hù)元件20的制造。
圖19為橫截面視圖，示出了第二實施例的具有半導(dǎo)體保護(hù)元件20的半導(dǎo)體器件120。在圖19中，與圖17中半導(dǎo)體器件110的部件具有相同功能的部件被標(biāo)以相同的標(biāo)號。
在圖17的半導(dǎo)體器件110中，在第二硅化物層12B的較低位置，從柵絕緣膜113的終端(圖17中的右下端)到LDD結(jié)構(gòu)區(qū)域與N型阱13相互不重疊的點處，形成了LDD結(jié)構(gòu)區(qū)域116。不過，在半導(dǎo)體器件120中，LDD結(jié)構(gòu)區(qū)域21和N型阱13是完全相互重疊的。除了這一點以外，半導(dǎo)體器件120與圖17中的半導(dǎo)體器件110具有同樣的結(jié)構(gòu)。
半導(dǎo)體器件120由于具有第二實施例的半導(dǎo)體保護(hù)元件20的結(jié)構(gòu)，因此能夠提供由第二實施例的半導(dǎo)體保護(hù)元件20所獲得的效果。
下面將講述半導(dǎo)體器件120的制造方法的一個例子。
為了制造半導(dǎo)體器件120，需要改變在圖17所示的半導(dǎo)體器件110中所使用的LDD結(jié)構(gòu)區(qū)域116的長度。通過使用與半導(dǎo)體器件110相同的處理過程，可以通過僅改變LDD結(jié)構(gòu)區(qū)域116的長度而不改變其他處理過程來獲得半導(dǎo)體器件120。
而且，在上述實施例中，半導(dǎo)體保護(hù)元件20的制作使用了N溝道MOS晶體管，不過，通過調(diào)換襯底11和其他部件的導(dǎo)電類型，可以通過使用P溝道MOS晶體管來制作實施例的半導(dǎo)體保護(hù)元件20。
進(jìn)而，制作了第二實施例的半導(dǎo)體保護(hù)元件20，作為在P型半導(dǎo)體襯底上的元件，不過，也可以將其制作為在N型半導(dǎo)體襯底或SOI上的元件。
第三實施例圖20為橫截面視圖，示出了本發(fā)明的第三實施例的半導(dǎo)體保護(hù)元件30。
第三實施例的半導(dǎo)體保護(hù)元件30的第一區(qū)域中的結(jié)構(gòu)與圖1中第一實施例所示的半導(dǎo)體保護(hù)元件10的第一區(qū)域中的結(jié)構(gòu)不同。
在圖1中第一實施例所示的半導(dǎo)體保護(hù)元件10中，第一區(qū)域由N型阱13構(gòu)成，然而，在第三實施例的半導(dǎo)體保護(hù)元件30中，第一區(qū)域則由在P型半導(dǎo)體襯底11的表面上形成的LDD結(jié)構(gòu)區(qū)域31構(gòu)成。也就是說，組成具有高電阻值的區(qū)域的第一暴露區(qū)域13R，由LDD結(jié)構(gòu)區(qū)域31構(gòu)成。在P型半導(dǎo)體襯底11的表面上，LDD結(jié)構(gòu)區(qū)域31和N+擴(kuò)散襯底11相互重疊。
在LDD結(jié)構(gòu)區(qū)域31中的雜質(zhì)濃度為，例如，4×1013(cm-2)～4×1014(cm-2)。
這樣，第三實施例的半導(dǎo)體保護(hù)元件30的結(jié)構(gòu)就與第一實施例的半導(dǎo)體保護(hù)元件10的結(jié)構(gòu)一樣，區(qū)別只是兩者第一區(qū)域的結(jié)構(gòu)不同。在圖20中，與圖5～16中所示的半導(dǎo)體保護(hù)元件10的部件具有相同功能的部件被標(biāo)以相同的標(biāo)號。
在第三實施例的半導(dǎo)體保護(hù)元件30中，與在第一實施例的半導(dǎo)體保護(hù)元件10的實例中那樣，電阻器元件由三種電阻區(qū)域組成，這三種區(qū)域包括具有高電阻值的區(qū)域(暴露區(qū)域13R)，具有中間電阻值的區(qū)域(第二暴露區(qū)域14R)，以及具有低電阻值的區(qū)域(硅化物層12)。因此能夠在較小面積里形成對ESD具有高抵抗的電阻器元件或靜電保護(hù)電路。
下面將講述第三實施例的半導(dǎo)體器件30的制造方法的一個例子。
首先，按照如圖5～7所示的同樣的處理過程，在P型半導(dǎo)體襯底11上形成LDD結(jié)構(gòu)區(qū)域31，而不是N型阱13。
上述處理過程之后，通過執(zhí)行與第一實施例的半導(dǎo)體保護(hù)元件10中所使用的相同處理，最終完成了第三實施例的半導(dǎo)體保護(hù)元件30的制造。
圖21為橫截面視圖，示出了具有第三實施例的半導(dǎo)體保護(hù)元件30的半導(dǎo)體器件130。在圖21中，與圖17中所示的半導(dǎo)體器件110的部件具有相同功能的部件被標(biāo)以相同的標(biāo)號。
在圖17所示的半導(dǎo)體器件110中，在第二硅化物層12B的較低位置，從柵絕緣膜113的終端(圖17中的右端)到LDD結(jié)構(gòu)區(qū)域與N型阱13部分相重疊的點處，形成了LDD結(jié)構(gòu)區(qū)域116。不過，再半導(dǎo)體器件130中，如在圖19所示的半導(dǎo)體器件120的實例中，LDD結(jié)構(gòu)區(qū)域31、第二N+擴(kuò)散層14B和第三N+擴(kuò)散層14C是完全相互重疊的。
而且，在半導(dǎo)體器件130中，不像在半導(dǎo)體器件110中那樣，沒有形成N型阱13。
除了這些點以外，半導(dǎo)體器件130與圖17中的半導(dǎo)體器件110具有同樣的結(jié)構(gòu)。
半導(dǎo)體器件130由于具有第一實施例的半導(dǎo)體保護(hù)元件30的結(jié)構(gòu)，因此提供了在第一實施例的半導(dǎo)體保護(hù)元件30中所獲得的效能。
下面將講述第三實施例的半導(dǎo)體器件130的制造方法的一個例子。
通過執(zhí)行在圖19所示的半導(dǎo)體器件120的制造方法中所使用的除了形成N型阱13的過程以外的所有處理過程來制造半導(dǎo)體器件130。
而且，在上述實施例中，第三實施例的半導(dǎo)體保護(hù)元件30的制作使用了N溝道MOS晶體管，不過，通過調(diào)換襯底11和其他部件的導(dǎo)電類型，可以通過使用P溝道MOS晶體管來制作第三實施例的半導(dǎo)體保護(hù)元件30。
進(jìn)而，制作了第三實施例的半導(dǎo)體保護(hù)元件30，作為在P型半導(dǎo)體襯底上的元件，不過，也可以將其制作為在N型半導(dǎo)體襯底或SOI上的元件。
第四實施例圖22為橫截面視圖，示出了本發(fā)明的第四實施例的半導(dǎo)體保護(hù)元件40。
第四實施例的半導(dǎo)體保護(hù)元件40與圖18中第二實施例的半導(dǎo)體保護(hù)元件20有以下幾點不同。
也就是說，在第四實施例的半導(dǎo)體保護(hù)元件40中，形成的是場氧化膜41，而不是構(gòu)成如圖18的半導(dǎo)體保護(hù)元件20中的第一暴露區(qū)域(第一表面區(qū)域)13R的LDD結(jié)構(gòu)區(qū)域21。除了這一點以外，第四實施例的半導(dǎo)體保護(hù)元件40與第二實施例的半導(dǎo)體保護(hù)元件20具有同樣的結(jié)構(gòu)。
這樣，通過形成場氧化膜41，第一暴露區(qū)域13R就消失了，不過，由于場氧化膜41起到第一暴露區(qū)域13R的作用，因此第四實施例的半導(dǎo)體保護(hù)元件40具有與第一實施例的半導(dǎo)體保護(hù)元件10同樣的功能。也就是說，在第四實施例的半導(dǎo)體保護(hù)元件40中，由于以混合的方式形成了三種電阻區(qū)域，因此甚至能夠在較小的面積上形成對ESD具有高抵抗的電阻器元件或靜電保護(hù)電路。
而且，第四實施例的半導(dǎo)體保護(hù)元件40是基于第二實施例的半導(dǎo)體保護(hù)元件20制作的。不過，也可以基于第一實施例的半導(dǎo)體保護(hù)元件10或第三實施例的半導(dǎo)體保護(hù)元件30來制作第四實施例的半導(dǎo)體保護(hù)元件40。
也就是說，場氧化膜41可以在第一實施例的半導(dǎo)體保護(hù)元件10中的N型阱13的第一暴露區(qū)域13R中形成，或者在第三實施例的半導(dǎo)體保護(hù)元件30中的LDD結(jié)構(gòu)區(qū)域31的第一暴露區(qū)域13R中形成。
下面將講述第四實施例的半導(dǎo)體器件40的制造方法的一個例子。
首先，按照如圖5～7所示的同樣的處理過程，在P型半導(dǎo)體襯底11上形成N型阱13。
下一步，使用已知方法在N型阱13中形成場氧化膜41。
上述處理過程之后，通過執(zhí)行與第二實施例的半導(dǎo)體保護(hù)元件20中所使用的相同處理，最終完成了第四實施例的半導(dǎo)體保護(hù)元件40的制造。而且，當(dāng)形成LDD結(jié)構(gòu)區(qū)域21和N+擴(kuò)散層14時，可以用場氧化膜41作為掩模。
圖23為橫截面視圖，示出了具有第四實施例的半導(dǎo)體保護(hù)元件的半導(dǎo)體器件。在圖23中，與圖19中所示的半導(dǎo)體保護(hù)元件120的部件具有相同功能的部件被標(biāo)以相同的標(biāo)號。
不像在圖19所示的半導(dǎo)體器件120的實例中那樣，其中組成第一暴露區(qū)域13R的LDD結(jié)構(gòu)區(qū)域21形成于第二N+擴(kuò)散層14和第三N+擴(kuò)散層14C之間，在圖23的半導(dǎo)體器件140中，場氧化膜41形成于第二N+擴(kuò)散層14和第三N+擴(kuò)散層14C之間。除了這一點以外，如圖23所示的半導(dǎo)體器件140與如圖19所示的半導(dǎo)體器件120具有同樣的結(jié)構(gòu)。
半導(dǎo)體器件140由于具有第四實施例的半導(dǎo)體保護(hù)元件40的結(jié)構(gòu)，因此能夠具有在第四實施例的半導(dǎo)體保護(hù)元件40中所提供的效能。
下面將講述第四實施例的半導(dǎo)體器件140的制造方法的一個例子。
首先，在P型半導(dǎo)體襯底11上形成N型阱13之后，按照已知方法，在N型阱13中形成場氧化膜41?？梢酝ㄟ^執(zhí)行與半導(dǎo)體器件120的制造方法中所使用的相同處理來制造半導(dǎo)體器件140。而且，當(dāng)形成LDD結(jié)構(gòu)區(qū)域21、第二N+擴(kuò)散層14B和第三N+擴(kuò)散層14C時，可以用場氧化膜41作為掩模。
而且，在上述實施例中，半導(dǎo)體保護(hù)元件40的制作使用了N溝道MOS晶體管，不過，通過調(diào)換襯底11和其他部件的導(dǎo)電類型，可以通過使用P溝道MOS晶體管來制作第四實施例的半導(dǎo)體保護(hù)元件40。
進(jìn)而，制作了第四實施例的半導(dǎo)體保護(hù)元件40，作為在P型半導(dǎo)體襯底上的元件，不過，也可以將其制作為在N型半導(dǎo)體襯底或SOI上的元件。
第五實施例圖24為橫截面視圖，示出了本發(fā)明的第五實施例的半導(dǎo)體保護(hù)元件50。
第五實施例的半導(dǎo)體保護(hù)元件50與圖18中第二實施例的半導(dǎo)體保護(hù)元件20有以下幾點不同。
也就是說，如圖24中所示出的柵極結(jié)構(gòu)包括了在P型半導(dǎo)體襯底11的第一暴露區(qū)域(第一表面區(qū)域)中形成的柵氧化膜51，在柵氧化膜51上形成的柵極52，以及在圍繞著柵氧化膜51和柵極52的地方上形成的側(cè)壁53。在柵氧化膜51的較低位置處的區(qū)域上沒有形成LDD結(jié)構(gòu)區(qū)域21。除了這一點以外，如圖24所示的第五實施例的半導(dǎo)體保護(hù)元件50與如圖18所示的第二實施例的半導(dǎo)體保護(hù)元件20具有同樣的結(jié)構(gòu)。
在第一、第二和第三實施例中的半導(dǎo)體保護(hù)元件10、20和30中，具有高電阻值13R的區(qū)域是由在注入組成N+擴(kuò)散層14的高濃度N型雜質(zhì)的處理過程中所使用的掩模圖案來決定的。
不像在上面的實例中那樣，在第五實施例的半導(dǎo)體保護(hù)元件50中，具有高電阻值的區(qū)域13R是由在P型襯底上形成的多晶硅的位置來決定的。由于該多晶硅是在晶體管的柵極52的形成過程中形成的，因此有可能能夠以比在注入組成N+擴(kuò)散層14的高濃度N型雜質(zhì)的處理過程中所使用的掩模圖案更高的準(zhǔn)確度和更高的精細(xì)度來處理它。因此，可以將第五實施例的半導(dǎo)體保護(hù)元件50設(shè)計得比第一、第二和第三半導(dǎo)體10、20和30更有準(zhǔn)確度和更高的精細(xì)度。
下面將講述第五實施例的半導(dǎo)體器件50的制造方法的一個例于。
首先，按照如圖5～7所示的同樣的處理過程，在P型半導(dǎo)體襯底11上形成N型阱13。
下一步，通過照相平版和干蝕刻的方式，在P型半導(dǎo)體襯底11上形成柵絕緣膜51和柵極52。
然后，通過使用柵極52作為掩模，將N型雜質(zhì)注入P型半導(dǎo)體襯底11上，以形成LDD結(jié)構(gòu)的區(qū)域21。
下一步，在圍繞著柵絕緣膜51和柵極52的地方形成側(cè)壁53。
然后，通過如圖8～10所示的相同處理，形成N+擴(kuò)散層14。這里，當(dāng)形成N+擴(kuò)散層14時，使用柵極52和側(cè)壁53作為掩模。
通過與圖11～16同樣的處理，在N+擴(kuò)散層14上形成硅化物層12。
通過上述處理，就形成了如圖24中所示的半導(dǎo)體器件50。
圖25為橫截面視圖，示出了具有第五實施例的半導(dǎo)體保護(hù)元件50的半導(dǎo)體器件150。而且，在圖25中，與圖19中所示的半導(dǎo)體器件120的部件具有相同功能的部件被標(biāo)以相同的標(biāo)號。
在半導(dǎo)體器件150中，如圖25中所示出的柵極結(jié)構(gòu)包括了在P型半導(dǎo)體襯底11的第一暴露區(qū)域(第一表面區(qū)域)中形成的柵氧化膜51，在柵氧化膜51上形成的柵極52，以及在圍繞著柵氧化膜51和柵極52的地方上形成的側(cè)壁53。在柵氧化膜51的較低位置處的區(qū)域上沒有形成LDD結(jié)構(gòu)區(qū)域21。除了這一點以外，如圖25所示的第五實施例的半導(dǎo)體器件150與如圖19所示的第二實施例的半導(dǎo)體保護(hù)元件120具有同樣的結(jié)構(gòu)。
半導(dǎo)體器件150由于具有第五實施例的半導(dǎo)體保護(hù)元件50的結(jié)構(gòu)，因此能夠具有在第五實施例的半導(dǎo)體保護(hù)元件50中所提供的效能。
下面將講述第五實施例的半導(dǎo)體器件150的制造方法的一個例子。
當(dāng)制造如圖19所示的半導(dǎo)體器件120時，在第一硅化物層12A和第二硅化物層12B之間形成了由柵氧化膜113、柵極114和側(cè)壁115組成的柵極結(jié)構(gòu)。不過，當(dāng)制造半導(dǎo)體器件150時，形成由柵氧化膜51、柵極52和側(cè)壁53組成的柵極結(jié)構(gòu)，并且如圖19所示的上述柵極結(jié)構(gòu)是在同時形成的。除此以外，可以通過執(zhí)行與半導(dǎo)體器件120中相同的處理過程來制造半導(dǎo)體器件150。
而且，在第五實施例的半導(dǎo)體保護(hù)元件50的制作使用了N溝道MOS晶體管，不過，通過調(diào)換襯底11和其他部件的導(dǎo)電類型，可以通過使用P溝道MOS晶體管來制作第五實施例的半導(dǎo)體保護(hù)元件50。
進(jìn)而，制作了第五實施例的半導(dǎo)體保護(hù)元件50，作為在P型半導(dǎo)體襯底上的元件，不過，也可以將其制作為在N型半導(dǎo)體襯底或SOI上的元件。
很明顯，本發(fā)明不僅局限于上述實施例，而是可以改進(jìn)和修正的，只要不偏離本發(fā)明的主旨和精神。
權(quán)利要求
1.一種半導(dǎo)體保護(hù)元件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域和第二雜質(zhì)濃度的一對第二區(qū)域，第二區(qū)域的雜質(zhì)濃度高于所述第一區(qū)域的雜質(zhì)濃度；以及硅化物層，每個硅化物層的形成均是以與每一個所述第二區(qū)域的表面相接觸的方式；其中所述第一區(qū)域具有不被所述硅化物層所覆蓋的第一表面區(qū)域，所述第二區(qū)域具有不被所述硅化物層所覆蓋的第二表面區(qū)域，并且所述第一表面區(qū)域被夾于兩個所述第二表面區(qū)域之間；其中每一個所述硅化物層的形成均是以每一個所述第二表面區(qū)域以連續(xù)的方式與所述第一表面區(qū)域相接觸并且暴露出每一個所述第二表面區(qū)域的方式；以及其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)，每一個所述第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且所述第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
2.根據(jù)權(quán)利要求1的半導(dǎo)體保護(hù)元件，其中場氧化膜是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
3.根據(jù)權(quán)利要求1的半導(dǎo)體保護(hù)元件，其中柵極結(jié)構(gòu)是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
4.一種半導(dǎo)體保護(hù)元件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域和第二雜質(zhì)濃度的一對第二區(qū)域，第二區(qū)域的雜質(zhì)濃度高于所述第一區(qū)域的雜質(zhì)濃度；以及硅化物層，每個硅化物層的形成部分地是以與所述第二區(qū)域表面相接觸的方式；其中所述第一區(qū)域具有暴露于所述半導(dǎo)體襯底表面的第一暴露區(qū)域，并且形成了每一個所述硅化物層以便具有第二暴露區(qū)域，在其中每一個所述第二區(qū)域的部分以連續(xù)與所述第一暴露區(qū)域相接觸的方式暴露于所述半導(dǎo)體襯底的表面；其中所述第一暴露區(qū)域被夾在兩個所述第二區(qū)域的中間；以及其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)，在所述第二區(qū)域中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第一區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
5.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中所述第一區(qū)域由阱區(qū)域構(gòu)成。
6.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中所述第一區(qū)域是在所述半導(dǎo)體襯底的表面上形成的，并且是以所述第一區(qū)域和所述第二區(qū)域在所述半導(dǎo)體襯底的表面上相互重疊的方式。
7.根據(jù)權(quán)利要求6的半導(dǎo)體保護(hù)元件，其中當(dāng)假設(shè)在所述半導(dǎo)體襯底上形成阱區(qū)域時，所述第一區(qū)域的所述第一雜質(zhì)濃度高于所述阱區(qū)域的雜質(zhì)濃度。
8.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中場氧化膜是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
9.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中柵極結(jié)構(gòu)是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
10.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中所述第二個第一暴露區(qū)域所具有的表面長度等于或大于所述第一暴露區(qū)域的表面長度。
11.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
12.一種半導(dǎo)體保護(hù)元件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域和第二雜質(zhì)濃度的一對第二區(qū)域，第二區(qū)域的雜質(zhì)濃度高于所述第一區(qū)域的雜質(zhì)濃度；其中所述第一區(qū)域由阱區(qū)域組成；其中在所述第一區(qū)域上形成了具有比所述第一雜質(zhì)濃度高和比所述第二雜質(zhì)濃度低的第三雜質(zhì)濃度的第三區(qū)域；其中所述第三區(qū)域被夾子兩個所述第二區(qū)域中間，組成了暴露于所述半導(dǎo)體襯底表面的第一暴露區(qū)域，并且所述第三區(qū)域和所述第二區(qū)域在所述半導(dǎo)體襯底的表面上相互重疊；其中每一個所述硅化物層的形成是為了具有第二暴露區(qū)域，在其中每一個所述第二暴露區(qū)域的部分以連續(xù)與所述第一暴露區(qū)域相接觸的方式暴露于所述半導(dǎo)體襯底的表面；以及其中每一個所述硅化物層組成具有相對低的電阻值的低電阻區(qū)域，在所述第二區(qū)域中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第三區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
13.根據(jù)權(quán)利要求12的半導(dǎo)體保護(hù)元件，其中場氧化膜是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
14.根據(jù)權(quán)利要求12的半導(dǎo)體保護(hù)元件，其中柵極結(jié)構(gòu)是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
15.根據(jù)權(quán)利要求4的半導(dǎo)體保護(hù)元件，其中所述第二個第一暴露區(qū)域所具有的表面長度等于或大于所述第一暴露區(qū)域的表面長度。
16.根據(jù)權(quán)利要求15的半導(dǎo)體保護(hù)元件，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
17.一種用于制造半導(dǎo)體保護(hù)元件的方法，包括第一步，將雜質(zhì)注入半導(dǎo)體襯底，以形成第一雜質(zhì)濃度的第一區(qū)域；第二步，在所述半導(dǎo)體襯底的表面上形成具有比所述第一區(qū)域兩側(cè)上的所述第一雜質(zhì)濃度高的第二雜質(zhì)濃度的一對第二區(qū)域；以及第三步，形成與所述第二區(qū)域表面相接觸的硅化物層；其中，在所述第三步，以所述第一區(qū)域具有不被所述硅化物層所覆蓋的第一表面區(qū)域的方式形成了每一個所述硅化物層，并且所述第二區(qū)域具有不被所述硅化物層所覆蓋的第二表面區(qū)域，并且所述第一表面區(qū)域被夾于兩個所述第二表面區(qū)域之間；以及其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，每一個所述第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且所述第一表面區(qū)域構(gòu)成了具有相對高的電阻值的高電阻區(qū)域。
18.一種用于制造半導(dǎo)體保護(hù)元件的方法，包括第一步，將雜質(zhì)注入半導(dǎo)體襯底，以形成第一雜質(zhì)濃度的第一區(qū)域；第二步，形成具有比暴露于所述第一區(qū)域中的第一暴露區(qū)域兩側(cè)上以及所述半導(dǎo)體襯底的表面上的第一雜質(zhì)濃度高的第二雜質(zhì)濃度的一對第二區(qū)域；以及第三步，形成與所述第二區(qū)域表面相接觸的每一個所述硅化物層，以便所述每一個第二區(qū)域的部分連續(xù)暴露于所述半導(dǎo)體襯底的所述表面，以便與所述第一區(qū)域的所述第一暴露區(qū)域相接觸；其中每一個所述硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，在所述第二區(qū)域中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第一區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
19.根據(jù)權(quán)利要求18的用于制造半導(dǎo)體保護(hù)元件的方法，其中每一個所述第二區(qū)域和所述第一區(qū)域在所述半導(dǎo)體襯底表面上相互重疊。
20.根據(jù)權(quán)利要求19的用于制造半導(dǎo)體保護(hù)元件的方法，其中當(dāng)假設(shè)在所述半導(dǎo)體襯底上形成阱區(qū)域時，所述第一區(qū)域的所述第一雜質(zhì)濃度高于所述阱區(qū)域的雜質(zhì)濃度。
21.根據(jù)權(quán)利要求18的用于制造半導(dǎo)體保護(hù)元件的方法，其中所述第二暴露區(qū)域所具有的表面長度等于或大于所述第一暴露區(qū)域的表面長度。
22.根據(jù)權(quán)利要求18的用于制造半導(dǎo)體保護(hù)元件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
23.一種用于制造半導(dǎo)體保護(hù)元件的方法，包括將雜質(zhì)注入半導(dǎo)體襯底，以形成第一雜質(zhì)濃度的第一區(qū)域；以所述第三區(qū)域和所述第一區(qū)域在所述半導(dǎo)體襯底的表面上相互重疊的方式，形成具有比所述第一雜質(zhì)濃度高的第三雜質(zhì)濃度的第三區(qū)域；形成具有比暴露于所述第三區(qū)域中的第一暴露區(qū)域兩側(cè)上以及半導(dǎo)體襯底的表面上的所述第三區(qū)域的雜質(zhì)濃度高的第二雜質(zhì)濃度的一對第二區(qū)域；形成與所述第二區(qū)域表面相接觸的每一個所述硅化物層，以便每一個所述第二區(qū)域的部分連續(xù)暴露于所述半導(dǎo)體襯底的表面，以便與所述第一區(qū)域的所述第一暴露區(qū)域相接觸；其中每一個所述硅化物層構(gòu)成了具有相對低電阻值的低電阻區(qū)，在所述第二區(qū)域中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第三區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
24.根據(jù)權(quán)利要求23的用于制造半導(dǎo)體保護(hù)元件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第一暴露區(qū)域的表面長度。
25.根據(jù)權(quán)利要求23的用于制造半導(dǎo)體保護(hù)元件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
26.一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域以及第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，其中每一個都具有比所述第一區(qū)域雜質(zhì)濃度高的第二雜質(zhì)濃度；硅化物層，每一個是以與每個所述第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的形式形成的；源極和漏極中的一個，形成于以與所述第一個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層的一個上；柵極，構(gòu)造于以與所述第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式所形成的所述硅化物層之間；以及所述源極和所述漏極中的另一個，形成于以與所述第三個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層的另一個上；其中所述第一區(qū)域、所述第二個“第二區(qū)域”和所述第三個“第二區(qū)域”分別具有第一表面區(qū)域、第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”，它們均位于所述硅化物層之間，這些硅化物層的形成是以與所述第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的方式，并且它們均不被這些所述硅化物層所覆蓋；其中所述第一表面區(qū)域是以被夾于所述第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”之間的方式形成的；其中每一個所述硅化物層的制作方式是，形成所述第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”，以便于與所述第一表面區(qū)域相接觸和便于暴露所述第二個“第二表面區(qū)域”和第三個“第二表面區(qū)域”；其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，每一個所述第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且所述第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
27.根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中場氧化膜是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
28.根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中柵極結(jié)構(gòu)是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
29.一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域以及第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，其中每一個都具有比所述第一區(qū)域雜質(zhì)濃度高的第二雜質(zhì)濃度；硅化物層，每一個是以與每個所述第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的方式形成的；源極和漏極中的一個，形成于以與所述第一個“第二區(qū)域”的表面相接觸的方式形成的硅化物層的一個上；柵極，構(gòu)造于以與所述第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式所形成的所述硅化物層之間；以及所述源極和所述漏極中的另一個，形成于以與所述第三個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層的另一個上；其中所述第一區(qū)域在位于所述第二個“第二區(qū)域”和第三個“第二區(qū)域”之間的所述半導(dǎo)體襯底表面上具有第一暴露區(qū)域；其中每一個所述硅化物層的形成是以所述第二個“第二區(qū)域”和第三個“第二區(qū)域”連續(xù)地與所述第二暴露區(qū)域相接觸的方式來具有第二暴露區(qū)域的；其中所述第一暴露區(qū)域被夾于所述第二個“第二區(qū)域”和第三個“第二區(qū)域”之間；其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在所述第二個“第二區(qū)域”和第三個“第二區(qū)域”中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第一區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
30.根據(jù)權(quán)利要求20的半導(dǎo)體器件，其中所述第一區(qū)域由阱區(qū)域組成。
31.根據(jù)權(quán)利要求29的半導(dǎo)體器件，其中所述第一區(qū)域形成于所述半導(dǎo)體襯底的表面，并且所述第一區(qū)域和所述第二區(qū)域在所述半導(dǎo)體襯底的表面上相互重疊。
32.根據(jù)權(quán)利要求31的半導(dǎo)體器件，其中當(dāng)假設(shè)在所述半導(dǎo)體襯底上形成阱區(qū)域時，所述第一區(qū)域的所述第一雜質(zhì)濃度高于所述阱區(qū)域的雜質(zhì)濃度。
33.根據(jù)權(quán)利要求29的半導(dǎo)體器件，其中場氧化膜是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
34.根據(jù)權(quán)利要求29的半導(dǎo)體器件，其中柵極結(jié)構(gòu)是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
35.根據(jù)權(quán)利要求29的半導(dǎo)體器件，其中所述第二暴露區(qū)域所具有的表面長度等于或大于所述第一暴露區(qū)域的表面長度。
36.根據(jù)權(quán)利要求29的半導(dǎo)體器件，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
37.一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有第一雜質(zhì)濃度的第一區(qū)域以及第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”和第三區(qū)域，其中每一個第二區(qū)域都具有比所述第一區(qū)域雜質(zhì)濃度高的第二雜質(zhì)濃度，并且第三區(qū)域具有比所述第一雜質(zhì)濃度高和比所述第二雜質(zhì)濃度低的雜質(zhì)濃度；硅化物層，每一個是以與每個所述第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”的表面相接觸的方式形成的；源極和漏極中的一個，形成于以與所述第一個“第二區(qū)域”的表面相接觸的方式形成的硅化物層的一個上；柵極，構(gòu)造于以與所述第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式所形成的所述硅化物層之間；所述源極和所述漏極中的另一個，形成于以與所述第三個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層的另一個上；其中所述第一區(qū)域由阱區(qū)域構(gòu)成。其中所述第三區(qū)域形成于所述第一區(qū)域上；其中所述第三區(qū)域構(gòu)成暴露于位于所述第二個“第二區(qū)域”和所述第三個“第二區(qū)域”之間的所述半導(dǎo)體襯底表面上的所述第一暴露區(qū)域，并且所述第三區(qū)域和所述第二區(qū)域在所述半導(dǎo)體襯底表面上相互重疊；其中每一個所述硅化物層的形成是以所述第二個“第二區(qū)域”和第三個“第二區(qū)域”連續(xù)地與所述第一暴露區(qū)域相接觸的方式來具有第二暴露區(qū)域的；其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在所述第二個“第二區(qū)域”和第三個“第二區(qū)域”中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第一區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
38.根據(jù)權(quán)利要求37的半導(dǎo)體器件，其中場氧化膜是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
39.根據(jù)權(quán)利要求37的半導(dǎo)體器件，其中柵極結(jié)構(gòu)是在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成的。
40.根據(jù)權(quán)利要求37的半導(dǎo)體器件，其中所述第二暴露區(qū)域所具有的表面長度等于或大于所述第一暴露區(qū)域的表面長度。
41.根據(jù)權(quán)利要求37的半導(dǎo)體器件，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
42.一種用于制造半導(dǎo)體器件的方法，包括將雜質(zhì)注入半導(dǎo)體襯底，以形成第一雜質(zhì)濃度的第一區(qū)域；在所述半導(dǎo)體襯底上形成第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，每一個均具有比所述第一雜質(zhì)濃度高的雜質(zhì)濃度，并且在所述半導(dǎo)體襯底表面上的所述第一區(qū)域兩側(cè)上形成所述第二個“第二區(qū)域”和第三個“第二區(qū)域”；形成硅化物層，硅化物層的形成是通過以所述第一區(qū)域具有不被所述硅化物層所覆蓋的第一表面區(qū)域，所述第二個“第二區(qū)域”和第三個“第二區(qū)域”具有不為所述硅化物層所覆蓋的第二表面區(qū)域，以及所述第一表面區(qū)域被夾于兩個所述第二表面區(qū)域之間的方式來與所述第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”中每一個的表面相接觸的方式；形成構(gòu)造于所述硅化物層之間的柵極，其中硅化物層的形成是以與所述第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式；第五步，將源極和漏極中的一個形成于以與所述第一個“第二區(qū)域”的表面相接觸的方式形成的硅化物層上，并且將所述源極和所述漏極中的另一個形成于以與所述第三個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層上；其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，每一個所述第二表面區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且所述第一表面區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
43.根據(jù)權(quán)利要求42的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成場氧化膜這一步驟。
44.根據(jù)權(quán)利要求42的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成柵極結(jié)構(gòu)。
45.一種用于制造半導(dǎo)體器件的方法，包括將雜質(zhì)注入半導(dǎo)體襯底，以形成第一雜質(zhì)濃度的第一區(qū)域；在所述半導(dǎo)體襯底上形成第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，每一個均具有比所述第一雜質(zhì)濃度高的雜質(zhì)濃度，并且在所述第一暴露區(qū)域兩側(cè)的所述半導(dǎo)體襯底表面上，形成所述第二個“第二區(qū)域”和第三個“第二區(qū)域”，以便所述第一區(qū)域具有暴露于所述半導(dǎo)體襯底表面上的第一暴露區(qū)域；形成與所述第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”中每一個的表面相接觸的所述硅化物層的每個，以便于所述第二個“第二區(qū)域”和第三個“第二區(qū)域”能夠具有連續(xù)地與所述第一區(qū)域的所述第一暴露區(qū)域相接觸的第二暴露區(qū)域；形成構(gòu)造于所述硅化物層之間的柵極，其中硅化物層的形成是以與所述第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式；將源極和漏極中的一個形成于以與所述第一個“第二區(qū)域”的表面相接觸的方式形成的硅化物層上，并且將所述源極和所述漏極中的另一個形成于以與所述第三個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層上；其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在所述第二區(qū)域中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第一區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
46.根據(jù)權(quán)利要求45的用于制造半導(dǎo)體器件的方法，其中所述第二區(qū)域以所述第二區(qū)域和所述第一區(qū)域相互重疊的方式形成在所述半導(dǎo)體襯底的表面上。
47.根據(jù)權(quán)利要求46的用于制造半導(dǎo)體器件的方法，其中當(dāng)假設(shè)在所述半導(dǎo)體襯底上形成阱區(qū)域時，所述第一區(qū)域的所述第一雜質(zhì)濃度高于所述阱區(qū)域的雜質(zhì)濃度。
48.根據(jù)權(quán)利要求45的用于制造半導(dǎo)體器件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
49.根據(jù)權(quán)利要求45的用于制造半導(dǎo)體器件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
50.根據(jù)權(quán)利要求45的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成場氧化膜。
51.根據(jù)權(quán)利要求45的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成柵極結(jié)構(gòu)。
52.一種用于制造半導(dǎo)體器件的方法，包括將雜質(zhì)注入半導(dǎo)體襯底，以形成第一雜質(zhì)濃度的第一區(qū)域；以所述第三區(qū)域和所述第一區(qū)域在所述半導(dǎo)體襯底表面上相互重疊的方式形成具有比所述第一雜質(zhì)濃度高的第三雜質(zhì)濃度的第三區(qū)域；在所述半導(dǎo)體襯底上形成第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”，每一個都具有比所述第三區(qū)域中的所述第三雜質(zhì)濃度高的第二雜質(zhì)濃度，并且在所述第一暴露區(qū)域兩側(cè)的所述半導(dǎo)體襯底表面上形成所述第二個“第二區(qū)域”和第三個“第二區(qū)域”，以便所述第三區(qū)域具有暴露于所述半導(dǎo)體襯底表面上的第一暴露區(qū)域；形成與所述第一個“第二區(qū)域”、第二個“第二區(qū)域”和第三個“第二區(qū)域”中每一個的表面相接觸的所述硅化物層的滅個，以便于所述第二個“第二區(qū)域”和第三個“第二區(qū)域”能夠先后暴露出來，以便能夠與所述第一區(qū)域的所述第一暴露區(qū)域相接觸；形成構(gòu)造于所述硅化物層之間的柵極，其中硅化物層的形成是以與所述第一個“第二區(qū)域”和第二個“第二區(qū)域”的表面相接觸的方式；將源極和漏極中的一個形成于以與所述第一個“第二區(qū)域”的表面相接觸的方式形成的硅化物層的一個上，并且將所述源極和所述漏極中的另一個形成于以與所述第三個“第二區(qū)域”的表面相接觸的方式形成的所述硅化物層的另一個上；其中每一個所述硅化物層構(gòu)成了具有相對低的電阻值的低電阻區(qū)域，在所述第二區(qū)域中的每一個所述第二暴露區(qū)域構(gòu)成了具有中間電阻值的中間電阻區(qū)域，并且在所述第三區(qū)域中的所述第一暴露區(qū)域構(gòu)成了具有相對高電阻值的高電阻區(qū)域。
53.根據(jù)權(quán)利要求52的制造半導(dǎo)體器件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
54.根據(jù)權(quán)利要求52的制造半導(dǎo)體器件的方法，其中所述第二暴露區(qū)域的表面長度等于或大于所述第二區(qū)域的深度。
55.根據(jù)權(quán)利要求52的制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成場氧化膜。
56.根據(jù)權(quán)利要求52的制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第一表面區(qū)域或所述第一暴露區(qū)域上形成柵極結(jié)構(gòu)。
全文摘要
本發(fā)明提出了一種半導(dǎo)體保護(hù)元件，在其中熱量不會以集中的方式產(chǎn)生，甚至將靜電電流施加于具有高電阻值的區(qū)域上，而且半導(dǎo)體器件的面積沒有增加。半導(dǎo)體保護(hù)元件由N型阱，具有其雜質(zhì)濃度比N型阱的雜質(zhì)濃度高的一對N+擴(kuò)散層的P型半導(dǎo)體襯底，以及部分地形成于兩個N+擴(kuò)散層的每一個之上的硅化物層所構(gòu)成。N型阱具有第一暴露區(qū)域，暴露于半導(dǎo)體襯底之上，并且硅化物層的形成使得兩個N+擴(kuò)散層中的每一個都部分地具有第二暴露區(qū)域，第二暴露區(qū)域被先后暴露出來，以便與第一暴露區(qū)域相接觸。第一暴露區(qū)域被夾于兩個N+擴(kuò)散層中間。
文檔編號H01L21/70GK1531083SQ20041002849
公開日2004年9月22日 申請日期2004年3月12日 優(yōu)先權(quán)日2003年3月12日
發(fā)明者入野仁 申請人:恩益禧電子股份有限公司